TWI642108B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI642108B
TWI642108B TW103146129A TW103146129A TWI642108B TW I642108 B TWI642108 B TW I642108B TW 103146129 A TW103146129 A TW 103146129A TW 103146129 A TW103146129 A TW 103146129A TW I642108 B TWI642108 B TW I642108B
Authority
TW
Taiwan
Prior art keywords
insulating film
carbide substrate
tantalum carbide
heat treatment
semiconductor device
Prior art date
Application number
TW103146129A
Other languages
English (en)
Other versions
TW201535525A (zh
Inventor
濱正樹
籠利康明
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201535525A publication Critical patent/TW201535525A/zh
Application granted granted Critical
Publication of TWI642108B publication Critical patent/TWI642108B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

於在碳化矽基板上形成MOSFET之情形時，若為降低閘極絕緣膜與碳化矽基板之交界附近之界面能階密度而進行伴隨有氮化之熱處理，則因MOSFET之電容與閘極電壓之關係而產生CV遲滯，半導體裝置之可靠性降低。
本發明係對形成於碳化矽基板上之絕緣膜進行伴隨有氮化之熱處理(步驟S7)。其次，於惰性氣體之環境下對該絕緣膜進行熱處理(步驟S9)。之後，於碳化矽基板上形成由該絕緣膜構成閘極絕緣膜之場效電晶體。

Description

半導體裝置之製造方法
本發明係關於一種半導體裝置之製造方法，尤其是關於一種應用於使用碳化矽半導體基板之半導體裝置而有效之技術。
碳化矽(SiC)由於具有與矽(Si)相比帶隙較大，絕緣破壞電場較大為1位數左右之特徵，故而被視為有望作為用於功率裝置之材料。
作為形成於碳化矽基板上之裝置構造，具有溝槽閘極構造之MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效應電晶體)與具有平面構造之MOSFET相比，可實現微細化及低導通電阻化，故而期待實用化。又，作為形成MOSFET之閘極絕緣膜之方法，已知有對半導體基板進行熱氧化而形成熱氧化膜，將該熱氧化膜作為閘極絕緣膜。
於專利文獻1(日本專利特開2005-116893號公報)中記載有於在碳化矽半導體基板上藉由熱氧化形成絕緣膜後，於伴隨有氮化之氣體環境下進行熱處理，藉此改善構成場效電晶體之閘極絕緣膜之該絕緣膜與碳化矽半導體基板之交界的界面之品質。
[先前技術文獻] [專利文獻] [專利文獻1]
日本專利特開2005-116893號公報
與使用包含Si(矽)之半導體基板之半導體裝置相比，於使用碳化矽(SiC)之半導體基板上之場效電晶體中，存在因閘極絕緣膜之界面能階密度較高而引起電子之移動率降低之問題。針對該問題，已知有一種藉由使閘極氧化膜之形成工序及藉由各種氣體進行之退火條件最佳化，降低界面能階密度之技術。
具體而言，上述藉由各種氣體進行之退火條件之最佳化係於伴隨有氮化之氣體環境下對成為閘極絕緣膜之絕緣膜進行退火。即，於如使得氮進入該氧化膜中之氣體(例如N2O(一氧化二氮)氣體)環境下進行成為閘極絕緣膜之氧化膜之形成時之退火、或形成後之退火。藉此，可降低於閘極絕緣膜與半導體基板之界面之界面能階密度。
但是，於如此般於伴隨有氮化之氣體環境下對閘極絕緣膜進行退火之情形時，存在因產生CV遲滯，而半導體裝置之可靠性降低之問題。
又，於藉由熱氧化法形成具有溝槽閘極構造之MOSFET之閘極絕緣膜之情形時，熱氧化膜依存於半導體基板之面方位而成膜，故而形成於溝槽內之側壁之熱氧化膜與形成於半導體基板之主面側之熱氧化膜相比成膜性變差。
其他問題及新特徵可根據本說明書之表述及隨附圖式而明瞭。
若簡單地說明本案中揭示之實施形態中代表性者之概要，則如下所述。
作為一實施形態之半導體裝置之製造方法係於對形成於碳化矽基板上之絕緣膜進行伴隨有氮化之熱處理後，於惰性氣體之環境下對該絕緣膜進行熱處理，之後，於碳化矽基板上形成將該絕緣膜作為閘 極絕緣膜之場效電晶體。
根據本案中揭示之一實施形態，可提昇半導體裝置之可靠性。尤其可降低MOSFET中之閘極絕緣膜之界面能階密度，且防止CV遲滯之產生。
CL‧‧‧層間絕緣膜
CP‧‧‧接觸插塞
CS‧‧‧碳化矽基板
DF‧‧‧擴散層
DN‧‧‧擴散層
DP‧‧‧擴散層
EP‧‧‧磊晶層
GE‧‧‧閘極電極
GF‧‧‧閘極絕緣膜
GFS‧‧‧閘極絕緣膜
GT‧‧‧閘極槽
IF1~IF5‧‧‧氧化矽膜
LE‧‧‧下部電極
PD‧‧‧焊墊
PW‧‧‧p型井
Q1~Q3‧‧‧MOSFET
S1~S10‧‧‧步驟
S6a、S6b、S7a、S7b‧‧‧步驟
SB‧‧‧半導體基板
SC‧‧‧矽化物層
UE‧‧‧上部電極
圖1係作為本發明之實施形態1之半導體裝置之製造工序的流程。
圖2係表示作為本發明之實施形態1之半導體裝置之製造方法的剖視圖。
圖3係表示繼圖2之半導體裝置之製造方法之剖視圖。
圖4係表示繼圖3之半導體裝置之製造方法之剖視圖。
圖5係表示繼圖4之半導體裝置之製造方法之剖視圖。
圖6係表示繼圖5之半導體裝置之製造方法之剖視圖。
圖7係表示作為本發明之實施形態1之MOSFET之電容與閘極電壓之關係的圖表。
圖8係表示作為本發明之實施形態1之MOSFET之電容與閘極電壓之關係的圖表。
圖9係將比較例之半導體裝置中之遲滯之量與本實施形態之半導體裝置之遲滯之量進行比較的圖表。
圖10係表示氮濃度與距閘極絕緣膜之上表面之深度之關係的圖表。
圖11係表示氫濃度與距閘極絕緣膜之上表面之深度之關係的圖表。
圖12係表示作為本發明之實施形態1之半導體裝置之製造方法之變化例中之製造工序的流程。
圖13係說明作為本發明之實施形態1之半導體裝置之製造方法之變化例中之製造工序的剖視圖。
圖14係作為本發明之實施形態2之半導體裝置之製造工序的流程。
圖15係表示作為本發明之實施形態2之半導體裝置之製造方法的剖視圖。
圖16係表示繼圖15之半導體裝置之製造方法之剖視圖。
圖17係表示繼圖16之半導體裝置之製造方法之剖視圖。
圖18係表示繼圖17之半導體裝置之製造方法之剖視圖。
圖19係表示繼圖18之半導體裝置之製造方法之剖視圖。
圖20係表示繼圖19之半導體裝置之製造方法之剖視圖。
圖21係表示比較例之MOSFET之電容與閘極電壓之關係的圖表。
圖22係表示比較例之MOSFET之電容與閘極電壓之關係的圖表。
圖23係表示比較例之半導體裝置之剖視圖。
以下，基於圖式詳細地說明實施形態。再者，於用以說明實施形態之全部圖中，對具有相同之功能之構件標附相同之符號，且省略其重複說明。又，於以下之實施形態中，除特別必需時以外原則上不重複相同或同樣之部分之說明。
(實施形態1)
本實施形態之半導體裝置係關於一種形成於碳化矽半導體基板上之MOSFET。以下，對本實施形態之半導體裝置之製造方法，依據圖1所示之製造工序之流程，使用圖2~圖6進行說明。圖1係本實施形態之半導體裝置之製造工序之流程。圖2~圖6係說明本實施形態之半導體裝置之製造工序之剖視圖。
首先，如圖2所示，準備於上方形成有磊晶層EP之半導體基板 SB(圖1之步驟S1)。半導體基板SB及磊晶層EP分別包含碳化矽(SiC)，作為n型雜質，例如導入有N(氮)、P(磷)或As(砷)。具體而言，半導體基板SB為4H-SiC基板。
磊晶層EP係於半導體基板SB之上表面上使用磊晶成長法所形成之半導體層，半導體基板SB之n型雜質之濃度高於磊晶層EP之n型雜質之濃度。此處，將包含半導體基板SB及其上之磊晶層EP之基板稱為碳化矽基板(碳化矽半導體基板)CS。
磊晶層EP之上表面、即碳化矽基板CS之主面之面方位為(0001)面。半導體基板SB之下表面、即磊晶層EP未接觸之面為碳化矽基板CS之主面之相反側之面、即碳化矽基板CS之背面。
繼而，於碳化矽基板CS之上表面使用離子佈植法以相對較低之濃度注入p型雜質，藉此形成p型井PW。作為p型雜質，例如使用Al(鋁)或B(硼)。又，p型井PW之形成深度係淺於磊晶層EP與半導體基板SB之界面之深度。
其次，於碳化矽基板CS之上表面形成擴散層DF(圖1之步驟S2)。 擴散層DF係藉由使用抗蝕圖案(未圖示)作為掩膜，自碳化矽基板CS之上方離子佈植n型雜質而形成。作為n型雜質，例如使用N(氮)、P(磷)或As(砷)。於俯視下，擴散層DF係以夾著後續工序中形成的閘極電極GE(參照圖4)之方式配置。一對擴散層DF構成後續工序中形成的MOSFETQ1(參照圖4)之源極/汲極區域。
其次，於未圖示之區域中，於碳化矽基板CS之上表面以相對較高之濃度導入上述p型雜質，形成p型半導體層。
之後，進行熱處理，使藉由上述工序導入至碳化矽基板CS內之n型雜質及p型雜質活化。關於此種熱處理，於使用碳化矽基板CS之情形時，以較使用通常之矽基板之情形更高之溫度進行，例如以1600℃以上之高溫進行。此處，若不進行井PW及擴散層DF等之活化處理而 於形成下述閘極絕緣膜等後進行用以活化之熱處理，則會產生該閘極絕緣膜之膜厚發生變動等不良情況。因此，於本實施形態中，較形成閘極絕緣膜先進行井PW及擴散層DF等之活化處理。
其次，進行去除碳化矽基板CS之表面之有機物或氧化矽膜等之清潔工序(圖1之步驟S3)。繼而，藉由對碳化矽基板CS進行熱處理，於碳化矽基板CS之上表面形成熱氧化膜、即氧化矽膜(圖1之步驟S4)。繼而，例如使用HF(氫氟酸)去除形成於碳化矽基板CS之上表面上之上述熱氧化膜(圖1之步驟S5)。如此，改善碳化矽基板CS之表面之狀態。
之後，如圖3所示，於碳化矽基板CS上形成作為絕緣膜之氧化矽膜IF1(圖1之步驟S6)。氧化矽膜IF1係藉由利用使用TDMAS(三二甲基胺基矽烷)及O3(臭氧)之ALD(Atomic Layer Deposition，原子層沈積)法，以400℃以上於碳化矽基板CS上沈積氧化膜而形成。具體而言，氧化矽膜IF1例如包含二氧化矽(SiO2)。氧化矽膜IF1之膜厚例如為50nm左右。但是，氧化矽膜IF1並不限於ALD法，亦可使用CVD(Chemical Vapor Deposition，化學氣相沈積)法，以50nm左右之膜厚形成。
此處，對使用ALD法或CVD法，將氧化矽膜IF1形成為沈積氧化膜進行了說明，但氧化矽膜IF1亦可藉由熱氧化法形成。於使用熱氧化法之情形時，於氧化氣體環境下以1000℃以上對上表面露出之碳化矽基板CS進行熱處理，藉此於碳化矽基板CS上形成厚度40nm左右之氧化矽膜IF1。上述氧化氣體例如包含O2(氧氣)或H2O(水)。即，藉由該熱氧化法進行之成膜可於氧氣環境或水蒸氣環境下進行。該氧化氣體中亦可包含惰性氣體。
其次，於伴隨有氮化之氣體(例如N2O(一氧化二氮)氣體)環境下，以1050℃以上對碳化矽基板CS及氧化矽膜IF1進行熱處理(圖1之 步驟S7)。以下，有時將該熱處理稱為第1熱處理。第1熱處理中使用之氣體若為藉由於該氣體環境下對Si(矽)進行熱處理而伴隨氮化之氣體，則亦可為N2O氣體以外之氣體。即，例如亦可使用NO(一氧化氮)氣體或NH3(氨)氣等代替N2O氣體。於本案中，有時將於伴隨有氮化之氣體環境下進行熱處理稱為氮化退火。
此處，如上所述般例如於N2O氣體環境下進行第1熱處理，使氧化矽膜IF1部分氮化，藉此可降低於氧化矽膜IF1與碳化矽基板CS之交界之界面能階之密度。認為與使用Si(矽)之半導體裝置相比，於使用碳化矽(SiC)之半導體基板上之場效電晶體中，因閘極絕緣膜之界面能階密度較高而引起電子之移動率降低，但藉由如上所述般進行氮化退火，可降低界面能階密度，提昇半導體裝置之性能。
其次，於使碳化矽基板CS之溫度降低至700℃以下之後，將碳化矽基板CS進行大氣暴露(圖1之步驟S8)。即，於降低形成有氧化矽膜IF1之碳化矽基板CS之溫度之狀態下，將碳化矽基板CS自包含熱處理裝置等之處理裝置中取出，將碳化矽基板CS及氧化矽膜IF1之表面暴露於大氣中。
其次，於將碳化矽基板CS插入至熱處理裝置中後，於惰性氣體(例如N2(氮)氣)環境下以850℃以上對碳化矽基板CS及其上之氧化矽膜IF1進行熱處理(圖1之步驟S9)。以下，有時將該熱處理稱為第2熱處理。
使用惰性氣體之第2熱處理工序係如下所述，為防止形成於碳化矽基板CS上之MOSFET中之遲滯特性之產生而進行的工序。第2熱處理中使用之惰性氣體亦可使用Ar(氬)氣或He(氦)氣代替N2氣。
於圖1中，將第1熱處理記作「氮化退火」，將第2熱處理記作「氮氣退火」。但是，第2熱處理亦可如上所述般使用氮氣以外之氣體進行熱處理。
此處，亦可於第2熱處理之前，進行其他熱處理工序。即，例如亦可於第2熱處理之前且第1熱處理之前或之後，例如於如N2O(一氧化二氮)氣體、NO(一氧化氮)氣體或NH3(氨)氣等般伴隨有氮化之氣體之環境下，對碳化矽基板CS進行熱處理。但是，於第2熱處理之後，於形成下述閘極電極GE之前不進行伴隨有氮化之氣體環境下之熱處理。其原因在於防止氧化矽膜IF1氮化。
其次，如圖4所示，於氧化矽膜IF1上形成包含多晶矽或金屬等之導電膜。該導電膜例如可藉由CVD法或濺鍍法等形成。之後，使用光微影技術及乾式蝕刻法，將上述導電膜及氧化矽膜IF1加工為特定之圖案。藉此，形成包含上述導電膜之閘極電極GE，又，形成包含氧化矽膜IF1之閘極絕緣膜GF(圖1之步驟S10)。藉由以上之工序，形成包含閘極電極GE、閘極絕緣膜GF及源極/汲極區域之MOSFETQ1。
其次，如圖5所示，藉由層間絕緣膜CL覆蓋MOSFETQ1。例如包含氧化矽膜之層間絕緣膜CL係使用CVD法等而形成。
其次，如圖6所示，使用光微影技術及乾式蝕刻法使層間絕緣膜CL開口而形成複數個接觸孔。繼而，於接觸孔內之底部，於閘極電極GE、及作為源極/汲極區域之擴散層DF之各自之上表面使用周知之技術形成矽化物層SC。矽化物層SC例如包含NiSi(矽化鎳)或TiSi(矽化鈦)。再者，矽化物層係於形成下述成為接觸插塞CP之金屬膜之前形成為障壁金屬，藉由對該障壁金屬實施熱處理，與基板進行反應而形成。
其次，例如使用濺鍍法等，於碳化矽基板CS上形成金屬膜，藉此將各接觸孔完全地埋入。繼而，使用光微影技術及蝕刻法將該金屬膜圖案化。藉此，形成埋入至複數個接觸孔內之包含該金屬膜之接觸插塞CP、及露出於層間絕緣膜CL上之包含該金屬膜之焊墊PD。
複數個焊墊PD經由接觸插塞CP及矽化物層SC，電性連接於閘極 電極GE或擴散層DF。藉由以上，完成包含MOSFETQ1之本實施形態之半導體裝置。
其次，對本實施形態之半導體裝置之製造方法之效果，使用圖7~圖11、圖21及圖22進行說明。圖7及圖8係表示本實施形態之半導體裝置之CV(電容-電壓)特性之圖表。圖9係將複數個半導體裝置中之遲滯之大小進行比較之圖表。圖10係表示距閘極絕緣膜之上表面之深度與N(氮)之分佈之關係的圖表。圖11係表示距閘極絕緣膜之上表面之深度與H(氫)之分佈之關係的圖表。圖21及圖22係表示比較例所示之半導體裝置之CV特性之圖表。
認為於使用碳化矽半導體基板之半導體裝置中，作為於碳化矽基板上構成MOSFET之閘極絕緣膜之膜，於碳化矽基板上形成沈積氧化膜或熱氧化膜，然後於伴隨有氮化之氣體之環境下對該氧化膜進行熱處理。其係與圖1之步驟7相同之工序。
於如上所述般對經實施氮化退火之氧化膜進行加工而形成閘極絕緣膜之情形時，可降低閘極絕緣膜與碳化矽基板之交界之界面能階密度。其原因在於，藉由上述氮化退火終止上述氧化膜之表面之懸鍵(dangling bond)，藉此可降低界面能階。
但是，如圖21及圖22所示，於如上所述般對氧化膜進行氮化退火後，不進行藉由氮氣等惰性氣體進行之熱處理而使用該氧化膜作為閘極絕緣膜之情形時，具有該閘極絕緣膜之MOSFET之CV特性產生較大之遲滯。圖21及圖22係表示比較例之半導體裝置之特性之圖表，且該圖表將縱軸設為MOSFET之閘極電極與半導體基板之間的每單位面積之電容，將橫軸設為施加於閘極電極之電壓。即，圖21及圖22係表示比較例之半導體裝置之CV(電容-電壓)特性之圖表。
圖21表示於藉由熱氧化法形成構成閘極絕緣膜之氧化膜，對該氧化膜進行氮化退火後，不進行惰性氣體環境下之熱處理而對該氧化 膜進行加工而形成閘極絕緣膜之情形時的MOSFET之CV特性。圖22表示於藉由ALD法等沈積法形成構成閘極絕緣膜之氧化膜，對該氧化膜進行氮化退火後，不進行惰性氣體環境下之熱處理而對該氧化膜進行加工而形成閘極絕緣膜之情形時的MOSFET之CV特性。於圖21及圖22中，以實線表示使閘極電壓自負側向正側發生變化之情形時、即使電壓順向地變化而施加之情形時之圖表，以虛線表示使閘極電壓自正側向負側發生變化之情形時、即使電壓逆向地變化而施加之情形時之圖表。
如圖21及圖22所示，於對構成閘極絕緣膜之氧化膜進行氮化退火後，不進行惰性氣體環境下之熱處理之比較例之半導體裝置中，順向地施加電壓之情形時與逆向地施加電壓之情形時，產生於施加特定之範圍之電壓時電容之值產生差的現象、即遲滯。於本案中，將該遲滯稱為CV遲滯。
認為產生CV遲滯之一個原因為：於氮化退火時於碳化矽基板上之氧化膜內、即閘極絕緣膜內殘留C(碳)，又，於該氧化膜與碳化矽基板之界面殘留C(碳)或H(氫)，產生阱。關於CV遲滯，於主要包含Si(矽)且形成於半導體基板上之MOSFET中觀測不到，幾乎不成為問題，但容易於形成於碳化矽半導體基板上之MOSFET中產生。
若產生CV遲滯，則會產生MOSFET之特性不穩定，半導體裝置之可靠性降低之問題。又，由於在閘極絕緣膜內產生捕獲電子之阱，故而容易經由閘極絕緣膜於閘極電極與半導體基板之間流通漏電流，又，容易產生閘極絕緣膜中之絕緣破壞。
如上所述，於對形成於碳化矽基板上之絕緣膜、且之後成為閘極絕緣膜之氧化膜進行氮化退火，之後不進行惰性氣體環境下之熱處理而對該氧化膜進行加工而形成閘極絕緣膜，形成MOSFET之情形時，產生因產生CV遲滯及閘極絕緣膜內之阱而導致半導體裝置之可 靠性降低之問題。
對此，本發明者等人發現：於進行氮化退火後，使用N2(氮)氣等惰性氣體進行熱處理，藉此可同時達成界面能階密度之降低及CV遲滯特性之改善。此處，將構成本實施形態之半導體裝置之MOSFET之CV特性示於圖7及圖8。圖7及圖8係與圖21及圖22同樣地表示MOSFET之電容與閘極電壓之關係之圖表。
圖7表示於藉由熱氧化法形成構成閘極絕緣膜之氧化膜，對該氧化膜進行氮化退火後，進行惰性氣體環境下之熱處理，之後，對該氧化膜進行加工而形成閘極絕緣膜之情形時之MOSFET之CV特性。圖8表示於藉由ALD法等沈積法形成構成閘極絕緣膜之氧化膜，對該氧化膜進行氮化退火後，進行惰性氣體環境下之熱處理，之後，對該氧化膜進行加工而形成閘極絕緣膜之情形時之MOSFET之CV特性。於圖7及圖8中，以實線表示順向地施加電壓之情形時之圖表，以虛線表示逆向地施加電壓之情形時之圖表。
如圖7及圖8所示，於本實施形態之MOSFET中，順向地施加電壓之情形時之圖表與逆向地施加電壓之情形時之圖表大致重疊，幾乎不產生遲滯。可知關於圖21及圖22所示之比較例之CV特性，由順向地施加電壓之情形時之圖表與逆向地施加電壓之情形時之圖表所包圍的範圍較大，順向特性與逆向特性產生較大之差距，故而產生較大之遲滯。相對於此，於圖7及圖8中，抑制遲滯之產生。
此處，於圖9中表示將比較例之半導體裝置中之遲滯之量與本實施形態之半導體裝置之遲滯之量進行比較的圖表。圖9之縱軸表示閘極電壓之平帶電壓中之順向電壓與逆向電壓的差即△Vfb，此處，表示將比較例之半導體裝置中之平帶電壓之差△Vfb設為1時的本實施形態之半導體裝置之平帶電壓之差△Vfb之相對之值。圖9所示之縱軸、即表示平帶電壓之差△Vfb之「Vfb Reverse-Vfb Forward」與CV遲滯 之大小成比例。
於圖9中，自左側起依序表示柱形圖1A~1F。柱形圖1A~1C表示藉由熱氧化法形成閘極絕緣膜之情形時之測定結果，柱形圖1D~1F表示藉由ALD法等沈積法形成閘極絕緣膜之情形時之測定結果。柱形圖1A及1E表示於對比較例之半導體裝置、即構成閘極絕緣膜之氧化膜進行氮化退火，之後不進行惰性氣體環境下之熱處理之情形時，使用該氧化膜作為閘極絕緣膜之MOSFET中之平帶電壓之差。
柱形圖1B、1C、1E及1F表示於對本實施形態之半導體裝置、即構成閘極絕緣膜之氧化膜進行氮化退火後，進行惰性氣體環境下之熱處理之情形時，使用該氧化膜作為閘極絕緣膜之MOSFET中之平帶電壓之差。又，於柱形圖1B、1E中表示以850℃進行惰性氣體環境下之熱處理(第2熱處理)之情形時之測定結果，於柱形圖1C、1F中表示以1000℃進行惰性氣體環境下之熱處理(第2熱處理)之情形時之測定結果。
如圖9所示，可知於將比較例之MOSFET中之順向之閘極電壓與逆向之閘極電壓之差設為1的情形時，關於本實施形態之MOSFET，於柱形圖1B、1C、1E及1F中該差之值未達0.15，CV遲滯之量得以大幅降低。尤其若將柱形圖1B及1E與柱形圖1C及1F進行比較，則可知較以850℃進行惰性氣體環境下之熱處理，以1000℃進行時CV遲滯之改善效果較大。
如上所述，關於CV遲滯之改善效果，惰性氣體環境下之第2熱處理之溫度越低則越小，該溫度越高則越大。由本發明者等人之實驗結果判明，於第2熱處理之溫度低於850℃之情形時，CV遲滯之改善效果較小，CV遲滯之產生成為問題。又，若該溫度為1000℃以上，則可將CV遲滯之量抑制為非常小。因此，就防止CV遲滯之產生之觀點而言，第2熱處理之溫度較佳為850℃以上，又，更佳為1000℃以上。
如上所述，認為於本實施形態之半導體裝置之製造方法中可抑制產生遲滯之理由在於，於對構成閘極絕緣膜之絕緣膜進行之氮化退火之後，使用N2(氮)氣等惰性氣體進行熱處理，藉此不使該絕緣膜氮化而使氫自該絕緣膜內及該絕緣膜與碳化矽基板之界面附近脫離。此處，於圖10及圖11中藉由SIMS(Secondary Ion Mass Spectrometry，二次離子質譜分析)表示於閘極絕緣膜與碳化矽基板之界面附近之氮及氫之濃度。
圖10係將縱軸設為N(氮)之濃度，將橫軸設為自構成閘極絕緣膜之氧化膜之上表面朝向下方之深度的圖表。圖11係將縱軸設為H(氫)之濃度，將橫軸設為自構成閘極絕緣膜之氧化膜之上表面朝向下方之深度的圖表。即，圖10係表示氮濃度與距閘極絕緣膜之上表面之深度之關係的圖表，圖11係表示氫濃度與距閘極絕緣膜之上表面之深度之關係的圖表。此處，由於構成閘極絕緣膜之氧化膜之膜厚為35nm左右，故而於圖10及圖11中，閘極絕緣膜與碳化矽基板之界面存在於橫軸之深度為約35nm之位置。因此，淺於約35nm之深度之區域為氧化膜之內部，深於約35nm之深度之區域為碳化矽基板之內部。
於圖10及圖11中，連接黑色之菱形之繪點而表示於對成為閘極絕緣膜之熱氧化膜進行氮化退火後，不進行惰性氣體環境下之第2熱處理之情形時的圖表、即比較例之圖表。又，於圖10及圖11中，連接白色之圓形之繪點而表示於對成為閘極絕緣膜之熱氧化膜進行氮化退火後，進行惰性氣體環境下之第2熱處理之情形時的圖表、即本實施形態之圖表。
如圖10所示，於比較例及本實施形態之各者中，氮局部存在於閘極絕緣膜與碳化矽基板之界面附近。根據該情況，該界面附近之懸鍵被終止，藉此該界面附近之界面能階密度得以降低。又，於比較例及本實施形態之各者中，氮之分佈大致相同。即，例如即便使用 N2(氮氣)進行第2熱處理，氧化膜亦不會被氮化。
相對於此，如圖11所示，關於在閘極絕緣膜與碳化矽基板之界面附近之氫之濃度，比較例大於本實施形態之半導體裝置。即，於圖11之深度約32nm左右之區域、即上述界面附近，不進行第2熱處理之情形時之氫濃度高於進行第2熱處理之情形時之氫濃度。氫具有容易擴散之性質，且於上述界面表現出不穩定之行為，故而於順向或逆向地施加閘極電壓之情形時，結合、吸附或脫離於該界面附近之氧化膜及基板，因此認為因該氫之行為而產生CV遲滯。
根據該情況，認為於除第1熱處理以外亦進行第2熱處理之本實施形態之半導體裝置之製造方法中可改善CV遲滯之理由在於，藉由進行第2熱處理，抑制閘極絕緣膜與碳化矽基板之界面附近之氮化，並且使氫脫離而將其去除。
於本實施形態之半導體裝置之製造方法中，於在伴隨有氮化之氣體環境下對形成於碳化矽基板上之氧化膜進行第1熱處理(圖1之步驟S7)後，進行惰性氣體環境下之第2熱處理(圖1之步驟S9)，將該氧化膜作為閘極絕緣膜而形成MOSFET，藉此可防止MOSFET中之CV遲滯之產生。藉此，可防止MOSFET之特性變得不穩定，又，藉由減少閘極絕緣膜內之阱，可防止漏電流及絕緣破壞等之產生，故而可提昇半導體裝置之可靠性。
再者，於第2熱處理之後，於形成圖4所示之閘極電極GE之前不進行伴隨有氮化之熱處理。其原因在於，因氧化矽膜IF1(參照圖3)氮化，幾乎無法獲得改善CV遲滯之效果。即，考慮於在碳化矽基板CS上形成成為閘極絕緣膜GF之氧化矽膜IF1之工序(圖1之步驟S6)之後至形成閘極電極GE之工序(圖1之步驟S10)之間，進行複數次熱處理，但於該複數次熱處理之最後進行惰性氣體環境下之第2熱處理。藉此，可獲得上述本實施形態之效果。
又，本發明者等人發現，於圖1之步驟S8中，將氧化膜及碳化矽基板進行大氣暴露，藉此可有效地降低CV遲滯。因此，較佳為不連續地進行第1熱處理與第2熱處理，且於即將進行第2熱處理之前，設置將碳化矽基板之溫度降低至700℃以下之後將碳化矽基板進行大氣暴露之工序。於進行大氣暴露之前降低碳化矽基板之溫度之原因在於，防止於使高溫之碳化矽基板暴露於大氣中時，碳化矽基板之溫度降低而水分等附著。
其次，使用圖12及圖13說明本實施形態之半導體裝置之製造方法之變化例。圖12係表示本實施形態之半導體裝置之製造方法之變化例中之製造工序的流程。圖13係說明本實施形態之半導體裝置之製造方法之變化例中之製造工序的剖視圖。
本變化例係藉由利用熱氧化法所形成之氧化膜、及形成於該氧化膜上之沈積膜而形成閘極絕緣膜。如圖12所示，製造工序中之步驟S1~S5及S8~S10與使用圖1所說明之製造工序相同。
此處，首先，於進行步驟S1~S5後，如圖13所示，於露出之碳化矽基板CS之上表面，藉由熱氧化法以1000℃以上形成氧化矽膜IF2(圖12之步驟S6a)。該熱氧化處理亦可如上述第1熱處理般，於伴隨有氮化之氣體之環境下進行。之後，與上述第1熱處理同樣地，於伴隨有氮化之氣體環境下進行熱處理(圖12之步驟S7a)。該熱處理係以1050℃以上進行。
其次，於氧化矽膜IF2上，例如使用ALD法或CVD法，使氧化矽膜IF3沈積(圖12之步驟S6b)。藉此，於碳化矽基板CS上形成包含依序積層之氧化矽膜IF2及IF3之氧化矽膜IF4。之後，與上述第1熱處理同樣地，於伴隨有氮化之氣體環境下對氧化矽膜IF4及碳化矽基板CS進行熱處理(圖12之步驟S7b)。該熱處理係以1050℃以上進行。
之後，與圖1所示之工序同樣地，將碳化矽基板CS進行大氣暴露 (圖12之步驟S8)，進行惰性氣體環境下之熱處理(圖12之步驟S9)，然後進行圖1之步驟S10之後之工序，藉此形成MOSFET。完成之本變化例之MOSFET與圖6所示之MOSFETQ1之差異在於本變化例之閘極絕緣膜具有熱氧化膜與沈積膜之積層構造。
於圖12所示之工序中形成熱氧化膜之步驟S6a之工序之後，繼而進行氮化退火(圖12之步驟S7a)，但亦可不進行該氮化退火而繼形成該熱氧化膜後進行步驟S6b之沈積膜形成工序。其原因在於，於積層圖13所示之氧化矽膜IF2、IF3後進行氮化退火，亦可使氧化矽膜IF2氮化，藉此降低於氧化矽膜IF2與碳化矽基板CS之交界之界面能階密度。此處，為獲得上述本實施形態之效果，亦必須對經實施氮化退火(圖12之步驟S7b)之積層氧化膜進行惰性氣體環境下之熱處理之工序(圖12之步驟S9)。
又，除圖12所示之工序以外，亦可於步驟S7a與步驟S6b之間進行與大氣暴露及惰性氣體環境下之熱處理之工序(圖12之步驟S8、S9)相同的工序。即，亦可於熱氧化膜之形成工序(步驟S6a)之後進行大氣暴露及惰性氣體環境下之熱處理之工序，然後進行沈積膜之形成工序(步驟S6b)，之後，依序進行氮化退火(步驟S7b)、大氣暴露(步驟S8)及惰性氣體環境下之熱處理(步驟S9)。藉此，可使更多氫自氧化矽膜IF4內脫離，故而可降低遲滯之產生。
如上所述，於積層藉由熱氧化法所形成之氧化矽膜IF2及藉由沈積法所形成之氧化矽膜IF3而形成閘極絕緣膜之情形時，亦可應用本實施形態之半導體裝置之製造方法。此處，除圖12所示之步驟S7b之氮化退火以外，亦可設置氮化退火工序，但為防止氧化矽膜IF4之氮化，且去除氧化矽膜IF4及碳化矽基板CS之間之界面附近之氫，必須於該等複數次氮化退火之後，最後進行惰性氣體環境下之熱處理之工序(圖12之步驟S9)。
又，於藉由圖12所示之步驟S7a之氮化退火可充分地降低熱氧化膜(氧化矽膜IF2)與碳化矽基板CS之界面之界面能階密度的情形時，亦可不進行步驟S7b之氮化退火。
(實施形態2)
本實施形態之半導體裝置之製造方法與上述實施形態1不同，係關於一種具有溝槽型閘極構造之MOSFET之製造方法。以下，對本實施形態之半導體裝置之製造方法，依據圖14所示之製造工序之流程，使用圖15~圖20進行說明。圖14係本實施形態之半導體裝置之製造工序之流程。圖15~圖20係說明本實施形態之半導體裝置之製造工序之剖視圖。
首先，如圖15所示，首先準備碳化矽基板CS(圖14之步驟S1)。繼而，清潔碳化矽基板CS之上表面(圖14之步驟S2)。碳化矽基板CS之上表面之面方位為(0001)面。
其次，與使用圖2所說明之工序同樣地形成p型井PW。之後，藉由使用光微影技術之離子佈植法，於碳化矽基板CS之上表面之特定之區域形成擴散層DN及DP(圖14之步驟S3)。擴散層DN係以相對較高之濃度將n型雜質(例如N(氮)、P(磷)或As(砷))導入至碳化矽基板CS之上表面而成之n型半導體層。擴散層DP係以相對較高之濃度將p型雜質(例如Al(鋁)或B(硼))導入至碳化矽基板CS之上表面而成之p型半導體層。擴散層DN及DP分別於不同之工序中，將不同之抗蝕圖案形成為掩膜。
如圖15所示，擴散層DN形成於露出之碳化矽基板CS之上表面、即活性區域之整面。擴散層DP係以夾著於後續工序中形成閘極電極之區域之方式形成一對。擴散層DP之形成深度深於擴散層DN，擴散層DN及DP之各自之形成深度淺於p型井PW之形成深度。
其次，如圖16所示，使用光微影技術及乾式蝕刻法，於碳化矽 基板CS之上表面形成閘極槽GT(圖14之步驟S4)。閘極槽GT形成於被一對擴散層DP夾著之區域中與擴散層DP相隔之位置。即，於與閘極槽GT內之側壁鄰接之碳化矽基板CS之上表面形成有擴散層DN，未形成擴散層DP。又，於露出於閘極槽GT內之側壁之碳化矽基板CS之側面形成有擴散層DN。
閘極槽GT之深度深於p型井PW之形成深度，且淺於磊晶層EP與半導體基板SB之界面。即，閘極槽GT之底面到達至磊晶層EP之中途深度。由於閘極槽GT之底面與碳化矽基板CS之主面平行，故而該底面之面方位為(0001)面。相對於此，作為閘極槽GT內之側壁之碳化矽基板CS之側壁的面方位為(11-20)面。再者，閘極槽GT例如藉由將形成於碳化矽基板CS上之硬掩膜圖案(未圖示)作為掩膜之乾式蝕刻法而形成。
其次，如圖17所示，例如使用ALD法或CVD法等，於碳化矽基板CS上形成作為沈積膜之氧化矽膜IF5(圖14之步驟S5)。氧化矽膜IF5係與(0001)面即碳化矽基板CS之主面及閘極槽GT之底面接觸而形成，又，與(11-20)面即作為閘極槽GT內之側壁之碳化矽基板CS之側壁接觸而形成。
其次，與圖1之步驟S7~S9同樣地，對碳化矽基板CS及氧化矽膜IF5依序進行第1熱處理即氮化退火(圖14之步驟S6)、大氣暴露(圖14之步驟S7)及第2熱處理即惰性氣體環境下之熱處理(圖14之步驟S8)。藉此，獲得圖17所示之構造。
其次，如圖18所示，與圖1之步驟S10同樣地形成閘極電極GE及閘極絕緣膜GF(圖14之步驟S9)。閘極電極GE包含於氧化矽膜IF5(參照圖17)上藉由CVD法等沈積而成之多晶矽膜等導電膜。該導電膜係以將閘極槽GT內埋入之方式形成。之後，藉由使該導電膜及氧化矽膜IF5圖案化，形成包含該導電膜之閘極電極GE、及包含氧化矽膜IF5之 閘極絕緣膜GF。
閘極電極GE及閘極絕緣膜GF具有如使一對擴散層DP露出之圖案形狀。因此，各擴散層DP及與各擴散層DP鄰接之擴散層DN自閘極電極GE及閘極絕緣膜GF露出。換言之，閘極電極GE及閘極絕緣膜GF於閘極槽GT與擴散層DP之間覆蓋與閘極槽GT鄰接之擴散層DN之一部分。閘極電極GE係被埋入至形成於碳化矽基板CS之上表面之閘極槽GT內之所謂溝槽閘極電極。
如下所述，本實施形態中製造之半導體裝置係於碳化矽基板CS之背面具有電極之垂直型之n通道型MOSFET、即溝槽型MOSFET。 即，擴散層DN及半導體基板SB內之n型層構成MOSFET之源極/汲極區域。藉由以上之工序，形成具有閘極電極GE及閘極槽GT、及包含擴散層DN及半導體基板SB內之n型層之源極/汲極區域之MOSFETQ2。再者，擴散層DP係用以將下述接觸插塞之一部分電性連接於碳化矽基板CS而使之接地之半導體層。
其次，如圖19所示，於碳化矽基板CS上及閘極電極GE上，使用CVD法等形成層間絕緣膜CL。繼而，使用光微影技術及乾式蝕刻法，形成貫通層間絕緣膜CL之複數個接觸孔。一個接觸孔使閘極電極GE之上表面露出，又，另一接觸孔使一對擴散層DP之各者、及與該等擴散層DP鄰接之擴散層DN露出。一層擴散層DP之上表面及與該擴散層DP鄰接之擴散層DN之上表面係於1個接觸孔之底部露出。
再者，此處雖未圖示，但亦可於碳化矽基板CS及閘極電極GE與層間絕緣膜CL之間形成可用作蝕刻終止膜之襯墊絕緣膜。
其次，如圖20所示，於自接觸孔露出之閘極電極GE、擴散層DP及DN之各自之上表面形成上部電極UE。即，上部電極UE形成於各接觸孔之底部。上部電極UE例如包含矽化物層。於閘極電極GE之橫向所形成之各接觸插塞CP係於其底部經由上部電極UE電性連接於擴散 層DN與擴散層DP兩者。
其次，與使用圖6所說明之工序同樣地形成將複數個接觸孔之各者埋入之接觸插塞CP、及各接觸插塞CP上之焊墊PD。之後，於碳化矽基板CS之背面形成包含導電膜之下部電極LE。下部電極LE例如包含矽化物層或金屬膜。藉由以上，完成本實施形態之半導體裝置。
其次，使用圖23，對本實施形態之半導體裝置之製造方法之效果進行說明。圖23係表示作為比較例之半導體裝置之垂直型MOSFET之剖視圖。於圖20所示之本實施形態之半導體裝置中，由沈積膜構成閘極絕緣膜GF，相對於此，於比較例之半導體裝置中，僅由熱氧化膜構成閘極絕緣膜GFS。
於本實施形態之半導體裝置之製造方法中，與圖1所示之步驟S7~S9同樣地，於對形成於碳化矽基板上之氧化矽膜進行氮化退火(第1熱處理)後，進行惰性氣體環境下之熱處理(第2熱處理)，藉此可獲得與上述實施形態1相同之效果。即，藉由進行第1熱處理可降低界面能階密度，且藉由進行第2熱處理可防止CV遲滯之產生。
於本實施形態中，藉由沈積法將構成閘極絕緣膜之氧化矽膜IF5(參照圖17)形成為沈積膜，但氧化矽膜IF5即便藉由熱氧化法形成亦可獲得上述效果。又，亦可與使用圖12及圖13所說明之上述實施形態1之變化例同樣地藉由熱氧化膜及沈積膜之積層膜而形成氧化矽膜IF5。
此處，於在碳化矽基板之上表面形成槽，於該槽內形成溝槽閘極電極之垂直型MOSFET中，於藉由熱氧化法形成閘極絕緣膜之情形時，閘極絕緣膜依存於碳化矽基板之表面之面方位成長而形成，故而存在閘極絕緣膜於該槽內之覆蓋變差之問題。於圖23中表示作為比較例之具有包含熱氧化膜之閘極絕緣膜GFS之垂直型MOSFETQ3。
藉由熱氧化法所形成之閘極絕緣膜GFS之膜厚依存於構成閘極絕 緣膜GFS之熱氧化膜所接觸的碳化矽基板CS之面方位。如圖23所示，與和(0001)面即碳化矽基板CS之主面及閘極槽GT之底面接觸而形成之部分的閘極絕緣膜GFS相比，與(11-20)面即作為閘極槽GT內之側壁之碳化矽基板CS之側壁接觸而形成的閘極絕緣膜GFS係藉由熱氧化法之熱氧化膜之成長較快。因此，與和碳化矽基板CS之主面及閘極槽GT之底面接觸而形成之部分的閘極絕緣膜GFS之膜厚相比，與作為閘極槽GT內之側壁之碳化矽基板CS之側壁接觸而形成之部分的閘極絕緣膜GFS更厚。
於氧化膜依存於面方位而形成之情形時，如圖23所示，於閘極槽GT之側壁與底部之交界附近，閘極絕緣膜GFS之膜厚變得極薄。於具有如此般不均勻之膜厚之閘極絕緣膜GFS之垂直型MOSFET中，產生碳化矽基板CS與閘極電極GE之耐壓降低，半導體裝置之可靠性降低之問題。
此處，藉由ALD法或CVD法等沈積法所形成之氧化矽膜不存在對半導體基板之面方位之依賴性，故而與熱氧化法相比，能夠以更均勻之膜厚覆蓋閘極槽之內部及外部之碳化矽基板之表面。但是，有沈積氧化膜與熱氧化膜相比密度較低之情形，認為就防止用作閘極絕緣膜之情形時之漏電流或絕緣破壞等不良產生之觀點而言，可靠性較低。
相對於此，於本實施形態中，可降低圖20所示之閘極絕緣膜GF與碳化矽基板CS之界面附近之界面能階密度，且防止CV遲滯之產生，故而可提高藉由沈積法所形成之閘極絕緣膜之可靠性。藉此，可提高可不依存於基板之面方位而以均勻之膜厚形成的沈積氧化膜之可靠性，故而可提昇半導體裝置之可靠性。
以上，基於實施形態具體地說明由本發明者等人所完成之發明，但當然，本發明並不限定於上述實施形態，可於不脫離其主旨之 範圍內進行各種變更。

Claims (16)

  1. 一種半導體裝置之製造方法，其包含：準備碳化矽基板；於上述碳化矽基板內形成源極/汲極區域；對上述碳化矽基板進行熱處理，而於上述碳化矽基板之上表面上形成第1絕緣膜；於第1氣體環境下對上述第1絕緣膜及上述碳化矽基板進行伴隨有氮化之第1熱處理；於進行上述第1熱處理且上述碳化矽基板之溫度成為700℃以下之後，將上述碳化矽基板自處理裝置中移出，並將上述碳化矽基板暴露至上述處理裝置外之環境之大氣中；於將上述碳化矽基板暴露至上述環境之大氣中之後，於為惰性氣體之第2氣體環境下對上述第1絕緣膜及上述碳化矽基板進行第2熱處理；及於上述第2熱處理之進行後，於上述碳化矽基板上經由上述第1絕緣膜形成閘極電極；且上述閘極電極、上述第1絕緣膜及上述源極/汲極區域形成場效電晶體。
  2. 如請求項1之半導體裝置之製造方法，其中上述熱處理係於包含選自由氧氣及水蒸氣所組成之群中之至少一氣體之環境下進行。
  3. 如請求項1之半導體裝置之製造方法，其中於上述第1絕緣膜之形成中，係使用ALD法或CVD法形成上述第1絕緣膜。
  4. 如請求項1之半導體裝置之製造方法，其中 上述第1絕緣膜之形成包含：對上述碳化矽基板進行熱處理，而於上述碳化矽基板之上表面上形成絕緣膜；及使用ALD法或CVD法，於上述絕緣膜上形成其他絕緣膜，藉此形成包含上述絕緣膜及上述其他絕緣膜之上述第1絕緣膜。
  5. 如請求項4之半導體裝置之製造方法，其進而包含：於上述熱處理之進行後且於上述其他絕緣膜之形成前，於上述第1氣體環境下對上述絕緣膜及上述碳化矽基板進行伴隨有氮化之熱處理。
  6. 如請求項1之半導體裝置之製造方法，其中上述第1氣體包含選自由一氧化二氮、一氧化氮及氨所組成之群中之至少一氣體。
  7. 如請求項1之半導體裝置之製造方法，其中上述第2氣體包含選自由氮氣、氬氣及氦氣所組成之群中之至少一氣體。
  8. 如請求項1之半導體裝置之製造方法，其中上述第2熱處理係以850℃以上之溫度進行。
  9. 如請求項1之半導體裝置之製造方法，其進而包含：於上述碳化矽基板之準備後且於上述源極/汲極區域之形成前，於上述碳化矽基板之主面形成槽；且於上述閘極電極之形成中，上述閘極電極係形成於上述槽內。
  10. 如請求項1之半導體裝置之製造方法，其中上述第2熱處理係以1000℃以上之溫度進行。
  11. 一種半導體裝置之製造方法，其包含：準備碳化矽基板； 於上述碳化矽基板之上表面上形成第1絕緣膜；於第1氣體環境下對上述第1絕緣膜及上述碳化矽基板進行伴隨有氮化之第1熱處理；於進行上述第1熱處理且上述碳化矽基板之溫度成為700℃以下之後，將上述碳化矽基板自處理裝置中移出，並將上述碳化矽基板暴露至上述處理裝置外之環境之大氣中；於將上述碳化矽基板暴露至上述環境之大氣中之後，於包含惰性氣體之第2氣體環境下對上述第1絕緣膜及上述碳化矽基板進行第2熱處理。
  12. 如請求項11之半導體裝置之製造方法，其進而包含：於上述第1絕緣膜之形成前，於上述碳化矽基板上形成源極/汲極區域。
  13. 如請求項11之半導體裝置之製造方法，其進而包含：於上述第2熱處理之進行後，將上述第1絕緣膜圖案化以形成閘極絕緣膜。
  14. 一種半導體裝置之製造方法，其包含：準備碳化矽基板；於上述碳化矽基板之上表面上形成第1絕緣膜；於第1氣體環境下對上述第1絕緣膜及上述碳化矽基板進行伴隨有氮化之第1熱處理；於進行上述第1熱處理且上述碳化矽基板之溫度成為700℃以下之後，將上述碳化矽基板自處理裝置中移出，並將上述第1絕緣膜及上述碳化矽基板暴露至上述處理裝置外之環境之大氣中；於將上述碳化矽基板自處理裝置中移出，並將上述碳化矽基板暴露至上述環境之大氣中之後，於包含惰性氣體之第2氣體環 境下對上述第1絕緣膜及上述碳化矽基板進行第2熱處理，上述第2熱處理係以850℃以上之溫度進行；且於上述第2熱處理之進行後，將上述第1絕緣膜圖案化以形成閘極絕緣膜。
  15. 如請求項1之半導體裝置之製造方法，其進而包含：於上述碳化矽基板之準備後且於上述源極/汲極區域之形成前，於上述碳化矽基板之主面形成槽，於上述閘極電極之形成中，上述閘極電極係形成於上述槽內；且於上述第2熱處理之進行後，將上述第1絕緣膜圖案化以形成閘極絕緣膜。
  16. 如請求項15之半導體裝置之製造方法，其中上述第1絕緣膜之形成包含：對上述碳化矽基板進行熱處理，而於上述碳化矽基板之上表面上形成絕緣膜；及使用ALD法或CVD法，於上述絕緣膜上形成其他絕緣膜，藉此形成包含上述絕緣膜及上述其他絕緣膜之上述第1絕緣膜。
TW103146129A 2014-01-29 2014-12-29 半導體裝置之製造方法 TWI642108B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014014508A JP2015142034A (ja) 2014-01-29 2014-01-29 半導体装置の製造方法
JP2014-014508 2014-01-29

Publications (2)

Publication Number Publication Date
TW201535525A TW201535525A (zh) 2015-09-16
TWI642108B true TWI642108B (zh) 2018-11-21

Family

ID=53679679

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103146129A TWI642108B (zh) 2014-01-29 2014-12-29 半導體裝置之製造方法

Country Status (5)

Country Link
US (2) US9646824B2 (zh)
JP (1) JP2015142034A (zh)
KR (1) KR20150090848A (zh)
CN (1) CN104810276A (zh)
TW (1) TWI642108B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142034A (ja) * 2014-01-29 2015-08-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016219475A (ja) * 2015-05-15 2016-12-22 トヨタ自動車株式会社 炭化珪素半導体装置の製造方法
JP6844176B2 (ja) * 2016-09-29 2021-03-17 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20180233574A1 (en) * 2017-02-10 2018-08-16 Purdue Research Foundation Silicon carbide power transistor apparatus and method of producing same
JP7154772B2 (ja) * 2018-02-16 2022-10-18 株式会社豊田中央研究所 炭化珪素半導体装置の製造方法
JP7056232B2 (ja) * 2018-02-28 2022-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6862384B2 (ja) * 2018-03-21 2021-04-21 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
DE102018107966B4 (de) * 2018-04-04 2022-02-17 Infineon Technologies Ag Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements
US10825950B2 (en) * 2018-06-01 2020-11-03 Massachusetts Institute Of Technology Semiconductor surface passivation
CN109461646B (zh) * 2018-10-31 2020-11-17 秦皇岛京河科学技术研究院有限公司 一种SiC MOSFET栅氧化层退火方法
JP7076500B2 (ja) * 2020-06-26 2022-05-27 ルネサスエレクトロニクス株式会社 半導体装置
US20230261084A1 (en) * 2022-02-15 2023-08-17 Panjit International Inc. Fabrication method of forming silicon carbide mosfet

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040242021A1 (en) * 2003-05-28 2004-12-02 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
US20060292844A1 (en) * 2005-06-27 2006-12-28 Applied Materials, Inc. Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
US20070161214A1 (en) * 2006-01-06 2007-07-12 International Business Machines Corporation High k gate stack on III-V compound semiconductors
US20090004883A1 (en) * 2005-09-16 2009-01-01 Das Mrinal K Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen
US20130178031A1 (en) * 2007-05-25 2013-07-11 Cypress Semiconductor Corporation Integration of non-volatile charge trap memory devices and logic cmos devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219773A (en) * 1990-06-26 1993-06-15 Massachusetts Institute Of Technology Method of making reoxidized nitrided oxide MOSFETs
JP3420876B2 (ja) * 1996-01-22 2003-06-30 新日本製鐵株式会社 ＳｉＣの熱酸化膜の改善方法
JP2002222945A (ja) * 2001-01-29 2002-08-09 Matsushita Electric Ind Co Ltd 絶縁ゲート型半導体装置のゲート酸化膜の製造方法
US6921703B2 (en) * 2003-05-13 2005-07-26 Texas Instruments Incorporated System and method for mitigating oxide growth in a gate dielectric
US7906441B2 (en) * 2003-05-13 2011-03-15 Texas Instruments Incorporated System and method for mitigating oxide growth in a gate dielectric
CN100461341C (zh) * 2003-05-28 2009-02-11 应用材料有限公司 使用调幅射频能量的栅极介电层的等离子体氮化方法和设备
JP4016928B2 (ja) 2003-10-09 2007-12-05 三菱電機株式会社 炭化珪素半導体装置の製造方法
US7456450B2 (en) * 2006-02-09 2008-11-25 International Business Machines Corporation CMOS devices with hybrid channel orientations and method for fabricating the same
JP5283147B2 (ja) * 2006-12-08 2013-09-04 国立大学法人東北大学 半導体装置および半導体装置の製造方法
US8361895B2 (en) * 2008-09-16 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-shallow junctions using atomic-layer doping
JP2011082454A (ja) * 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置
US8415671B2 (en) * 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP5639926B2 (ja) * 2011-02-28 2014-12-10 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
KR20140072434A (ko) * 2012-12-04 2014-06-13 에스케이하이닉스 주식회사 반도체 메모리 소자 및 이의 제조방법
JP2015142034A (ja) * 2014-01-29 2015-08-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040242021A1 (en) * 2003-05-28 2004-12-02 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
US20060292844A1 (en) * 2005-06-27 2006-12-28 Applied Materials, Inc. Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
US20090004883A1 (en) * 2005-09-16 2009-01-01 Das Mrinal K Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen
US20070161214A1 (en) * 2006-01-06 2007-07-12 International Business Machines Corporation High k gate stack on III-V compound semiconductors
US20130178031A1 (en) * 2007-05-25 2013-07-11 Cypress Semiconductor Corporation Integration of non-volatile charge trap memory devices and logic cmos devices

Also Published As

Publication number Publication date
TW201535525A (zh) 2015-09-16
KR20150090848A (ko) 2015-08-06
CN104810276A (zh) 2015-07-29
US9646824B2 (en) 2017-05-09
US20150214047A1 (en) 2015-07-30
US10199481B2 (en) 2019-02-05
JP2015142034A (ja) 2015-08-03
US20170229557A1 (en) 2017-08-10

Similar Documents

Publication Publication Date Title
TWI642108B (zh) 半導體裝置之製造方法
JP5173582B2 (ja) 半導体装置
EP1433196B1 (en) Apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier
JP4647211B2 (ja) 半導体装置及びその製造方法
KR100980527B1 (ko) 탄화 규소 반도체 장치 및 그 제조 방법
US6841436B2 (en) Method of fabricating SiC semiconductor device
JP2002043569A (ja) ダマシーン工程を利用した半導体素子の製造方法
JP4762169B2 (ja) 半導体装置の製造方法
JP2007027348A (ja) 半導体装置及びその製造方法
TWI389203B (zh) 製造半導體元件之方法
WO2014203904A1 (ja) 炭化珪素半導体装置の製造方法
KR100668954B1 (ko) 박막트랜지스터 제조 방법
US8796123B2 (en) Method of manufacturing silicon carbide semiconductor device
JP6780414B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20150091021A1 (en) Method of Manufacturing Semiconductor Device and the Semiconductor Device
JP2006245306A (ja) 半導体装置の製造方法
US8420488B2 (en) Method of fabricating high voltage device
KR100603510B1 (ko) 반도체 소자의 제조 방법
JP7389239B2 (ja) トレンチゲート型ＳｉＣＭＯＳＦＥＴデバイス及びその製造方法
KR100541705B1 (ko) 반도체소자의 제조방법
KR100559988B1 (ko) 반도체 소자 및 그 제조방법
JP2007019206A (ja) 半導体装置及びその製造方法
KR100844929B1 (ko) 금속 게이트전극을 구비한 반도체소자의 제조 방법
KR100451768B1 (ko) 반도체 소자의 게이트 절연막 형성 방법
JP6707927B2 (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees