DE102018107966B4 - Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements - Google Patents

Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements Download PDF

Info

Publication number
DE102018107966B4
DE102018107966B4 DE102018107966.4A DE102018107966A DE102018107966B4 DE 102018107966 B4 DE102018107966 B4 DE 102018107966B4 DE 102018107966 A DE102018107966 A DE 102018107966A DE 102018107966 B4 DE102018107966 B4 DE 102018107966B4
Authority
DE
Germany
Prior art keywords
reactive gas
gate insulating
insulating layer
gas species
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018107966.4A
Other languages
English (en)
Other versions
DE102018107966A1 (de
Inventor
Thomas Aichinger
Michael Stadtmueller
Gerald Rescher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018107966.4A priority Critical patent/DE102018107966B4/de
Priority to JP2019071232A priority patent/JP6945585B2/ja
Priority to US16/374,457 priority patent/US11295951B2/en
Priority to CN202310953262.9A priority patent/CN116864386A/zh
Priority to CN201910270446.9A priority patent/CN110349853B/zh
Publication of DE102018107966A1 publication Critical patent/DE102018107966A1/de
Priority to US17/666,654 priority patent/US20220157607A1/en
Application granted granted Critical
Publication of DE102018107966B4 publication Critical patent/DE102018107966B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Abstract

Ein Verfahren (100) zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements (500), das Verfahren (100) umfassend:Bilden einer Gate-Isolierschicht (110) auf einem Breiter-Bandabstand-Halbleiter-Substrat; undTempern der Gate-Isolierschicht (120) unter Verwendung von zumindest einer ersten Reaktivgasspezies und zumindest einer zweiten Reaktivgasspezies, wobei sich die erste Reaktivgasspezies von der zweiten Reaktivgasspezies unterscheidet, wobei das Tempern der Gate-Isolierschicht (120) in einer Reaktivgasatmosphäre ausgeführt wird, die gleichzeitig zumindest 0,1 Vol.-% der ersten Reaktivgasspezies und zumindest 0,1 Vol.-% der zweiten Reaktivgasspezies umfasst,wobei eine Dauer des Temperns der Gate-Isolierschicht unter Verwendung von Wasserstoff als erste oder zweite Reaktivgasspezies zumindest 20 Minuten und höchstens 600 Minuten ist.

Description

  • Gebiet
  • Beispiele beziehen sich auf Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements und auf Breiter-Bandabstand-Halbleiter-Bauelemente.
  • Hintergrund
  • Bei Breiter-Bandabstand-Halbleiter-Bauelementen, z. B. SiC- (SiC: Siliziumcarbid-; Silicon Carbide) MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren; Metal Oxide Semiconductor Field Effect Transistor), kann eine Inversionskanalmobilität gering sein und eine Schwellenspannungsinstabilität oder Temperaturinstabilität bei Vorspannung (Bias) kann hoch sein verglichen mit anderen Halbleiterbauelementen wie Silizium- (Si-) MOSFETs.
  • Die geringe Inversionskanalmobilität kann die Performance des Bauelements aufgrund eines höheren Einschaltwiderstands und einer geringeren Effizienz des Breiter-Bandabstand-Halbleiter-Bauelements, z. B. der SiC-MOSFET, einschränken. Eine hohe Schwellenspannungsinstabilität kann die Zuverlässigkeit des SiC-MOSFET einschränken. Es kann ein Bedarf bestehen zum Bereitstellen von Konzepten für Breiter-Bandabstand-Halbleiter-Bauelemente mit verbessertem Einschaltwiderstand, verbesserter Effizienz und/oder Zuverlässigkeit.
  • Die Druckschrift EP 1378006 B1 beschreibt ein Verfahren zum Herstellen einer Oxidschicht auf einer SiC-Schicht und das Dokument „S. Sridevan, B. Jayant Baliga: Lateral N-Channnel Inversion Mode 4H-SiC MOSFET's. In: IEEE ELECTRON DEVICE LETTERS, VOL. 19, NO. 7, JULY 1998, 228-230“ beschreibt einen SiC-MOSFET. Ferner offenbart die Druckschrift DE 43 33 155 A1 ein RTP-Verfahren mit erhöhten Reaktionsraten und das Dokument US 5 817 549 A offenbart ein Verfahren zum Herstellen von Halbleiterbauelementen. Zusätzlich beschreibt die Druckschrift EP 1323185 B1 ein Verfahren zum Herstellen einer Oxidschicht auf einer SiC-Schicht mittels NO2 und die Druckschrift US 20050017272 A1 offenbart ein Halbleiterbauelement.
  • Zusammenfassung
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements. Das Verfahren kann ein Bilden einer Gate-Isolierschicht auf einem Breiter-Bandabstand-Halbleiter-Substrat und ein Tempern der Gate-Isolierschicht unter Verwendung von zumindest einer ersten Reaktivgasspezies und zumindest einer zweiten Reaktivgasspezies umfassen. Die erste Reaktivgasspezies kann sich von der zweiten Reaktivgasspezies unterscheiden.
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements. Das Verfahren kann ein Bilden einer Gate-Isolierschicht auf einem Breiter-Bandabstand-Halbleiter-Substrat, ein Tempern der Gate-Isolierschicht in einer Reaktivgasatmosphäre, die zumindest eine Reaktivgasspezies umfasst, und ein Tempern der Gate-Isolierschicht in einer Inertgasatmosphäre nach dem Tempern der Gate-Isolierschicht in der Reaktivgasatmosphäre umfassen.
  • Einige Ausführungsbeispiele beziehen sich auf ein Breiter-Bandabstand-Halbleiter-Bauelement. Das Breiter-Bandabstand-Halbleiter-Bauelement kann ein Breiter-Bandabstand-Halbleiter-Substrat, eine Gate-Isolierschicht eines Transistors und eine Gate-Elektrode des Transistors umfassen. Die Gate-Isolierschicht kann sich zwischen dem Breiter-Bandabstand-Halbleiter-Substrat und der Gate-Elektrode befinden, und eine Ladungsträgermobilität einer Kanalregion des Transistors innerhalb des Breiter-Bandabstand-Halbleiter-Substrats kann höher als 50 cm2/Vs sein. Eine Schwellenspannung des Transistors kann von einer nominellen Schwellenspannung um weniger als 10 % der nominellen Schwellenspannung variieren, wenn eine nominelle Gate-Spannung bei 150 °C 1000h lang angelegt ists.
  • Figurenliste
  • Nachfolgend werden einige Beispiele von Verfahren und/oder Bauelementen ausschließlich beispielhaft und Bezug nehmend auf die beiliegenden Figuren beschrieben, in denen
    • 1 ein Flussdiagramm eines Ausführungsbeispiels eines Verfahrens zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements unter Verwendung einer ersten und einer zweiten Reaktivgasspezies zeigt;
    • 2 ein Flussdiagramm eines Ausführungsbeispiels eines Verfahrens zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements unter Verwendung einer Reaktivgasatmosphäre und einer Inertgasatmosphäre zeigt;
    • 3 ein Flussdiagramm eines Ausführungsbeispiels eines Verfahrens zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements unter Verwendung einer ersten und einer zweiten Reaktivgasspezies in einem ersten und einem zweiten Ausheilungsprozess zeigt;
    • 4 ein Flussdiagramm eines Ausführungsbeispiels eines Verfahrens zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements unter Verwendung einer Reaktivgasatmosphäre, die gleichzeitig eine erste und eine zweite Reaktivgasspezies umfasst, zeigt; und
    • 5 eine schematische Darstellung eines Ausführungsbeispiels eines Breiter-Bandabstand-Halbleiter-Bauelements zeigt.
  • Detaillierte Beschreibung
  • Verschiedene Beispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Beispiele dargestellt sind. In den Figuren können die Stärken von Linien, Schichten und/oder Bereichen zur Verdeutlichung übertrieben sein.
  • Während sich weitere Beispiele für verschiedene Modifikationen und alternative Formen eignen, sind dementsprechend einige bestimmte Beispiele derselben in den Figuren gezeigt und werden nachfolgend ausführlich beschrieben. Allerdings beschränkt diese detaillierte Beschreibung weitere Beispiele nicht auf die beschriebenen bestimmten Formen. Weitere Beispiele können alle Modifikationen, Entsprechungen und Alternativen abdecken, die in den Rahmen der Offenbarung fallen. Gleiche oder ähnliche Bezugszeichen beziehen sich in der gesamten Beschreibung der Figuren auf gleiche oder ähnliche Elemente, die bei einem Vergleich miteinander identisch oder in modifizierter Form implementiert sein können, während sie die gleiche oder eine ähnliche Funktion bereitstellen.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, die Elemente direkt, oder über ein oder mehrere Zwischenelemente, verbunden oder gekoppelt sein können. Wenn zwei Elemente A und B unter Verwendung eines „oder“ kombiniert werden, ist dies so zu verstehen, dass alle möglichen Kombinationen offenbart sind, d. h. nur A, nur B sowie A und B, sofern dies nicht explizit (z. B. durch den Begriff „entweder...oder“) oder implizit anderweitig angegeben ist. Eine alternative Formulierung für die gleichen Kombinationen ist „zumindest eines von A und B“ oder „A und/oder B“. Das Gleiche gilt für Kombinationen von mehr als zwei Elementen. Wenn ein Wert ferner durch Verwenden von Begriffen wie „höher als“, „geringer als“, „länger als“, „kürzer als“, „mehr als“, „weniger als“ oder ähnliche Begriffe mit einem anderen Wert verglichen wird, umfasst der Vergleich immer die Grenzen des Vergleichs im Sinne von „zumindest“ oder „höchstens“.
  • Die Terminologie, die hier zum Beschreiben bestimmter Beispiele verwendet wird, soll nicht begrenzend für weitere Beispiele sein. Wenn eine Singularform, z. B. „ein, eine“ und „der, die, das“ verwendet wird und die Verwendung nur eines einzelnen Elements weder explizit noch implizit als verpflichtend definiert ist, können weitere Beispiele auch Pluralelemente verwenden, um die gleiche Funktion zu implementieren. Wenn eine Funktion nachfolgend als unter Verwendung mehrerer Elemente implementiert beschrieben ist, können weitere Beispiele die gleiche Funktion unter Verwendung eines einzelnen Elements oder einer einzelnen Verarbeitungsentität implementieren. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „aufweist“ und/oder „aufweisend“ bei Gebrauch das Vorhandensein der angegebenen Merkmale, Ganzzahlen, Schritte, Operationen, Prozesse, Elemente und/oder Komponenten derselben präzisieren, aber nicht das Vorhandensein oder das Hinzufügen eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Prozesse, Elemente, Komponenten und/oder einer Gruppe derselben ausschließen.
  • Sofern nicht anderweitig definiert, werden alle Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) hier in ihrer üblichen Bedeutung des Gebiets verwendet, zu dem die Beispiele gehören.
  • Einige Breiter-Bandabstand-Halbleiter-Bauelemente, z.B. SiC-MOSFETs, können eine geringe Inversionskanalmobilität und eine hohe Schwellenspannungsinstabilität aufweisen, z. B. verglichen mit Kleiner-Bandabstand-Halbleiter-Bauelementen wie Si-MOSFETs. Eine geringere Inversionskanalmobilität kann zu einem höheren Einschaltwiderstand des SiC-MOSFET führen. Eine höhere Schwellenspannungsinstabilität kann zu einer geringeren Zuverlässigkeit des SiC-MOSFET führen.
  • Eine geringere Inversionskanalmobilität und eine höhere Temperaturinstabilität bei Vorspannung von SiC-MOSFETs im Vergleich zu Si-MOSFETs können aufgrund eines größeren Bandabstands des Breiter-Bandabstand-Halbleiter-Bauelements, was möglicherweise zu mehr Fallen (Traps) in dem Halbleitermaterial führt, oder aufgrund von höheren Grenzflächen-Zustands- und Grenze-Fallen-Dichten an einer Grenzfläche an einem SiC-Substrat und einer Oxidschicht, die möglicherweise durch die Beteiligung von Kohlenstoffspezies und unzureichender Defektpassivierung unter Verwendung einiger Ausheilungsprozesse verursacht werden, auftreten.
  • Andere Verfahren können entweder eine hohe Inversionskanalmobilität und eine hohe Temperaturinstabilität bei Vorspannung oder eine geringe Inversionskanalmobilität und eine geringe Temperaturinstabilität bei Vorspannung oder eine geringe Inversionskanalmobilität und eine hohe Temperaturinstabilität bei Vorspannung aufweisen.
  • Falls das Breiter-Bandabstand-Halbleiter-Bauelement ein MOSFET, insbesondere ein SiC-MOSFET, abhängig von einer Spannungsklasse des Breiter-Bandabstand-Halbleiter-Bauelements ist, kann ein Kanalwiderstand eines SiC-MOSFET mehr als 50 % des gesamten RONxA ausmachen. RONxA ist hier das Produkt aus dem Einschaltwiderstand und dem aktiven Bauelementbereich (typischerweise in der Einheit [mΩmm2] angegeben). Der aktive Bauelementbereich ist der Bruchteil des gesamten Bauelementbereichs, der Strom leitet (d. h. Gate-Anschlussfläche, Gate-Läufer, JTE etc. ausgenommen). Die heute erreichte Inversionskanalmobilität kann etwa eine Größenordnung geringer sein als die theoretische Bulk-Mobilität von Siliziumcarbid. Ein hoher Schwellenspannungs-Drift während der Anwendung kann entweder zu einem allmählichen Anstieg des Einschaltwiderstands oder RONxA (z. B. unter Beteiligung höherer statischer Verluste), wenn der VTH- (VTH: Schwellenspannungs-; Threshold Voltage) Drift in Richtung einer positiven Richtung ist, oder zu einem Wiedereinschalten (und Bauelementzerstörung), wenn der VTH-Drift in Richtung einer negativen Richtung ist, führen.
  • Mehrere unterschiedliche Nachoxidationstechniken, z. B. für eine SiC/SiO2- (SiO2: Siliziumdioxid) Grenzfläche, können verwendet werden. Im Gegensatz zu Si-MOSFETs kann die Beteiligung von kohlenstoffbezogenen Defektspezies alternative Passivierungsschemata erfordern. Bei SiC/SiO2-Systemen kann die Defektpassivierung durch direktes Oxidwachstum in Stickoxid (NO) oder in Distickstoffmonoxid (N2O) erreicht werden. Zusätzlich oder als Alternative kann die Systemdefektpassivierung durch Stickoxid- oder Ammoniak- (NH3-) Nachoxidationsausheilungen (POAs; Post Oxidation Anneal) bei Temperaturen von zumindest 550 °C, oder zumindest 600 °C, oder zumindest 750 °C, oder zumindest 900 °C oder zumindest 1100 °C eingesetzt werden. Im Folgenden bezieht sich der Begriff „Nachoxidationstempern (POA)“ auf das Nach-Tempern von sowohl einem oxidierten Abschnitt des Halbleiters als auch einer abgeschiedenen Oxidschicht. Insbesondere kann „Post Oxidation Anneal (POA)“ dem Nach-Tempern (Post Anneal) (d.h. dem Tempern nach) dem Abscheiden einer Oxidschicht entsprechen. Standardbildende Gas-Ausheilungen oder Ausheilungen in H2 sind möglicherweise nicht sehr effektiv bei SiC, während sie eine sehr effiziente Grenzflächenzustandspassivierung bei Si/Si02-Systemen bereitstellen. Alle diese Nachoxidationstechniken können eine begrenzte Fähigkeit zum Passivieren aller Arten von Punktdefekten an der SiC/SiO2-Grenzfläche zeigen. Trotz signifikanter Mobilitäts- und RONxA-Verbesserungen, die bereits unter Verwendung von z. B. NO POAs erreicht werden konnten, gibt es immer noch eine große Lücke zu der theoretischen Performancegrenze und viel Raum für Verbesserungen bei RONxA.
  • Das Bereitstellen von Breiter-Bandabstand-Halbleiter-Bauelementen mit einer höheren oder erhöhten Inversionskanalmobilität und einem geringeren Einschaltwiderstand und mit einer geringeren Temperaturinstabilität bei Vorspannung und höherer Zuverlässigkeit kann durch technische Maßnahmen bereitgestellt werden, wie sie in Verbindung mit den obigen oder folgenden Beispielen beschrieben sind.
  • 1 zeigt eine schematische Darstellung eines Verfahrens 100 zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements gemäß einem Ausführungsbeispiel. Das Verfahren 100 kann ein Bilden einer Gate-Isolierschicht 110 auf einem Breiter-Bandabstand-Halbleiter-Substrat und ein Tempern der Gate-Isolierschicht 120 unter Verwendung von zumindest einer ersten Reaktivgasspezies und einer zweiten Reaktivgasspezies umfassen. Die erste Reaktivgasspezies, die zum Tempern der Gate-Isolierschicht 120 verwendet wird, kann sich von der zweiten Reaktivgasspezies unterscheiden, die zum Tempern der Gate-Isolierschicht 120 verwendet wird.
  • Das Verfahren 100 kann gemäß einem Beispiel ferner ein Bilden einer Gate-Elektrode 130 auf der Gate-Isolierschicht nach dem Tempern der Gate-Isolierschicht 120 umfassen.
  • Das Tempern der Gate-Isolierschicht 120 unter Verwendung von zumindest der ersten Reaktivgasspezies und der zweiten Reaktivgasspezies gemäß dem vorgeschlagenen Verfahren 100 kann Punktfehler an einer Grenzfläche zwischen der Gate-Isolierschicht und dem Breiter-Bandabstand-Halbleiter-Substrat reduzieren. Durch Verwenden der zumindest zwei verschiedenen Reaktivgasspezies zum Tempern der Gate-Isolierschicht 120 kann eine größere Anzahl von Punktdefekten reduziert werden verglichen mit dem Verwenden von nur einer einzigen Reaktivgasspezies zum Tempern der Gate-Isolierschicht, da jeweils unterschiedliche Arten von Punktdefekten durch die unterschiedlichen Reaktivgasspezies reduziert werden können. Die reduzierte Anzahl von Punktdefekten an der Grenzfläche kann folglich zu einer höheren Inversionskanalmobilität des Breiter-Bandabstand-Halbleiter-Bauelements und zu einem reduzierten Einschaltwiderstand führen. Durch das Tempern der Gate-Isolierschicht 120 unter Verwendung von zumindest der ersten Reaktivgasspezies und der zweiten Reaktivgasspezies kann es möglich sein, eine Effizienz des Breiter-Bandabstand-Halbleiter-Bauelements aufgrund reduzierter Verlustleistungen des Breiter-Bandabstand-Halbleiter-Bauelements zu erhöhen.
  • Gleichzeitig mit dem Erhöhen der Inversionskanalmobilität des Breiter-Bandabstand-Halbleiter-Bauelements kann es aufgrund des Temperns der Gate-Isolierschicht 120 unter Verwendung von zwei oder mehreren unterschiedlichen Reaktivgasspezies möglich sein, einen Schwellenspannungs-Drift und eine Temperaturinstabilität bei Vorspannung BTI (Bias Temperature Instability) des Breiter-Bandabstand-Halbleiter-Bauelements im Vergleich zu einem Schwellenspannungs-Drift oder BTI des Breiter-Bandabstand-Halbleiter-Bauelements zu reduzieren, wenn nur eine Reaktivgasspezies zum Tempern der Gate-Isolierschicht verwendet wird. Durch das Tempern der Gate-Isolierschicht 120 unter Verwendung von zwei oder mehreren Reaktivgasspezies kann der Schwellenspannungs-Drift reduziert und eine Zuverlässigkeit des Breiter-Bandabstand-Halbleiter-Bauelements aufgrund einer geringeren Temperaturinstabilität bei Vorspannung erhöht werden.
  • Das Tempern der Gate-Isolierschicht 120 kann einen oder mehrere Ausheilungsprozesse umfassen. Die Gate-Isolierschicht 120 kann während eines Ausheilungsprozesses in einer definierten Gasatmosphäre erwärmt werden. Im Folgenden kann ein Ausheilungsprozess ein Nachoxidationstempern sein.
  • Für den Ausheilungsprozess kann die Gate-Isolierschicht, die sich auf dem Breiter-Bandabstand-Halbleiter-Substrat befindet, in eine Ausheilungskammer eines Ausheilungswerkzeugs (z. B. eines Ausheilungssystems) platziert werden. Während des Ausheilungsprozesses kann die Ausheilungskammer eine Gasatmosphäre mit einem Reaktivgas umfassen, das zum Tempern verwendet wird.
  • Zum Beispiel kann die Gate-Isolierschicht 120 unter gleichzeitiger Verwendung von zumindest zwei unterschiedlichen Reaktivgasspezies ausgeheilt werden (wie z. B. in Verbindung mit 4 gezeigt). Dazu kann sich eine Gasatmosphäre, die die zumindest zwei Reaktivgasspezies umfasst, in der Ausheilungskammer befinden, während die Gate-Isolierschicht, die sich auf dem Breiter-Bandabstand-Halbleiter-Substrat befindet, erwärmt wird.
  • Alternativ kann die Gate-Isolierschicht unter Verwendung der zumindest zwei unterschiedlichen Reaktivgasspezies in zwei nachfolgenden Ausheilungsprozessen unter Verwendung unterschiedlicher Gasatmosphären ausgeheilt 120 werden. Anders ausgedrückt, ein erster Ausheilungsschritt und ein zweiter Ausheilungsschritt können verwendet werden. Zum Beispiel kann die Gate-Isolierschicht in einer ersten Gasatmosphäre, die die erste Reaktivgasspezies umfasst, während eines ersten Zeitintervalls (entsprechend dem ersten Ausheilungsschritt), und in einer zweiten Gasatmosphäre, die die zweite Reaktivgasspezies umfasst, während eines zweiten Zeitintervalls (entsprechend dem zweiten Ausheilungsschritt), ausgeheilt 120 werden. Das erste Zeitintervall und das zweite Zeitintervall können entweder unterschiedlich sein oder die gleiche Länge aufweisen. Das erste Zeitintervall und das zweite Zeitintervall sind aufeinanderfolgende Zeitintervalle. Es ist möglich, dass die Ausheilungstemperatur in dem ersten Ausheilungsschritt (d. h. die Temperatur der ersten Gasatmosphäre) anders ist, typischerweise höher, als die Ausheilungstemperatur in dem zweiten Ausheilungsschritt. Bei einem anderen Beispiel ist die Ausheilungstemperatur in dem ersten Ausheilungsschritt gleich der Ausheilungstemperatur in dem zweiten Ausheilungsschritt.
  • Zum Beispiel kann das Tempern der Gate-Isolierschicht zumindest einen ersten Ausheilungsprozess und einen zweiten Ausheilungsprozess umfassen (wie z. B. in Verbindung mit 3 gezeigt). Der zweite Ausheilungsprozess kann nach dem ersten Ausheilungsprozess ausgeführt werden. Der erste Ausheilungsprozess kann in einer Reaktivgasatmosphäre ausgeführt werden, die mehr als 0,1 Vol.-% (oder mehr als 1 %, mehr als 5 %, mehr als 10 % oder mehr als 20 %) der ersten Reaktivgasspezies und/oder weniger als 0,1 Vol.-% (oder weniger als 0,5 %, weniger als 1 % oder weniger als 0,01 %) der zweiten Reaktivgasspezies umfasst. Der zweite Ausheilungsprozess kann in einer Reaktivgasatmosphäre ausgeführt werden, die mehr als 0,1 Vol.-% (oder mehr als 1 %, mehr als 5 %, mehr als 10 % oder mehr als 20 %) der zweiten Reaktivgasspezies und/oder weniger als 0,1 Vol.-% (oder weniger als 0,5 %, weniger als 1 % oder weniger als 0,01 %) der ersten Reaktivgasspezies umfasst. Zum Beispiel kann zwischen den zumindest zwei Ausheilungsprozessen die Reaktivgasatmosphäre, die die erste Reaktivgasspezies umfasst, durch eine andere Reaktivgasatmosphäre, die die zweite Reaktivgasspezies umfasst, oder durch Modifizieren der Reaktivgasatmosphäre, z. B. durch Hinzufügen einer zusätzlichen Reaktivgasspezies zu der Reaktivgasatmosphäre, ersetzt werden. Zum Beispiel können nachträgliche Ausheilungsprozesse für jede Reaktivgasspezies, die zum Tempern der Gate-Isolierschicht 120 verwendet werden, getrennt bereitgestellt werden.
  • Das Tempern der Gate-Isolierschicht 120 unter Verwendung von getrennten Ausheilungsprozessen für die unterschiedlichen Reaktivgasspezies kann zu einer höheren Freiheit bei Parametereinstellungen, z. B. Ausheilungszeit oder Ausheilungstemperatur, der Ausheilungsprozesse führen. Die Parameter können zum Beispiel gemäß der Reaktivgasspezies optimiert werden, die in einem entsprechenden Ausheilungsprozess verwendet wird. Um zum Beispiel eine hohe Inversionskanalmobilität für das Breiter-Bandabstand-Halbleiter-Bauelement zu erreichen, können sich die Prozessparameter zum Tempern der Gate-Isolierschicht unter Verwendung der ersten Reaktivgasspezies von den Prozessparametern für das Tempern der Gate-Isolierschicht unter Verwendung der zweiten Reaktivgasspezies unterscheiden. Bei einigen Beispielen kann es jedoch möglich sein, zwei oder mehrere Reaktivgasspezies zum Tempern der Gate-Isolierschicht in einem gemeinsamen Ausheilungsprozess oder in einer Reaktivgasatmosphäre gleichzeitig zu verwenden. Auf diese Weise kann es möglich sein, die Gesamtprozesszeit zu reduzieren.
  • Wenn zum Beispiel eine erste Reaktivgasspezies und eine zweite Reaktivgasspezies zum Tempern der Gate-Isolierschicht 120 verwendet werden, kann es möglich sein, nur eine von der ersten und zweiten Reaktivgasspezies für eine vordefinierte Dauer in einem ersten Ausheilungsprozess bereitzustellen, während sowohl die erste als auch die zweite Reaktivgasspezies gleichzeitig in einem nachfolgenden zweiten Ausheilungsprozess bereitgestellt werden können. Auf diese Weise können unterschiedliche Ausheilungsdauern für die erste Reaktivgasspezies und die zweite Reaktivgasspezies erhalten werden.
  • Zum Tempern der Gate-Isolierschicht können aus prozesstechnischer Sicht POA-Zeit, Temperatur, Gaszusammensetzung und Verdünnung in Inertgas abgestimmt werden, um ein verbessertes Ergebnis in Bezug auf RONxA und BTI zu erreichen. Die Kombination verschiedener Reaktivgase in einem POA-Prozess oder in einer Abfolge von POA-Prozessen kann einen zusätzlichen Hebel bereitstellen, um Bauelement-Performance und -Zuverlässigkeit zu verbessern.
  • Zum Beispiel können Stickoxid (NO), Distickstoffmonoxid (N2O), Wasserstoff (H2), Ammoniak (NH3), Wasserstoffperoxid (H2O2), Salpetersäure (HNO3), Wasserdampf (H2O), Sauerstoff (O2, O3) und/oder Phosphorylchlorid (POCl3) als Reaktivgasspezies zum Tempern der Gate-Isolierschicht verwendet werden. Die zuvor in Klammern angegebenen, stöchiometrischen Gleichungen sind nicht als Beschränkung der jeweiligen Gasspezies auf die stöchiometrische Zusammensetzung zu verstehen. Alle der zuvor beschriebenen Reaktivgasspezies können als erste Reaktivgasspezies und/oder als zweite Reaktivgasspezies verwendet werden. Zum Beispiel kann die erste Reaktivgasspezies eine von NO, N2O, H2 oder NH3 sein, und die zweite Reaktivgasspezies kann eine andere von NO, N2O, H2 oder NH3 sein. Zum Beispiel kann die erste Reaktivgasspezies NO sein und die zweite Reaktivgasspezies kann NH3 sein. Wenn die beiden Reaktivgasspezies in getrennten Ausheilungsprozessen bereitgestellt sind, kann die Reaktivgasatmosphäre des ersten Ausheilungsprozesses NO umfassen und die Reaktivgasatmosphäre des zweiten Ausheilungsprozesses kann NH3 umfassen.
  • Zum Beispiel kann die Reaktivgasspezies mit einem Inertgas verdünnt sein, wenn sie zum Tempern der Gate-Isolierschicht 120 verwendet wird. Zum Beispiel kann die erste Reaktivgasspezies während des Temperns der Gate-Isolierschicht mit einem Inertgas verdünnt sein und ein Volumenprozent der ersten Reaktivgasspezies kann höher als 1 % (oder höher als 5 %, höher als 10 % oder höher als 20 %) und/oder geringer als 50 % (oder geringer als 30 %, geringer als 20 % oder geringer als 10 %) sein, wenn die erste Reaktivgasspezies Stickoxid (NO) ist. Zum Beispiel kann die erste Reaktivgasspezies mit N2 und/oder Argon verdünnt sein. Zum Beispiel kann die erste Reaktivgasspezies NO in einem ersten Ausheilungsprozess verwendet werden, gefolgt von einem zweiten Ausheilungsprozess mit einer zweiten Reaktivgasspezies.
  • Optional kann die zweite Reaktivgasspezies während des Temperns der Gate-Isolierschicht mit einem Inertgas verdünnt werden. Ein Volumenprozent der zweiten Reaktivgasspezies kann höher als 0,1% (oder höher als 0,5%, höher als 1% oder höher als 2%) und/oder geringer als 10% (oder geringer als 5%, geringer als 2% oder geringer als 1%) sein, wenn die zweite Reaktivgasspezies Ammoniak (NH3) ist. Zum Beispiel kann die zweite Reaktivgasspezies NH3 in einem zweiten Ausheilungsprozess verwendet werden, folgend auf einen ersten Ausheilungsprozess mit einer ersten Reaktivgasspezies. Zum Beispiel kann das NH3 mit einem gleichen Inertgas verdünnt werden, das in einer Gasatmosphäre verwendet wird, die die erste Reaktivgasspezies umfasst. Zum Beispiel kann die zweite Reaktivgasspezies mit N2 oder Argon verdünnt werden. Alternativ können NO und NH3 gemeinsam mit dem Inertgas in einer Reaktivgasatmosphäre verdünnt werden, die gleichzeitig zum Tempern der Gate-Isolierschicht 120 verwendet wird.
  • Optional kann das Verfahren 100 ferner ein Erwärmen der Gate-Isolierschicht in einer Inertgasatmosphäre auf eine Temperatur von weniger als 1200 °C oder weniger als 1050 °C oder weniger als 950 °C nach dem Tempern der Gate-Isolierschicht 120 umfassen. Das Erwärmen kann vor dem Bilden der Gate-Elektrode 130 stattfinden, um eine Wasserstoffkonzentration innerhalb der Gate-Isolierschicht zu reduzieren. Zum Beispiel kann eine Erwärmungstemperatur geringer als 1200 °C oder geringer als 1100 °C oder geringer als 1000 °C oder geringer als 900 °C, geringer als 800 °C oder geringer als 700 °C sein. Zum Beispiel kann die Inertgasatmosphäre mehr als 50 % N2 und/oder Argon umfassen. Die Inertgasatmosphäre kann weniger als 1 % (oder weniger als 0,5 % oder weniger als 0,1 %) Sauerstoff umfassen.
  • Optional kann eine Dauer des Temperns der Gate-Isolierschicht 120 länger als 10 Minuten und/oder kürzer als 600 Minuten sein. Die Dauer des Temperns kann eine Zeitspanne sein, während der die Gate-Isolierschicht in der Reaktivgasatmosphäre erwärmt wird, die die erste Reaktivgasspezies und/oder die zweite Reaktivgasspezies umfasst. Zum Beispiel kann die Dauer des Temperns der Gate-Isolierschicht länger als 20 Minuten, länger als 50 Minuten, länger als 100 Minuten oder länger als 200 Minuten sein. Zum Beispiel kann die Dauer des Temperns kürzer als 520 Minuten, kürzer als 450 Minuten, kürzer als 350 Minuten oder kürzer als 250 Minuten sein.
  • Wenn zum Beispiel zwei oder mehrere Ausheilungsprozesse oder getrennte Ausheilungsprozesse verwendet werden, kann die Dauer des ersten und/oder des nachfolgenden (z. B. eines zweiten und/oder eines weiteren) Ausheilungsprozesses länger als 20 Minuten, länger als 50 Minuten, länger als 100 Minuten oder länger als 200 Minuten sein. Zum Beispiel kann die Dauer des ersten und/oder des nachfolgenden Ausheilungsprozesses kürzer als 520 Minuten, kürzer als 450 Minuten, kürzer als 350 Minuten oder kürzer als 250 Minuten sein. Zum Beispiel kann sich die Dauer eines Ausheilungsprozesses von der Dauer eines anderen Ausheilungsprozesses unterscheiden.
  • Optional kann eine Ausheilungstemperatur des Temperns der Gate-Isolierschicht höher als 600 °C und/oder geringer als 1200 °C sein. In dieser gesamten Anmeldung kann die Ausheilungstemperatur eine Durchschnittstemperatur der Gate-Isolierschicht und/oder der Reaktivgasatmosphäre während des Temperns der Gate-Isolierschicht sein. Zum Beispiel kann die Ausheilungstemperatur die Temperatur eines Ausheilungsprozesses oder einer Mehrzahl von Ausheilungsprozessen sein. Zum Beispiel kann die Ausheilungstemperatur von unterschiedlichen Ausheilungsprozessen abhängig von dem Ausheilungsprozess oder einer Reaktivgasspezies, die bei den Ausheilungsprozessen verwendet wird, unterschiedlich sein. Zum Beispiel kann die Ausheilungstemperatur höher als 650 °C, höher als 700 °C, höher als 800 °C oder höher als 900 °C sein. Zum Beispiel kann die Ausheilungstemperatur geringer als 1100 °C, geringer als 1050 °C, geringer als 900 °C oder geringer als 950 °C sein.
  • Optional kann das vorgeschlagene Verfahren ein Erwärmen der Gate-Isolierschicht in einer Inertgasatmosphäre bei einer Temperatur von höher als 950 °C vor dem Tempern der Gate-Isolierschicht umfassen, um die Gate-Isolierschicht zu verdichten. Anders ausgedrückt, das Erwärmen der Gate-Isolierschicht kann nach dem Bilden der Gate-Isolierschicht 110 und vor dem Tempern der Gate-Isolierschicht 120 ausgeführt werden. Zum Beispiel kann die Gate-Isolierschicht des Breiter-Bandabstand-Halbleiter-Bauelements erwärmt werden, bevor die Gate-Isolierschicht ausgeheilt wird. Dies kann eine Dichte der Gate-Isolierschicht und/oder die elektrische Feldstärke (z.B. ein Durchbruch-Elektrisches-Feld) der Gate-Isolierschicht erhöhen. Zum Beispiel kann die Inertgasatmosphäre N2 und/oder Argon umfassen. Um zum Beispiel von dem Erwärmen zu dem Tempern der Gate-Isolierschicht 120 überzugehen, kann der Inertgasatmosphäre zumindest eine Reaktivgasspezies zugefügt werden, um eine Reaktivgasatmosphäre mit einer Konzentration von zumindest einer Reaktivgasspezies (z. B. höher als 1 %) bereitzustellen.
  • Zum Beispiel kann eine dritte Reaktivgasspezies zum Tempern der Gate-Isolierschicht 120 verwendet werden. Bei dem ersten Ausheilungsprozess kann die Reaktivgasatmosphäre weniger als 0,1 %, weniger als 0,05 % oder weniger als 0,01 % der dritten Reaktivgasspezies umfassen. Zum Beispiel kann ein dritter Ausheilungsprozess in einer Reaktivgasatmosphäre ausgeführt werden, die mehr als 0,1 %, mehr als 1%, mehr als 5 % oder mehr als 20 % der dritten Reaktivgasspezies aufweist, während sie weniger als 0,1 %, weniger als 0,05 % oder weniger als 0,01 % der ersten und zweiten Reaktivgasspezies aufweist. Zum Beispiel kann es möglich sein, drei oder mehrere unterschiedliche Reaktivgasspezies gleichzeitig bereitzustellen, z. B. kann die Reaktivgasatmosphäre zusätzlich ein drittes oder mehrere Reaktivgasspezies umfassen, die sich jeweils voneinander unterscheiden. Die Reaktivgasatmosphäre kann z. B. mehr als 0,1 %, mehr als 1 %, mehr als 5 % oder mehr als 10 % der ersten und/oder der zweiten Reaktivgasspezies umfassen. Zum Beispiel können einige Arten von unterschiedlichen Reaktivgasspezies gleiche oder ähnliche Prozessparameter erfordern, um eine hohe Inversionskanalmobilität und/oder eine geringe BTI des Breiter-Bandabstand-Halbleiter-Bauelements zu erreichen. Es kann effizient sein, die unterschiedlichen Reaktivgasspezies in einer Reaktivgasatmosphäre gleichzeitig bereitzustellen, um die Zeit zu reduzieren, die für das Tempern der Gate-Isolierschicht benötigt wird. Zum Beispiel können zwei der unterschiedlichen Reaktivgasspezies gleichzeitig in einem ersten Ausheilungsprozess bereitgestellt werden, während eine dritte Reaktivgasspezies in einem zweiten Ausheilungsprozess getrennt bereitgestellt werden kann. Zum Beispiel kann eine Mehrzahl von unterschiedlichen Reaktivgasspezies in nachfolgenden unterschiedlichen Reaktivgasatmosphären verwendet werden, und zumindest eine von den Reaktivgasspezies einer ersten Reaktivgasatmosphäre ist möglicherweise nicht in zumindest einer von den anderen Reaktivgasatmosphären bereitgestellt.
  • Zum Beispiel kann die Gate-Isolierschicht eine Oxidschicht oder eine Nitridschicht sein. Zum Beispiel kann die Gate-Isolierschicht eine Siliziumdioxid- (SiO2-) Schicht sein. Zum Beispiel kann die Gate-Isolierschicht durch thermische Oxidation einer Oberfläche des Breiter-Bandabstand-Halbleiter-Substrats oder durch chemische Gasphasenabscheidung (CVP; Chemical Vapor Deposition) gebildet 110 werden.
  • Zum Beispiel kann die Gate-Elektrode durch Abscheiden einer elektrisch leitfähigen Schicht (z. B. einer Polysiliziumschicht, einer Kupferschicht oder einer Aluminiumschicht) gebildet 130 werden. Nach der Abscheidung der elektrisch leitfähigen Schicht kann die elektrisch leitfähige Schicht strukturiert werden, um eine oder mehrere Gate-Elektroden von einem oder mehreren Transistoren oder Transistorzellen zu erhalten. Zusätzlich oder als Alternative kann die Gate-Elektrode eine Gate-Graben-Elektrode eines Gate-Grabens sein, der sich von einer Oberfläche des Breiter-Bandabstand-Halbleiter-Substrats in das Substrat erstreckt. In diesem Fall kann in dem Breiter-Bandabstand-Halbleiter-Substrat ein Graben gebildet werden, z.B. via Ätzen. Zum Bilden des Gate-Grabens kann die Gate-Isolierschicht auf Seitenwänden des Grabens abgeschieden werden, wonach eine elektrisch leitfähige Schicht in den Graben gefüllt wird zum Bilden 130 der Gate-Elektrode. Ferner kann die Gate-Isolierschicht auf einem Boden des Grabens abgeschieden werden. Zum Beispiel kann die Gate-Isolierschicht die ganze Grabenoberfläche bedecken.
  • Im Allgemeinen kann die Gate-Isolierschicht zwischen der Gate-Elektrode und dem Breiter-Bandabstand-Halbleiter-Substrat positioniert sein. Anders ausgedrückt, die Gate-Isolierschicht kann die Gate-Elektrode von dem Halbleitersubstrat trennen, z. B. elektrisch trennen.
  • Die gebildete Gate-Elektrode kann eine Gate-Elektrode eines Transistors des Breiter-Bandabstand-Halbleiter-Bauelements sein, die durch die Gate-Isolierschicht von dem Breiter-Bandabstand-Halbleiter-Substrat isoliert ist. Zum Beispiel kann eine Gate-Spannung auf die Gate-Elektrode des Transistors des Breiter-Bandabstand-Halbleiter-Bauelements angewendet werden.
  • Nach dem Bilden der Gate-Elektrode können weitere Herstellungsprozesse ausgeführt werden. Zum Beispiel können eine oder mehrere Verdrahtungsschichten und/oder Metallisierungsschichten gebildet werden und Breiter-Bandabstand-Halbleiter-Bauelemente, die auf demselben Breiter-Bandabstand-Halbleiter-Wafer gebildet sind, können voneinander getrennt werden (z.B. durch Vereinzeln).
  • Zum Beispiel kann das vorgeschlagene Verfahren 100 zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements verwendet werden, das zumindest einen Transistor oder eine Transistoranordnung umfasst. Der Transistor kann ein Feldeffekttransistor (z. B. ein MOSFET oder ein Bipolartransistor mit isoliertem Gate (IGBT; Insulated Gate Bipolar Transistor) sein. Ein Gate des Transistors kann durch die Gate-Isolierschicht und die Gate-Elektrode gebildet werden. Das Gate kann ein Gate-Graben sein. Zum Beispiel kann das Breiter-Bandabstand-Halbleiter-Substrat eine oder mehrere Source-Regionen, eine oder mehrere Body-Regionen und eine Drift-Region der Transistoranordnung umfassen. Die Source-Region und die Drift-region können jeweils von einem ersten Leitfähigkeitstyp sein. Die Body-Region kann von einem zweiten Leitfähigkeitstyp gegenüberliegend dem ersten Leitfähigkeitstyp sein. Es ist ferner möglich, dass das Breiter-Bandabstand-Halbleiter-Substrat eine Dioden-Region umfasst, die den gleichen Leitfähigkeitstyp wie die Body-Region aufweisen kann, und/oder eine Stromausbreitungsregion umfasst, die den gleichen Leitfähigkeitstyp wie die Drift-Region und/oder die Source-Region aufweisen kann. Die Gate-Isolierschicht kann direkt an das Breiter-Bandabstand-Halbleiter-Substrat angrenzen. Es ist insbesondere möglich, dass die Gate-Isolierschicht direkt an Regionen des Halbleitersubstrats angrenzt, die einen anderen Leitfähigkeitstyp aufweisen, z. B. gegebenenfalls die Source-Region, die Drift-Region, die Body-Region, die Stromausbreitungs- und/oder die Dioden-Region.
  • Die Transistoranordnung kann eine vertikale Transistorstruktur sein, die Strom zwischen einer Vorderseitenoberfläche des Halbleitersubstrats und einer Rückseitenoberfläche des Halbleitersubstrats leitet. Zum Beispiel kann die Transistoranordnung des Halbleiterbauelements eine Mehrzahl von Source-Dotierungsregionen, die mit einer Source-Verdrahtungsstruktur verbunden sind, eine Mehrzahl von Gate-Elektroden oder ein Gate-Elektroden-Gitter, das mit einer Gate-Verdrahtungsstruktur verbunden ist, und eine Rückseiten-Drain-Metallisierung umfassen.
  • Das Breiter-Bandabstand-Halbleiter-Substrat kann eines von Folgenden sein: ein Breiter-Bandabstand-Halbleiter-Basissubstrat, ein Breiter-Bandabstand-Halbleiter-Basissubstrat mit einer Breiter-Bandabstand-Halbleiter-Epitaxialschicht, die auf dem Breiter-Bandabstand-Halbleiter-Basissubstrat oder einer Breiter-Bandabstand-Halbleiter-Epitaxialschicht aufgewachsen ist.
  • Zum Beispiel kann das Breiter-Bandabstand-Halbleiter-Substrat einen Bandabstand aufweisen, der größer ist als der Bandabstand von Silizium (1,1 eV). Zum Beispiel kann das Breiter-Bandabstand-Halbleiter-Substrat ein Siliziumcarbid-Halbleitersubstrat oder ein Galliumarsenid- (GaAs-) Halbleitersubstrat oder ein Galliumnitrid- (GaN-) Halbleitersubstrat sein. Zum Beispiel ist das Breiter-Bandabstand-Halbleiter-Substrat ein Siliziumcarbid-Substrat. Das Breiter-Bandabstand-Halbleiter-Substrat kann ein Halbleiterwafer oder ein Halbleiter-Die sein.
  • Das Breiter-Bandabstand-Halbleiter-Bauelement, das gebildet werden soll, kann ein Leistungshalbleiterbauelement sein. Ein Leistungshalbleiterbauelement oder eine elektrische Struktur (z. B. Transistoranordnung des Halbleiterbauelements) des Leistungshalbleiterbauelements kann zum Beispiel eine Durchbruchspannung oder Sperrspannung von mehr als 100 V (z. B. eine Durchbruchspannung von 200 V, 300 V 400 V oder 500 V), mehr als 500 V (z. B. eine Durchbruchspannung von 600 V, 700 V, 800 V oder 1000 V) oder mehr als 1000 V (z. B. eine Durchbruchspannung von 1200 V, 1500 V, 1700 V, 2000 V, 3300 V oder 6500 V) aufweisen.
  • 2 zeigt eine schematische Darstellung eines Verfahrens 200 zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements gemäß einem Ausführungsbeispiel. Das Verfahren 200 umfasst ein Bilden einer Gate-Isolierschicht 210 auf einem Breiter-Bandabstand-Halbleiter-Substrat, ein Tempern der Gate-Isolierschicht in einer Reaktivgasatmosphäre 220, die zumindest eine Reaktivgasspezies umfasst. Das Verfahren 200 umfasst ferner ein Tempern der Gate-Isolierschicht in einer Inertgasatmosphäre 230 nach dem Tempern der Gate-Isolierschicht in der Reaktivgasatmosphäre 220.
  • Das Verfahren 200 kann zum Beispiel ferner ein Bilden einer Gate-Elektrode 240 auf der Gate-Isolierschicht nach dem Tempern der Gate-Isolierschicht in der Inertgasatmosphäre 230 umfassen.
  • Zum Beispiel kann das Tempern der Gate-Isolierschicht in einer Reaktivgasatmosphäre 220 ein Verwenden einer einzelnen Reaktivgasspezies in der Reaktivgasatmosphäre oder ein gleichzeitiges Verwenden einer Mehrzahl von Reaktivgasspezies in der Reaktivgasatmosphäre oder in jeweiligen Reaktivgasatmosphären einer Mehrzahl von nachfolgenden Ausheilungsprozessen umfassen.
  • Zum Beispiel kann das Tempern der Gate-Isolierschicht in einer Inertgasatmosphäre 230 nach dem Tempern der Gate-Isolierschicht in der Reaktivgasatmosphäre 220 eine Wasserstoffkonzentration innerhalb der Gate-Isolierschicht reduzieren und zu einer erhöhten Inversionskanalmobilität und/oder einer reduzierten BTI führen. Das Verwenden des Verfahrens 200 zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements, z. B. eines SiC-MOSFET, kann das Bilden, Bereitstellen oder Herstellen eines verbesserten Breiter-Bandabstand-Halbleiter-Bauelements ermöglichen.
  • Zum Beispiel kann die Reaktivgasspezies zumindest eines von Stickoxid (NO) und Ammoniak (NH3) umfassen, und ein Volumenprozent der Reaktivgasspezies kann höher als 0,1 % sein. Zum Beispiel kann das Volumenprozent der Reaktivgasspezies höher als 0,1 %, höher als 1 %, höher als 5 % oder höher als 10 % sein. Zum Beispiel kann die Reaktivgasatmosphäre NO mit einem Volumenprozent höher als 1 % und geringer als 50 % umfassen. Alternativ oder zusätzlich kann die Reaktivgasatmosphäre NH3 mit einem Volumenprozent höher als 0,1 % und geringer als 10 % umfassen. Zum Beispiel kann die Reaktivgasspezies mit Stickstoff (N2) oder Argon verdünnt sein.
  • Zum Beispiel kann die Inertgasatmosphäre eine Sauerstoff- (O-) Konzentration mit einem Volumenprozent von weniger als 0,5 % aufweisen. Zum Beispiel kann das Volumenprozent von O der Inertgasatmosphäre geringer als 0,1 %, geringer als 1 %, geringer als 3 % oder geringer als 5 % sein. Zum Beispiel kann die Inertgasatmosphäre ein Volumenprozent von mehr als 90 % (oder mehr als 95 %, mehr als 99 % oder mehr als 99,5 %) eines oder mehrerer Inertgase (z. B. N2 und/oder Argon) aufweisen.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 2 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend oder nachstehend beschriebenen Ausführungsbeispielen erwähnt sind (z. B. 1 und 3-5).
  • 3 zeigt eine schematische Darstellung eines Verfahrens 300 zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements unter Verwendung einer ersten und einer zweiten Reaktivgasspezies in einem ersten und einem zweiten Ausheilungsprozess gemäß einem Ausführungsbeispiel. Das Verfahren 300 umfasst ein Bilden einer Gate-Isolierschicht 310, ein Ausführen eines ersten Ausheilungsprozesses 320 und ein Ausführen eines zweiten Ausheilungsprozesses 330. Zum Beispiel kann das Verfahren 300 ein Bilden einer Gate-Elektrode 340 umfassen.
  • Das in 3 gezeigte Verfahren 300 ist ein Beispiel mit getrennten Ausheilungsprozessen. Zum Beispiel kann zum Ausführen des ersten Ausheilungsprozesses 320 eine erste Reaktivgasatmosphäre verwendet werden, die eine erste Reaktivgasspezies umfasst. Zum Ausführen des zweiten Ausheilungsprozesses 330 kann eine zweite Reaktivgasatmosphäre verwendet werden, die eine zweite Reaktivgasspezies umfasst, die sich von der ersten Reaktivgasspezies unterscheidet. Zum Beispiel kann eine Ausheilungstemperatur des ersten Ausheilungsprozesses höher sein als eine Ausheilungstemperatur des zweiten Ausheilungsprozesses. Bei einem anderen Beispiel kann allerdings eine Ausheilungstemperatur des ersten Ausheilungsprozesses geringer sein als eine Ausheilungstemperatur des zweiten Ausheilungsprozesses.
  • Bei dem beispielhaften Ausführungsbeispiel gemäß dem Verfahren 300 wird ein SiC-MOSFET durch Bilden einer Gate-Isolierschicht 310, z. B. unter Verwendung einer chemischen Gasphasenabscheidung (CVD), und durch Ausführen von Ausheilungsprozessen 320, 330 gebildet. Zum Beispiel wird ein standardmäßiger NO-Prozess als der erste Ausheilungsprozess ausgeführt und ein NH3-Prozess wird als der zweite Ausheilungsprozess nach der CVD-Abscheidung des Bulk-Gate-Oxids des SiC-MOSFET ausgeführt. Eine Abfolge der kombinierten POA-Prozesse kann NO, gefolgt von NH3, sein.
  • Das NO-POA kann bei Temperaturen zwischen 1000 °C und 1200 °C zumindest 10 min. bis höchstens 600 min. lang unter Verwendung von Verdünnungen zwischen 1 % und 50 % NO in N2 (typischerweise 10 %) ausgeführt werden. Das NH3-POA kann bei Temperaturen zwischen 900 °C und 1200 °C zumindest 10 min. und höchstens 600 min. lang unter Verwendung von Verdünnungen zwischen 0,1 % und 10 % NH3 in N2 (typischerweise 3,6 %) ausgeführt werden.
  • Das Verwenden von NO und NH3 zum Tempern der Gate-Isolierschicht kann zu einer größeren Inversionskanalmobilität führen, als zum Beispiel ein Verwenden von nur einem von NO und NH3. Verglichen mit dem Verwenden von nur NO kann die Inversionskanalmobilität zum Beispiel um bis zu 40 % höher sein, wenn sowohl NO als auch NH3 verwendet werden. Was die BTI betrifft, kann bei Verwenden eines kombinierten POA mit sowohl NO als auch NH3 die BTI des zu bildenden Breiter-Bandabstand-Halbleiter-Bauelements verringert werden, verglichen mit dem Verwenden von nur NH3 zum Tempern der Gate-Isolierschicht.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 3 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend oder nachstehend beschriebenen Ausführungsbeispielen erwähnt sind (z. B. 1-2 und 4-5).
  • 4 zeigt eine schematische Darstellung eines Ausführungsbeispiels eines Verfahrens 400 zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements unter Verwendung einer Reaktivgasatmosphäre, die gleichzeitig eine erste und eine zweite Reaktivgasspezies umfasst. Das Verfahren 400 umfasst ein Bilden einer Gate-Isolierschicht 410 und ein Tempern der Gate-Isolierschicht in einer Reaktivgasatmosphäre, die zwei Reaktivgasspezies gleichzeitig umfasst 420. Das Verfahren 400 kann zum Beispiel ferner ein Bilden einer Gate-Elektrode 430 umfassen.
  • Gemäß dem Verfahren 400 kann das Tempern der Gate-Isolierschicht in einem einzelnen Ausheilungsprozess ausgeführt werden. Zum Beispiel können die erste und die zweite Reaktivgasspezies in einem Inertgas verdünnt werden, um eine Reaktivgasatmosphäre bereitzustellen, wobei die Konzentration der ersten und zweiten Reaktivgasspezies in der Reaktivgasatmosphäre z. B. höher als 0,1 % oder höher als 1 % sein kann. Zum Beispiel kann sich eine Konzentration der ersten Reaktivgasspezies von einer Konzentration der zweiten Reaktivgasspezies innerhalb der Reaktivgasatmosphäre unterscheiden. Optional kann das Tempern der Gate-Isolierschicht in einer Reaktivgasatmosphäre, die zwei Reaktivgasspezies gleichzeitig umfasst 420, ferner zusätzliche Reaktivgasspezies in der Reaktivgasatmosphäre umfassen, z. B. eine dritte und/oder eine vierte Reaktivgasspezies gleichzeitig.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 4 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend oder nachstehend beschriebenen Ausführungsbeispielen erwähnt sind (z. B. 1-3 und 5).
  • 5 zeigt eine schematische Darstellung eines Breiter-Bandabstand-Halbleiter-Bauelements 500 gemäß einem Ausführungsbeispiel. Das Breiter-Bandabstand-Halbleiter-Bauelement 500 kann ein Breiter-Bandabstand-Halbleiter-Substrat 510, einen Transistor, eine Gate-Isolierschicht 520 des Transistors und eine Gate-Elektrode 530 des Transistors umfassen. Das Breiter-Bandabstand-Halbleiter-Bauelement 500 kann gemäß den beispielhaften Ausführungsbeispielen, die in 1 bis 4 gezeigt sind, gebildet werden, zum Beispiel umfassend das Tempern der Gate-Isolierschicht 520 in einer Reaktivgasatmosphäre, die mindestens eine Reaktivgasspezies umfasst. Das Breiter-Bandabstand-Halbleiter-Bauelement 500 kann eine hohe Inversionskanalmobilität und eine geringe BTI bereitstellen.
  • Die Gate-Isolierschicht des Breiter-Bandabstand-Halbleiter-Bauelements 500 kann sich zwischen dem Breiter-Bandabstand-Halbleiter-Substrat und der Gate-Elektrode befinden. Die Gate-Isolierschicht und die Gate-Elektrode können Teile eines Transistors des Breiter-Bandabstand-Halbleiter-Bauelements 500 sein. Zum Beispiel ist oder umfasst das Breiter-Bandabstand-Halbleiter-Bauelement 500 zumindest einen Transistor, z. B. einen MOSFET. Bei einem Ausführungsbeispiel kann das Breiter-Bandabstand-Halbleiter-Bauelement 500 ein vertikaler Graben-Gate-MOSFET sein, wie beispielsweise in Verbindung mit den Ausführungsbeispielen des Verfahrens in 1 bis 4 beschrieben ist.
  • Gemäß einem Beispiel kann eine Ladungsträgermobilität einer Kanalregion eines Transistors innerhalb des Breiter-Bandabstand-Halbleiter-Substrats höher als 50 cm2/Vs sein. Zum Beispiel ist die Ladungsträgermobilität der Kanalregion des Transistors höher als 70 cm2/Vs oder höher als 90 cm2/Vs. Die hohe Ladungsträgermobilität kann ein Ergebnis des Temperns der Gate-Isolierschicht 520 in einer Reaktivgasatmosphäre während der Herstellung des Breiter-Bandabstand-Halbleiter-Bauelements 500 sein.
  • Gemäß einem Beispiel kann eine Schwellenspannung des Transistors von einer nominellen Schwellenspannung um weniger als 10 % der nominellen Schwellenspannung variieren, wenn eine nominelle Gate-Spannung bei 150 °C 1000h lang angelegt ist. Zum Beispiel variiert die nominelle Schwellenspannung um weniger als 8 %, um weniger als 8 % oder um weniger als 8 % der nominellen Schwellenspannung, wenn eine nominelle Gate-Spannung bei 150 °C (oder 150 °C mit einer Toleranz von +/- 10 °C oder +/- 30 °C) 1000h und/oder mehr als 1000h, z. B. mehr als 1500h oder mehr als 2000h, lang angelegt ist. Die geringe Variation der nominellen Gate-Spannung kann ein Ergebnis einer geringen BTI sein, die durch das Tempern der Gate-Isolierschicht 520 in einer Reaktivgasatmosphäre während der Herstellung des Breiter-Bandabstand-Halbleiter-Bauelements 500 gemäß einem vorgeschlagenen Verfahren 100 oder 200 erreicht wird.
  • Gemäß einem Beispiel ist ein Brechungsindex der Gate-Isolierschicht 520 des Breiter-Bandabstand-Halbleiter-Bauelements 500 größer als 1,457 und kleiner als 1,468. Der Brechungsindex kann der Brechungsindex sein, der bei einer Wellenlänge von 632 nm (insbesondere Helium-Neon-Wellenlänge bei 632,816 nm) gemessen wird. Der spezifische Brechungsindex der Gate-Isolierschicht 520 kann ein Ergebnis des Temperns der Gate-Isolierschicht 520 in einer Reaktivgasatmosphäre während der Herstellung des Breiter-Bandabstand-Halbleiter-Bauelements 500 unter Verwendung von zwei unterschiedlichen Reaktivgasspezies sein. Zum Beispiel kann der Brechungsindex größer als 1,459 oder größer als 1,461 und/oder kleiner als 1,466 oder kleiner als 1,464 sein. Zum Beispiel kann der Brechungsindex größer als 1,457 und/oder kleiner als 1,460 oder größer als 1,465 und/oder kleiner als 1,468 sein.
  • Die Gate-Isolierschicht 520 kann eine Oxidschicht sein. Zum Beispiel kann die Oxidschicht eine SiO2-Schicht sein und die Gate-Elektrode 530 kann eine Gate-Elektrode eines Transistors des Breiter-Bandabstand-Halbleiter-Bauelements 500 sein, wobei das Breiter-Bandabstand-Halbleiter-Substrat 510 des Breiter-Bandabstand-Halbleiter-Bauelements 500 z. B. ein SiC-Substrat sein kann.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 5 gezeigte Ausführungsbeispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1-4) oder nachstehend beschriebenen Ausführungsbeispielen erwähnt sind.
  • Einige Beispiele beziehen sich auf Performance- und Schwellenspannungsstabilitäts-Verbesserungen von SiC-MOSFETs unter Verwendung einer Kombination verschiedener Reaktivgase in einem Nachoxidationstempern. Gemäß einigen Beispielen wird ein POA-Tempern nach thermischem Gateoxidwachstum oder Gateoxidabscheidung vorgeschlagen, das zumindest zwei Kombinationen von NO, N2O, H2 oder NH3 als Reaktivgase, die in Inertgasen wie N2 oder Argon verdünnt sind, umfasst. POA-Plateau-Temperaturen können in dem Bereich zwischen 900 °C und 1200 °C (typischerweise 1100-1150 °C) für Plateauzeiten in dem Bereich von 10 min. bis 600 min. (typischerweise 60-300 min.) sein. Die Verdünnung von Reaktivgasen in Inertgasen kann in dem Bereich von 1-50 % (typischerweise 3-15 %) sein.
  • Der Ausheilungsprozess mit zumindest zwei unterschiedlichen Reaktivgasspezies kann nach dem Bilden der Gate-Isolierschicht auf dem Breiter-Bandabstand-Halbleiter-Substrat durchgeführt werden und kann zum Tempern der Gate-Isolierschicht verwendet werden. Ein Ausheilungsprozess, der nach dem Bilden der Gate-Isolierschicht ausgeführt wird, kann als Nachoxidationstempern (POA; Post Oxidation Annealing) bezeichnet werden. Anders ausgedrückt, einige Beispiele beziehen sich auf einen kombinierten POA-Prozess, der zumindest zwei unterschiedliche Reaktivgasspezies umfasst. Der kombinierte POA-Prozess kann die Inversionskanalmobilität des Breiter-Bandabstand-Halbleiter-Bauelements (z. B. eines SiC-MOSFET) in Bezug auf andere POA-Prozesse um bis zu 40 % erhöhen. Folglich kann das Verwenden des kombinierten POA-Prozesses einen RON (RON: On-Resistance; Einschaltwiderstand) eines SiC-MOSFET um bis zu 20 % in Bezug auf Standard-POA verringern. Gleichzeitig kann der BTI-Drift im Vergleich zu einem POA-Prozess unter Verwendung nur einer einzelnen Reaktivgasspezies begrenzt werden.
  • Das vorgeschlagene POA kann entweder in zwei oder mehreren Schritten unter Verwendung nur einer Reaktivgasspezies, die jeweils in Inertgas verdünnt ist, oder in einem einzigen Schritt unter Verwendung einer Mischung aus zumindest zwei Reaktivgasen, die gleichzeitig in Inertgas verdünnt sind, ausgeführt werden.
  • Als weiteres Ausführungsbeispiel wird ein extra Oxidverdichtungsschritt vorgeschlagen, der in Inertgas bei einer Temperatur höher als 950 °C (typischerweise 1050 °C) vor oder nach dem oben beschriebenen, tatsächlichen POA ausgeführt werden kann. Diese inerte Verdichtung kann entweder als ein getrennter Ofenlauf ausgeführt werden oder in dem gleichen Ofenlauf vor oder nach dem eigentlichen POA mit den Reaktivgasen umfasst sein.
  • Ein geringerer RONxA eines Bauelements, z. B. eines Breiter-Bandabstand-Halbleiter-Bauelements 500, kann die Anzahl von Chips beeinflussen, die in einem System verwendet werden müssen, das für eine bestimmte Stromfähigkeit zweckgebunden ist. Ein geringerer RONxA reduziert statische Verluste und Kühlungsaufwand. Das Bilden und Verwenden des Breiter-Bandabstand-Halbleiter-Bauelements 500 kann eine Effizienz eines Systems erhöhen und Kosten reduzieren.
  • Gemäß zumindest einem Ausführungsbeispiel werden nicht nur ein, sondern eine Kombination von verschiedenen Reaktivgasen verwendet, was die Kanalmobilität verbessern und die BTI bei SiC-MOSFETs reduzieren kann. Eine Idee, warum die Kombination von unterschiedlichen Reaktivgasen zu einer Verbesserung der Kanalmobilität und des RONxA führen kann, ist, dass unterschiedliche Reaktivspezies SiC/SiO2-Grenzflächendefekte unterschiedlicher Art, z. B. unterschiedlicher Energie, passivieren können. Während zum Beispiel das NO-POA nicht nur Defekte passivieren kann, sondern auch zu einer thermischen Oxidation der SiC/SiO2-Grenzfläche führen kann, ist NH3 nicht-oxidierend und weist somit die Fähigkeit auf, andere Defekttypen zu passivieren, die nicht mit NO reagieren.
  • Irgendeine Reduzierung des RONxA kann sich direkt auf die aktive Fläche und direkt auf die Verarbeitungskosten auswirken. Irgendeine Verringerung der BTI kann sich direkt auf die VGSTH_max (VGSTH_max: maximum Gate Substrate Threshold Voltage, maximale Gate-Substrat-Schwellenspannung) und den RON_max (maximum On-Resistance; maximaler Einschaltwiderstand) -Nennwert (-Rating) des Bauelements auswirken und damit direkt auf Ausbeute und Kosten auswirken.
  • Zum Beispiel kann das vorgeschlagene Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements anstelle eines total unterschiedlichen Grenzflächenpassivierungsschemas verwendet werden, das nicht auf POA basiert, sondern mit verschiedenen Reinigungssequenzen oder Barium/Strontium-Abscheidung und/oder Siliziumnitrid-Abscheidung vor dem Gate-Oxid-Thermisches-Wachstum oder -Abscheidung arbeitet, da sie möglicherweise nicht zu besseren Ergebnissen führen als das Verwenden des vorgeschlagenen POA.
  • Zum Beispiel kann das gemäß dem Verfahren 100 gebildete Breiter-Bandabstand-Halbleiter-Bauelement ein SiC-MOSFET sein. Das Breiter-Bandabstand-Halbleiter-Substrat des SiC-MOSFET kann das Siliziumcarbid- (SiC-) Substrat sein und die gebildete Gate-Isolierschicht des SiC-MOSFET kann eine Siliziumdioxid- (SiO2-) Schicht sein. Das Tempern der SiO2-Schicht unter Verwendung von zumindest einer ersten Reaktivgasspezies und einer zweiten Reaktivgasspezies kann ein POA-Prozess sein, der vor dem Bilden einer Gate-Elektrode 130 des SiC-MOSFET durchgeführt wird. Das Verwenden der zwei unterschiedlichen Reaktivgasspezies gemäß einem Ausführungsbeispiel kann zu der Möglichkeit führen, das Bilden eines verbesserten SiC-MOSFET in Bezug auf Effizienz und Zuverlässigkeit zu ermöglichen.
  • Ein vorgeschlagenes Konzept verwendet eine Kombination von POAs unter Verwendung von unterschiedlichen Reaktivgasspezies. Eine vorgeschlagene Prozessabfolge, die z. B. NO- und NH3-POAs kombiniert, kann einen guten Kompromiss zwischen verbesserter Mobilität und eingeschränkter BTI ergeben. Bei einigen Split-Wafern kann das kombinierte POA die Inversionskanalmobilität der SiC-MOSFETs um bis zu 30-50 % verbessern und den RONxA um bis zu 10-30 % reduzieren in Bezug auf einen bereits optimierten NO-Prozess. Gleichzeitig kann die BTI im Vergleich zu NH3 begrenzt bleiben.
  • Die Aspekte und Merkmale, die zusammen mit einem oder mehreren der vorher detaillierten Beispiele und Figuren beschrieben sind, können auch mit einem oder mehreren der anderen Beispiele kombiniert werden, um ein gleiches Merkmal des anderen Beispiels zu ersetzen oder um das Merkmal in das andere Beispiel zusätzlich einzuführen.
  • Durch die Beschreibung und Zeichnungen werden nur die Grundsätze der Offenbarung dargestellt. Weiterhin sollen alle hier aufgeführten Beispiele grundsätzlich ausdrücklich nur darstellenden Zwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen. Alle hiesigen Aussagen über Grundsätze, Aspekte und Beispiele der Offenbarung sowie konkrete Beispiele derselben sollen deren Entsprechungen umfassen.
  • Es versteht sich, dass die Offenbarung mehrerer, in der Beschreibung oder den Ansprüchen offenbarter Schritte, Prozesse, Operationen oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden soll, sofern dies nicht explizit oder implizit anderweitig, z. B. aus technischen Gründen, angegeben ist. Daher werden diese durch die Offenbarung von mehreren Schritten oder Funktionen nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Ferner kann bei einigen Beispielen ein einzelner Schritt, Funktion, Prozess oder Operation mehrere Teilschritte, -funktionen, -prozesse oder -operationen einschließen und/oder in dieselben aufgebrochen werden. Solche Teilschritte können eingeschlossen sein und Teil der Offenbarung dieses Einzelschritts sein, sofern sie nicht explizit ausgeschlossen sind.

Claims (11)

  1. Ein Verfahren (100) zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements (500), das Verfahren (100) umfassend: Bilden einer Gate-Isolierschicht (110) auf einem Breiter-Bandabstand-Halbleiter-Substrat; und Tempern der Gate-Isolierschicht (120) unter Verwendung von zumindest einer ersten Reaktivgasspezies und zumindest einer zweiten Reaktivgasspezies, wobei sich die erste Reaktivgasspezies von der zweiten Reaktivgasspezies unterscheidet, wobei das Tempern der Gate-Isolierschicht (120) in einer Reaktivgasatmosphäre ausgeführt wird, die gleichzeitig zumindest 0,1 Vol.-% der ersten Reaktivgasspezies und zumindest 0,1 Vol.-% der zweiten Reaktivgasspezies umfasst, wobei eine Dauer des Temperns der Gate-Isolierschicht unter Verwendung von Wasserstoff als erste oder zweite Reaktivgasspezies zumindest 20 Minuten und höchstens 600 Minuten ist.
  2. Das Verfahren (100) gemäß dem vorangehenden Anspruch, wobei die erste Reaktivgasspezies eine von Stickoxid, Distickstoffmonoxid, Wasserstoff, Ammoniak, Wasserstoffperoxid, Salpetersäure, Wasserdampf, Phosphorylchlorid, Sauerstoff ist und die zweite Reaktivgasspezies eine andere von Stickoxid, Distickstoffmonoxid, Wasserstoff, Ammoniak, Wasserstoffperoxid, Salpetersäure, Wasserdampf, Phosphorylchlorid, Sauerstoff ist.
  3. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, wobei die erste Reaktivgasspezies während des Temperns der Gate-Isolierschicht (120) mit einem Inertgas verdünnt wird, sodass ein Volumenprozent der ersten Reaktivgasspezies zumindest 1 % und höchstens 50 % ist, wobei die erste Reaktivgasspezies Stickoxid ist.
  4. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, wobei die zweite Reaktivgasspezies während des Temperns der Gate-Isolierschicht (120) mit einem Inertgas verdünnt wird, so dass ein Volumenprozent der zweiten Reaktivgasspezies zumindest 0,1 % und höchstens 10 % ist, wobei die zweite Reaktivgasspezies Ammoniak ist.
  5. Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, ferner umfassend Erwärmen der Gate-Isolierschicht in einer Inertgasatmosphäre bei einer Temperatur geringer als 1200 °C nach dem Tempern der Gate-Isolierschicht (120), um eine Wasserstoffkonzentration innerhalb der Gate-Isolierschicht zu reduzieren.
  6. Das Verfahren (100, 200) gemäß einem der vorangehenden Ansprüche, wobei eine Ausheilungstemperatur des Temperns der Gate-Isolierschicht zumindest 600 °C und höchstens 1200 °C ist.
  7. Das Verfahren (100, 200) gemäß einem der vorangehenden Ansprüche, ferner umfassend Erwärmen der Gate-Isolierschicht in einer Inertgasatmosphäre bei einer Temperatur von zumindest 950 °C vor dem Tempern der Gate-Isolierschicht.
  8. Das Verfahren (100, 200) gemäß einem der vorangehenden Ansprüche, ferner umfassend Bilden einer Gate-Elektrode (130, 240) auf der Gate-Isolierschicht nach dem Tempern der Gate-Isolierschicht.
  9. Das Verfahren (100, 200) gemäß Anspruch 8, wobei die Gate-Elektrode (130, 240) eine Gate-Graben-Elektrode ist, die sich von einer Oberfläche des Breiter-Bandabstand-Halbleiter-Substrats in das Breiter-Bandabstand-Halbleiter-Substrat erstreckt.
  10. Das Verfahren (100, 200) gemäß einem der vorangehenden Ansprüche, wobei das Breiter-Bandabstand-Halbleiter-Substrat ein Siliziumcarbid-Substrat ist.
  11. Das Verfahren (100, 200) gemäß einem der vorangehenden Ansprüche, wobei die Gate-Isolierschicht eine Siliziumdioxidschicht ist.
DE102018107966.4A 2018-04-04 2018-04-04 Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements Active DE102018107966B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102018107966.4A DE102018107966B4 (de) 2018-04-04 2018-04-04 Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements
JP2019071232A JP6945585B2 (ja) 2018-04-04 2019-04-03 ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスを形成する方法
US16/374,457 US11295951B2 (en) 2018-04-04 2019-04-03 Wide band gap semiconductor device and method for forming a wide band gap semiconductor device
CN202310953262.9A CN116864386A (zh) 2018-04-04 2019-04-04 宽带隙半导体器件和用于形成宽带隙半导体器件的方法
CN201910270446.9A CN110349853B (zh) 2018-04-04 2019-04-04 宽带隙半导体器件和用于形成宽带隙半导体器件的方法
US17/666,654 US20220157607A1 (en) 2018-04-04 2022-02-08 Method for Annealing a Gate Insulation Layer on a Wide Band Gap Semiconductor Substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018107966.4A DE102018107966B4 (de) 2018-04-04 2018-04-04 Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements

Publications (2)

Publication Number Publication Date
DE102018107966A1 DE102018107966A1 (de) 2019-10-10
DE102018107966B4 true DE102018107966B4 (de) 2022-02-17

Family

ID=67991810

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018107966.4A Active DE102018107966B4 (de) 2018-04-04 2018-04-04 Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements

Country Status (4)

Country Link
US (2) US11295951B2 (de)
JP (1) JP6945585B2 (de)
CN (2) CN110349853B (de)
DE (1) DE102018107966B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017110508B4 (de) * 2017-05-15 2023-03-02 Infineon Technologies Ag Halbleitervorrichtung mit Transistorzellen und einer Driftstruktur und Herstellungsverfahren
US20230187525A1 (en) * 2020-03-17 2023-06-15 Hitachi Energy Switzerland Ag Insulated Gate Structure, Wide Bandgap Material Power Device With the Same and Manufacturing Method Thereof
JP2022112246A (ja) * 2021-01-21 2022-08-02 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN113035691A (zh) * 2021-02-28 2021-06-25 大连理工大学 提高碳化硅mosfet器件稳定性和可靠性的两步氧化后退火工艺
CN113223940A (zh) * 2021-04-28 2021-08-06 大连理工大学 利用含氯元素的氧化后退火技术改进SiC MOSFET器件性能的方法
CN116743134B (zh) * 2023-06-13 2024-01-09 重庆大学 绝缘栅型半导体器件的阈值电压恢复方法及相关产品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4333155A1 (de) 1993-09-29 1995-03-30 Siemens Ag RTP-Verfahren mit erhöhter Reaktionsrate
US5817549A (en) 1994-08-31 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US20050017272A1 (en) 2001-11-30 2005-01-27 Kenya Yamashita Semiconductor device and production method therefor
EP1378006B1 (de) 2001-04-12 2008-09-03 Cree, Inc. Verfahren zur herstellung von einer oxydschicht auf einer siliziumkarbidschicht mittels temperung in einer wasserstoff umgebung
EP1323185B1 (de) 2000-10-03 2011-07-27 Cree, Inc. Verfahren zur herstellung von einer oxydschicht auf einem siliziumkarbidschicht mittels n2o

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4525958B2 (ja) * 2001-08-27 2010-08-18 独立行政法人産業技術総合研究所 半導体装置の製造方法
US7601648B2 (en) * 2006-07-31 2009-10-13 Applied Materials, Inc. Method for fabricating an integrated gate dielectric layer for field effect transistors
JP2008182070A (ja) * 2007-01-25 2008-08-07 Toyota Motor Corp 酸化珪素層の形成方法
JP2010109276A (ja) * 2008-10-31 2010-05-13 Sumitomo Electric Ind Ltd 半導体素子の製造方法および半導体素子
US20130032886A1 (en) * 2011-08-01 2013-02-07 International Business Machines Corporation Low Threshold Voltage And Inversion Oxide Thickness Scaling For A High-K Metal Gate P-Type MOSFET
US8546815B2 (en) * 2009-12-16 2013-10-01 National University Corporation NARA Institute of Science and Technology SiC semiconductor element and manufacturing method for same
JP5920684B2 (ja) * 2010-02-10 2016-05-18 株式会社東芝 半導体装置
JP2012038919A (ja) * 2010-08-06 2012-02-23 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
KR101615585B1 (ko) * 2011-12-20 2016-04-26 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기화 장치
JP5811969B2 (ja) * 2012-08-27 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
EP3021353A4 (de) * 2013-07-11 2017-02-15 Fuji Electric Co., Ltd. Silicium-carbid-halbleiterbauelement und verfahren zur herstellung eines silicium-carbid-halbleiterbauelements
US9945030B2 (en) * 2013-11-19 2018-04-17 Simpore Inc. Free-standing silicon oxide membranes and methods of making and using same
JP2015142034A (ja) * 2014-01-29 2015-08-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2015177073A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP2016157762A (ja) 2015-02-24 2016-09-01 株式会社東芝 半導体装置及びその製造方法
JP6757928B2 (ja) * 2015-09-07 2020-09-23 国立大学法人大阪大学 半導体装置の製造方法及びこれに用いる半導体製造装置
JP6602263B2 (ja) * 2016-05-30 2019-11-06 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN107123684B (zh) * 2017-03-16 2020-05-01 西安电子科技大学 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管
JP2018186140A (ja) * 2017-04-24 2018-11-22 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4333155A1 (de) 1993-09-29 1995-03-30 Siemens Ag RTP-Verfahren mit erhöhter Reaktionsrate
US5817549A (en) 1994-08-31 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
EP1323185B1 (de) 2000-10-03 2011-07-27 Cree, Inc. Verfahren zur herstellung von einer oxydschicht auf einem siliziumkarbidschicht mittels n2o
EP1378006B1 (de) 2001-04-12 2008-09-03 Cree, Inc. Verfahren zur herstellung von einer oxydschicht auf einer siliziumkarbidschicht mittels temperung in einer wasserstoff umgebung
US20050017272A1 (en) 2001-11-30 2005-01-27 Kenya Yamashita Semiconductor device and production method therefor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
S. Sridevan, B. Jayant Baliga: Lateral N-Channnel Inversion Mode 4H-SiC MOSFET's. In: IEEE ELECTRON DEVICE LETTERS, VOL. 19, NO. 7, JULY 1998, 228-230.

Also Published As

Publication number Publication date
JP6945585B2 (ja) 2021-10-06
US20190311903A1 (en) 2019-10-10
US11295951B2 (en) 2022-04-05
DE102018107966A1 (de) 2019-10-10
CN110349853B (zh) 2023-08-18
CN110349853A (zh) 2019-10-18
CN116864386A (zh) 2023-10-10
JP2019186545A (ja) 2019-10-24
US20220157607A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
DE102018107966B4 (de) Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements
DE112013006715B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE10394372B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112004000136B4 (de) Halbleiterbauelemente
DE112013002125B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE112010001476B4 (de) Verfahren zur Herstellung eines Siliciumcarbidhalbleiterbauteils
DE102017127169A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102013010245A1 (de) Halbleitervorrichtung
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102015223405A1 (de) Siliziumkarbid-Substrat, Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung eines Siliziumkarbid-Substrats
DE112017007060T5 (de) Leistungshalbleitereinheit
DE10393777T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE112014004717T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102013225320A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3037316A1 (de) Verfahren zur herstellung von leistungs-schaltvorrichtungen
DE102015111213B4 (de) Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement
DE112014007144B4 (de) Siliziumkarbid-halbleitervorrichtung
DE112014003518T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112017003513B4 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102018130385A1 (de) Siliziumcarbid-Bauelemente, Halbleiterbauelemente und Verfahren zum Bilden von Siliziumcarbid-Bauelementen und Halbleiterbauelementen
DE102005036551A1 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren davon
DE112015000204T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029423000

Ipc: H01L0021280000

R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102018010456

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative