JP5811969B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP5811969B2
JP5811969B2 JP2012186156A JP2012186156A JP5811969B2 JP 5811969 B2 JP5811969 B2 JP 5811969B2 JP 2012186156 A JP2012186156 A JP 2012186156A JP 2012186156 A JP2012186156 A JP 2012186156A JP 5811969 B2 JP5811969 B2 JP 5811969B2
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor device
heating step
insulating film
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012186156A
Other languages
English (en)
Other versions
JP2014045053A (ja
Inventor
弘 塩見
弘 塩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012186156A priority Critical patent/JP5811969B2/ja
Priority to PCT/JP2013/068850 priority patent/WO2014034289A1/ja
Priority to EP13832444.7A priority patent/EP2889899B1/en
Priority to CN201380037858.9A priority patent/CN104471691A/zh
Priority to US13/944,512 priority patent/US8877656B2/en
Publication of JP2014045053A publication Critical patent/JP2014045053A/ja
Application granted granted Critical
Publication of JP5811969B2 publication Critical patent/JP5811969B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、炭化珪素半導体装置の製造方法に関するものであり、より特定的には、炭化珪素基板上にゲート絶縁膜を形成する工程を備えた炭化珪素半導体装置の製造方法に関するものである。
近年、半導体装置の高耐圧化、低損失化などを可能とするため、半導体装置を構成する材料としての炭化珪素の採用が進められている。炭化珪素は、従来より半導体装置を構成する材料として広く用いられている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
炭化珪素を材料として採用した半導体装置としては、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）がある。ＭＯＳＦＥＴは炭化珪素基板上に二酸化珪素からなるゲート絶縁膜が形成されている。炭化珪素基板と二酸化珪素からなるゲート絶縁膜との間には界面準位が形成されている。この界面準位は移動度を低下させる原因となる。たとえば、国際公開第２０１０／１０３８２０号パンフレット（特許文献１）において、界面準位を不活性化させるために一酸化窒素ガスや一酸化二窒素ガス中において加熱処理することが記載されている。国際公開第２０１０／１０３８２０号パンフレットに記載の方法によれば、加熱処理は窒素と一酸化窒素との混合比を１：１〜１：９にして行われる。
国際公開第２０１０／１０３８２０号
しかしながら、当該方法によって製造されたＭＯＳＦＥＴは、十分に高い移動度を有していなかった。
本発明は、上記課題に鑑みてなされたものであり、その目的は、移動度の高い炭化珪素半導体装置の製造方法を提供することである。
発明者はＭＯＳＦＥＴの移動度と窒化アニールとの関係について鋭意研究の結果、以下の知見を得て本発明を想到した。一酸化窒素雰囲気下において二酸化珪素膜が形成された炭化珪素基板を加熱すると、二酸化珪素膜と炭化珪素基板との界面に存在するダングリングボンドが窒素原子により終端される。そのため、チャネルを流れる電子がダングリングボンドにトラップされることを抑制することができる。結果として、チャネルを流れる電子がダングリングボンドによってトラップされた電子によって散乱されることを抑制することによりチャネル移動度を高めることができる。
しかしながら、炭化珪素基板を１２５０℃よりも低い温度で加熱すると、一酸化窒素の二酸化珪素膜と炭化珪素基板との界面への拡散が不十分であるため、ダングリングボンドが窒素によって十分終端されない。また、一酸化窒素は高温で窒素と酸素とに分解する。一酸化窒素濃度が高いと酸素が過剰に発生する。酸素が過剰に発生すると、一酸化窒素処理中においても酸化が進行し、十分に窒化処理されてない新たな二酸化珪素層が炭化珪素基板と二酸化珪素層との界面に発生する。そのため、移動度が低下すると考えられる。
そこで、本発明に係る炭化珪素半導体装置の製造方法は以下の工程を有している。炭化珪素基板を酸素を含む雰囲気中において加熱することにより、炭化珪素基板上に接してゲート絶縁膜が形成される（第１の加熱工程）。ゲート絶縁膜が形成された炭化珪素基板が窒素および一酸化窒素を含む雰囲気中において１２５０℃以上に加熱される（第２の加熱工程）。第２の加熱工程における一酸化窒素の分圧を窒素の分圧と一酸化窒素の分圧との合計の圧力で除した値は３％より大きく１０％よりも小さい。
本発明に係る炭化珪素半導体装置の製造方法によれば、第２の加熱工程における一酸化窒素の分圧を窒素の分圧と一酸化窒素の分圧との合計の圧力で除した値（以降、ＮＯ分圧とも称す）は３％より大きく１０％よりも小さい。ＮＯ分圧が３％以下であると、炭化珪素基板とゲート絶縁膜との間に存在するダングリングボンドが窒素によって十分終端されない。ＮＯ分圧が１０％以上であると、一酸化窒素が分解して発生する酸素の量が過剰となる。そのため十分に窒化されていない二酸化珪素層が界面に発生することで移動度が低下する。ＮＯ分圧を３％より大きく１０％よりも小さい値にすることにより、移動度の高い炭化珪素半導体装置を製造することができる。
上記の炭化珪素半導体装置の製造方法において好ましくは、第２の加熱工程において、ゲート絶縁膜が形成された炭化珪素基板が１３５０℃以下で加熱される。ゲート絶縁膜が形成された炭化珪素基板が１３５０℃以下で加熱されることにより、一酸化窒素の分解が過剰に進行することを抑制することができる。これにより、酸素が過剰に発生して移動度が低下することを抑制することができる。また、一酸化窒素ガスの流路の上流領域と下流領域における一酸化窒素濃度の差が低減されるので、同一バッチ内のウエハ間における移動度のばらつきを低減することができる。
上記の炭化珪素半導体装置の製造方法において好ましくは、第２の加熱工程の後、ゲート絶縁膜が形成された炭化珪素基板が不活性ガス雰囲気において加熱される（第３の加熱工程）。第３の加熱工程における炭化珪素基板の温度は、第１の加熱工程における炭化珪素基板の温度よりも高い。
これにより、炭化珪素基板とゲート絶縁膜との界面に存在する炭素を効果的に拡散することができる。結果として、炭素によって電子が散乱されて移動度が低下することを抑制することができる。
上記の炭化珪素半導体装置の製造方法において好ましくは、第１の加熱工程および第２の加熱工程の間に雰囲気中の酸素を窒素に置換する工程をさらに有する。酸素を窒素に置換することにより、酸化の進行を抑制することができる。
上記の炭化珪素半導体装置の製造方法において好ましくは、酸素を窒素に置換する工程の後、炭化珪素基板の温度が第２の加熱工程の温度にまで変化される。酸素を窒素に置換する工程の後炭化珪素基板の温度を変化させることにより、酸化の進行をより確実に抑制することができる。
以上の説明から明らかなように、移動度の高い炭化珪素半導体装置の製造方法を提供することができる。
本発明の実施の形態１に係る炭化珪素半導体装置の構成を概略的に示す断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 図２に示した半導体装置の製造方法におけるゲート絶縁膜形成工程、窒素アニール工程およびポスト熱処理工程における温度と時間との関係を概略的に示す図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第１の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第２の工程を概略的に説明するための断面模式図である。 本発明の実施の形態２に係る炭化珪素半導体装置の構成を概略的に示す断面模式図である。 本発明の実施の形態２に係る炭化珪素半導体装置の製造方法の第１の工程を概略的に説明するための断面模式図である。 移動度と一酸化窒素分圧との関係を示す図である。 移動度と窒素アニール工程におけるアニール温度との関係を示す図である。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を３６０度とする系を用いている。
（実施の形態１）
図１を参照して、本発明の実施の形態１に係る炭化珪素半導体装置の構成について説明する。
炭化珪素半導体装置１はたとえば横型のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であって、炭化珪素基板１３と、ゲート絶縁膜８と、ゲート電極１０と、ソース電極１１と、ドレイン電極１２とを主に有している。炭化珪素基板１３は、基板２と、この基板２上に形成された炭化珪素からなるエピタキシャル層３と、このエピタキシャル層３上に形成された炭化珪素からなるｐ型層４と、ｐ型層４の表面に間隔を隔てて形成されたｎ+領域５、６とを含んでいる。基板２は、単結晶炭化珪素からなり、任意の面方位およびオフ角を有する基板を採用することができる。
エピタキシャル層３上に形成されたｐ型層４には、ｐ型を示す導電性不純物が含有されている。また、ｎ+領域５、６には、ｎ型を示す導電性不純物が注入されている。そして、このｐ型層４およびｎ+領域５、６を覆うようにゲート絶縁膜８が形成されている。ゲート絶縁膜８および酸化膜７との間にはｎ+領域５、６上に位置する領域に開口部が形成されている。当該開口部の内部において、ｎ+領域５、６のそれぞれに電気的に接続されたソース電極１１およびドレイン電極１２が形成されている。ゲート絶縁膜８上にゲート電極１０が配置されている。ｎ+領域５、６の間の距離であるチャネル長Ｌgは、たとえば１００μｍ程度とすることができる。また、チャネル幅は上記チャネル長Ｌgのたとえば２倍程度（２００μｍ程度）とすることができる。
図１に示した炭化珪素半導体装置１においては、後述するように酸化処理、窒素アニール処理、ポスト熱処理工程が行われることによって、半導体層としてのｐ型層４とゲート絶縁膜８との界面での界面準位密度が低減する。この窒素を含む雰囲気は、たとえば窒素酸化物が用いられ、具体的には一酸化窒素ガスが用いられる。
界面準位密度の低減は、以下のような理由によると考えられている。すなわち、ゲート絶縁膜８と半導体層であるｐ型層４との界面において、ゲート絶縁膜８を熱酸化などによって形成した場合に界面準位が多く形成される。そして、そのままではチャネル領域におけるチャネル移動度が理論値に比べて極めて小さくなる。ゲート絶縁膜８とｐ型層４との界面領域に後述する窒素アニールによって窒素原子を導入し、さらにポスト熱処理工程を実施することによって、窒素アニールにより導入された窒素原子を再活性化して未結合手（ダングリングボンド）の終端を促進する。また、当該界面から、ポスト熱処理によって未結合手の起因となる炭素原子を拡散し、当該炭素原子の界面での密度を低減する。この結果、上述した界面準位の影響を低減してチャネル移動度を向上させることができると考えられる。
次に、図２〜図５を参照して、本実施の形態に係る炭化珪素半導体装置の製造方法を説明する。まず、図２に示すように基板準備工程（Ｓ１０）が実施される。この工程（Ｓ１０）においては、たとえば、ポリタイプが４Ｈである炭化珪素からなり、導電型がｎ型である基板２が準備される。また、準備する基板２の主面の面方位については任意の面方位を採用できる。たとえば、（０００１）面から所定のオフ角（たとえば８°以下程度）だけ傾斜した面を主面とした基板２を用いてもよいし、また、たとえば｛０３−３８｝面を主面とし、導電型がｎ型である炭化珪素基板を基板２として準備してもよい。さらに主面は｛０−１１−２｝面であってもよく、｛０−１１−２｝面は、｛０−３３−８｝面と｛０−１１−１｝面とにより構成されていてもよい。
次に、エピタキシャル層形成工程（Ｓ２０）が実施される。具体的には、基板２上にエピタキシャル層３（図１参照）が形成される。エピタキシャル層は、たとえば炭化珪素からなる層である。
次に、注入工程（Ｓ２５）が実施される。具体的には、まずエピタキシャル層３にｐ型の導電性を示す導電性不純物（たとえばアルミニウム（Ａｌ））を注入することにより、ｐ型層４（図１参照）が形成される。次にｎ型の導電型を示す不純物を注入することにより、ｎ+領域５、６（図１参照）が形成される。このｎ型を示す導電性不純物としては、たとえばリン（Ｐ）を用いることができる。このｎ+領域５、６を形成する場合、従来周知の任意の方法を利用することができる。たとえば、酸化膜をｐ型層４の上部表面を覆うように形成した後、フォトリソグラフィおよびエッチングによってｎ+領域５、６が形成されるべき領域に有する開口部が形成される。当該開口部が形成された酸化膜をマスクとして導電性不純物を注入することにより、上述したｎ+領域５、６を形成することができる。
次に、注入した不純物を活性化するための活性化アニール処理が行なわれる。この活性化アニール処理では、たとえば加熱温度が１７００℃であって加熱時間が３０分である条件で、炭化珪素基板１３が加熱される。
次に、図２に示すようにゲート絶縁膜形成工程（Ｓ３０）が実施される。具体的には、たとえばｐ型層４およびｎ+領域５、６の上部表面を犠牲酸化処理した後、ゲート絶縁膜８が炭化珪素基板１３上に形成される。より具体的には、図４を参照して、炭化珪素基板１３を酸素を含む雰囲気中において加熱することにより、炭化珪素基板１３上に接してゲート絶縁膜８が形成される（第１の加熱工程）。ゲート絶縁膜８の厚みは、たとえば５０ｎｍである。ゲート絶縁膜８はたとえば熱酸化により形成される。熱酸化処理の条件としては、たとえば酸化温度が１１００℃以上１４００℃以下、雰囲気として酸素含有雰囲気または希釈酸素雰囲気が用いられる。熱酸化処理の時間は、形成するゲート絶縁膜８の膜厚に応じて任意に決定される。なお、ゲート絶縁膜形成工程（Ｓ３０）を実施する前に、ｐ型層４およびｎ+領域５、６の上部表面が酸化前洗浄されてもよい。当該洗浄において用いる洗浄方法は、従来周知の任意の洗浄方法を用いることができる。
次に、図２に示すように窒素アニール工程（Ｓ４０）が実施される。具体的には、ゲート絶縁膜８が形成された炭化珪素基板１３が窒素および一酸化窒素を含む雰囲気中において１２５０℃以上に加熱される（第２の加熱工程）。当該第２の加熱工程における一酸化窒素の分圧を窒素の分圧と一酸化窒素の分圧との合計の圧力で除した値は３％より大きく１０％よりも小さい。加熱時間はたとえば１時間程度である。この結果、ゲート絶縁膜８とｐ型層４との界面領域およびゲート絶縁膜８とｎ+領域５、６との界面領域に窒素原子を導入することができる。
上記第２の加熱工程におけるＮＯ分圧は、好ましくは４％以上９％以下であり、より好ましくは５％以上９％以下である。また、上記第２の加熱工程における加熱温度は、好ましくは１２５０℃以上１３５０℃以下であって、より好ましくは、１２５０℃以上１３３０℃以下であり、さらに好ましくは１２５０℃以上１３００℃以下である。
次に、図２に示すようにポスト熱処理工程（Ｓ５０）が実施される。具体的には、窒素アニール工程（Ｓ４０）の後、ゲート絶縁膜８が形成された炭化珪素基板１３が不活性ガス雰囲気において加熱される（第３の加熱工程）。不活性ガスはたとえばアルゴンガスや窒素ガスなどである。
なお、ゲート絶縁膜形成工程（Ｓ３０）、窒素アニール工程（Ｓ４０）およびポスト熱処理工程（Ｓ５０）は、炭化珪素基板１３を炉の内部に配置し、炉の周囲に配置した加熱部によって炉を加熱することによって行われる。当該炉は、たとえば断面が円形の管状であり当該円の直径は２００ｍｍ程度である。当該炉は炭化珪素無垢型と炭化珪素コート型とがある。炭化珪素無垢型は、ＣＶＤ（Chemical Vapor Deposition）によって形成された炭化珪素コートのみにより構成されている。炭化珪素コート型は、炭化珪素の焼結体の周囲にＣＶＤによって形成された炭化珪素がコートされている。好ましくは、当該炉は炭化珪素無垢型である。
図３を参照して、ゲート絶縁膜形成工程（Ｓ３０）、窒素アニール工程（Ｓ４０）およびポスト熱処理工程（Ｓ５０）における温度プロファイルの詳細について説明する。図３において、横軸は加熱時間を示し、縦軸は加熱温度を示す。まず、時間Ａ０において炭化珪素基板１３が炉に配置され、炭化珪素基板１３の加熱が開始される。時間Ａ１から時間Ａ２において炭化珪素基板１３がたとえば１２００℃の温度で１時間程度加熱される（第１の加熱工程Ｈ１）ことにより、炭化珪素基板１３上にゲート絶縁膜８が形成される。第１の加熱工程Ｈ１における雰囲気ガスはたとえば酸素ガスである。
時間Ａ２において炉中の雰囲気ガスが酸素から窒素に置換される。本実施の形態においては、第１の加熱工程Ｈ１および第２の加熱工程Ｈ２の間に、炭化珪素基板１３の温度を第１の加熱工程Ｈ１の温度Ｔ１から第２の加熱工程の温度Ｔ２まで変化させながら、炉内の雰囲気中の酸素が窒素に置換される。温度Ｔ１から温度Ｔ２への炭化珪素基板１３の昇温速度はたとえば毎分１０℃程度である。なお、炭化珪素基板１３の温度をたとえば第１の加熱工程Ｈ１の温度に維持しながら、炉内に窒素ガスを導入し、炉内の雰囲気ガスが酸素ガスから窒素ガスに置換された後、炭化珪素基板１３の温度を第２の加熱工程Ｈ２の温度にまで変化させてもよい。
次に、時間Ａ３から時間Ａ４において炭化珪素基板１３が窒素ガスおよび一酸化窒素ガス雰囲気中において加熱される（第２の加熱工程Ｈ２）。第２の加熱工程Ｈ２における炭化珪素基板１３の加熱温度はたとえば１２５０℃であり、加熱時間はたとえば８０分程度である。なお、第２の加熱工程Ｈ２における一酸化窒素の分圧を窒素の分圧と一酸化窒素の分圧との合計の圧力で除した値は３％より大きく１０％よりも小さい。
次に、時間Ａ４において炉中の雰囲気ガスが窒素ガスおよび一酸化窒素ガスの混合ガス雰囲気からアルゴン雰囲気に置換される。雰囲気ガスの置換は、炭化珪素基板１３の温度を一定に保ちながら行われても良いし、炭化珪素基板１３の温度を変化させながら行われてよい。次に、時間Ａ５から時間Ａ６において炭化珪素基板１３がアルゴンガス雰囲気において加熱される（第３の加熱工程Ｈ３）。第３の加熱工程Ｈ３における炭化珪素基板１３の加熱温度はたとえば１３５０℃であり、加熱時間はたとえば１時間以上程度４時間以下程度である。
図３に示すように、第３の加熱工程Ｈ３における加熱温度は、第２の加熱工程Ｈ２における熱処理温より高く設定しても構わない。たとえば、第２の加熱工程における加熱温度Ｔ２が１２５０℃である場合、第３の加熱工程における加熱温度Ｔ３を１２５０℃以上、より好ましくは１３００℃以上１４００℃以下とすることができる。好ましくは、第３の加熱工程Ｈ３における炭化珪素基板１３の加熱温度Ｔ３は、第１の加熱工程Ｈ１における炭化珪素基板１３の加熱温度Ｔ１よりも高い。
次に、図２に示すように電極形成工程（Ｓ６０）が実施される。具体的には、フォトリソグラフィ法によりゲート絶縁膜８上にパターンを有するレジスト膜を形成する。このレジスト膜をマスクとして用いて、ゲート絶縁膜８を部分的に除去することにより、ｎ+領域５、６の上に位置する領域に開口部を形成する。この開口部の内部に、図５に示すようにソース電極１１およびドレイン電極１２となるべき導電体膜を形成する。この導電体膜は、上述したレジスト膜を残存させたまま形成する。その後、上述したレジスト膜を除去し、ゲート絶縁膜８上に位置する導電体膜をレジスト膜とともに除去（リフトオフ）することにより、図５に示すようなソース電極１１およびドレイン電極１２を形成することができる。
次に、ゲート絶縁膜８上にゲート電極１０（図１参照）を形成する。このゲート電極１０は、ドープされたポリシリコンを成膜して、その上にレジスト膜を形成して、電極パターンをフォトリソグラフィで形成したあと、ドライエッチングにより形成する。このようにして、図１に示すような炭化珪素半導体装置１が得られる。
次に、本実施の形態に係る炭化珪素半導体装置の製造方法の作用効果について説明する。
本実施の形態に係る炭化珪素半導体装置１の製造方法によれば、第２の加熱工程における一酸化窒素の分圧を窒素の分圧と一酸化窒素の分圧との合計の圧力で除した値は３％より大きく１０％よりも小さい。ＮＯ分圧が３％以下であると、炭化珪素基板１３とゲート絶縁膜８との間に存在するダングリングボンドが窒素によって十分終端されない。ＮＯ分圧が１０％以上であると、一酸化窒素が分解して発生する酸素の量が過剰となる。そのため十分に窒化されていない二酸化珪素層が界面に発生することで移動度が低下する。ＮＯ分圧を３％より大きく１０％よりも小さい値にすることにより、移動度の高い炭化珪素半導体装置１を製造することができる。
また本実施の形態に係る炭化珪素半導体装置１によれば、第２の加熱工程において、ゲート絶縁膜８が形成された炭化珪素基板１３が１３５０℃以下で加熱される。ゲート絶縁膜８が形成された炭化珪素基板１３が１３５０℃以下で加熱されることにより、一酸化窒素の分解が過剰に進行することを抑制することができる。これにより、酸素が過剰に発生して移動度が低下することを抑制することができる。また、一酸化窒素ガスの流路の上流領域と下流領域における一酸化窒素濃度の差が低減されるので、同一バッチ内のウエハ間における移動度のばらつきを低減することができる。
さらに本実施の形態に係る炭化珪素半導体装置１によれば、第２の加熱工程の後、ゲート絶縁膜８が形成された炭化珪素基板１３が不活性ガス雰囲気において加熱される（第３の加熱工程）。第３の加熱工程における炭化珪素基板１３の温度は、第１の加熱工程における炭化珪素基板１３の温度よりも高い。これにより、炭化珪素基板１３とゲート絶縁膜８との界面に存在する炭素を効果的に拡散することができる。結果として、炭素によって電子が散乱されて移動度が低下することを抑制することができる。
さらに本実施の形態に係る炭化珪素半導体装置１によれば、第１の加熱工程および第２の加熱工程の間に雰囲気中の酸素を窒素に置換する工程をさらに有する。酸素を窒素に置換することにより、酸化の進行を抑制することができる。
さらに本実施の形態に係る炭化珪素半導体装置１によれば、酸素を窒素に置換する工程の後、炭化珪素基板１３の温度が第２の加熱工程の温度にまで変化される。酸素を窒素に置換する工程の後炭化珪素基板１３の温度を変化させることにより、酸化の進行をより確実に抑制することができる。
（実施の形態２）
次に、本発明の実施の形態２に係る炭化珪素半導体装置１の構成について説明する。
図６を参照して、本発明による炭化珪素半導体装置１は、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅｄ ＭＯＳＦＥＴ）であって、基板２、バッファ層２１、耐圧保持層２２、ｐ領域２３、ｎ+領域２４、ｐ+領域２５、ゲート絶縁膜２６、ソース電極１１および上部ソース電極２７、ゲート電極１０およびドレイン電極１２を有している。具体的には、導電型がｎ型である炭化珪素からなる基板２の表面上に、炭化珪素からなるバッファ層２１が形成されている。このバッファ層２１は導電型がｎ型であり、その厚みはたとえば０．５μｍである。また、バッファ層におけるｎ型の導電性不純物の濃度はたとえば５×１０17ｃｍ-3とすることができる。このバッファ層２１上には耐圧保持層２２が形成されている。この耐圧保持層２２は、導電型がｎ型の炭化珪素からなり、たとえばその厚みは１０μｍである。また、耐圧保持層２２におけるｎ型の導電性不純物の濃度は、５×１０15ｃｍ-3とすることができる。
この耐圧保持層２２の表面には、導電型がｐ型であるｐ領域２３が互いに間隔を隔てて形成されている。ｐ領域２３の内部においては、ｐ領域２３の表面層にｎ+領域２４が形成されている。ｎ+領域２４に隣接する位置には、ｐ+領域２５が形成されている。ｐ領域２３、ｎ+領域２４上から、ｐ+領域２５および耐圧保持層２２に接するようにゲート絶縁膜２６が形成されている。ゲート絶縁膜２６上にはゲート電極１０が形成されている。ｎ+領域２４およびｐ+領域２５上にはソース電極１１が形成されている。ソース電極１１上には上部ソース電極２７が形成されている。基板２において、バッファ層２１が形成された側の表面とは反対側の裏面にドレイン電極１２が形成されている。
ゲート絶縁膜２６と、半導体層としてのｎ+領域２４、ｐ+領域２５、ｐ領域２３および耐圧保持層２２との界面領域（たとえば当該界面から１０ｎｍ以内の領域）においては、後述する窒素アニール工程により窒素原子が導入され、またポスト熱処理工程によって当該窒素原子により未結合手の終端が促進されるとともに、炭素原子の当該界面領域外への拡散が促進されることから、界面準位密度が十分に低減されている。このようにすれば、特にゲート絶縁膜２６下のチャネル領域（ゲート絶縁膜２６に接する部分であって、ｎ+領域２４と耐圧保持層２２との間のｐ領域２３の部分）の移動度を図１に示した炭化珪素半導体装置１の場合と同様に向上させることができる。
次に、図６に示した炭化珪素半導体装置の製造方法について説明する。
まず、基板準備工程（Ｓ１０）が実施される。ここでは、実施の形態１における炭化珪素半導体装置の製造方法と同様に任意の面方位の基板２が準備される。たとえば基板２として、｛０３−３８｝面が主面であって、ｎ型を有する炭化珪素からなる基板２（図６参照）が準備される。なお主面は｛０−１１−２｝面であってもよく、｛０−１１−２｝面は、｛０−３３−８｝面と｛０−１１−１｝面とにより構成されていてもよい。
次に、エピタキシャル層形成工程（Ｓ２０）を実施する。具体的には、基板２の表面上にバッファ層２１（図６参照）を形成する。バッファ層としては、導電型がｎ型の炭化珪素からなり、たとえばその厚みが０．５μｍのエピタキシャル層が形成される。バッファ層２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3である。当該バッファ層２１上に耐圧保持層２２（図６参照）が形成される。当該耐圧保持層２２は、たとえば導電型がｎ型の炭化珪素からなる層である。当該耐圧保持層２２の厚みは、たとえば１０μｍである。また、耐圧保持層２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
次に、注入工程（Ｓ２５）が実施される。具体的には、フォトリソグラフィおよびエッチングを用いて形成した酸化膜をマスクとして用いて、導電型がｐ型の不純物を耐圧保持層２２に注入することにより、ｐ領域２３（図６参照）が形成される。また、酸化膜を除去した後、再度新たなパターンを有する酸化膜がフォトリソグラフィおよびエッチングを用いて形成される。そして、当該酸化膜をマスクとして、ｎ型の導電性不純物を所定の領域に注入することにより、ｎ+領域２４（図６参照）が形成される。また、同様の手法を用いて、導電型がｐ型の導電性不純物を注入することにより、ｐ+領域２５（図６参照）が形成される。
次に、注入した不純物を活性化するための活性化アニール処理が行なわれる。この活性化アニール処理では、たとえば加熱温度が１７００℃であって加熱時間が３０分である条件で、炭化珪素基板１３が加熱される。
次に、図２に示すようにゲート絶縁膜形成工程（Ｓ３０）が実施される。具体的には、図７を参照して、炭化珪素基板１３を酸素を含む雰囲気中において加熱することにより、炭化珪素基板１３上に接してゲート絶縁膜８が形成される（第１の加熱工程）。ゲート絶縁膜８の厚みは、たとえば５０ｎｍである。ゲート絶縁膜８はたとえば熱酸化により形成される。熱酸化処理の条件としては、たとえば酸化温度が１１００℃以上１４００℃以下、雰囲気として酸素含有雰囲気または希釈酸素雰囲気が用いられる。熱酸化処理の時間は、形成するゲート絶縁膜８の膜厚に応じて任意に決定される。なお、ゲート絶縁膜形成工程（Ｓ３０）を実施する前に、ｐ型層４およびｎ+領域５、６の上部表面が酸化前洗浄されてもよい。当該洗浄において用いる洗浄方法は、従来周知の任意の洗浄方法を用いることができる。
次に、図２に示すように窒素アニール工程（Ｓ４０）が実施される。具体的には、ゲート絶縁膜８が形成された炭化珪素基板１３が窒素および一酸化窒素を含む雰囲気中において１２５０℃以上に加熱される（第２の加熱工程）。当該第２の加熱工程における一酸化窒素の分圧を窒素の分圧と一酸化窒素の分圧との合計の圧力で除した値は３％より大きく１０％よりも小さい。加熱時間はたとえば１時間程度である。この結果、ゲート絶縁膜８とｐ型層４との界面領域およびゲート絶縁膜８とｎ+領域５、６との界面領域に窒素原子を導入することができる。
上記第２の加熱工程におけるＮＯ分圧は、好ましくは４％以上９％以下であり、より好ましくは５％以上９％以下である。また、上記第２の加熱工程における加熱温度は、好ましくは１２５０℃以上１３５０℃以下であって、より好ましくは、１２５０℃以上１３３０℃以下であり、さらに好ましくは１２５０℃以上１３００℃以下である。
次に、図２に示すようにポスト熱処理工程（Ｓ５０）が実施される。具体的には、窒素アニール工程（Ｓ４０）の後、ゲート絶縁膜８が形成された炭化珪素基板１３が不活性ガス雰囲気において加熱される（第３の加熱工程）。不活性ガスはたとえばアルゴンガスや窒素ガスなどである。
なお、当該第１の加熱工程、第２の加熱工程および第３の加熱工程は、実施の形態１の図３において説明した条件によって実施されることが好ましい。
次に、電極形成工程（Ｓ６０）が実施される。具体的には、ゲート絶縁膜２６上にゲート電極１０が形成される。また、ｎ+領域２４およびｐ+領域２５上に位置する酸化膜の部分をエッチングにより除去した後、ｎ+領域２４およびｐ+領域２５と接触するようにニッケルなどの金属膜を形成する。なお、ここでアロイ化のための熱処理を行なわれる。この結果、図６に示すように、ソース電極１１およびドレイン電極１２が形成される。その後、ソース電極１１上に上部ソース電極２７（図６参照）が形成される。このようにして、図６に示す炭化珪素半導体装置１が得られる。
なお上記各実施の形態におけるｎ型とｐ型とが入れ替えられた構成のＭＯＳＦＥＴが用いられてもよい。また上記においては、本発明の炭化珪素半導体装置１の一例として、プレーナ型のＭＯＳＦＥＴについて説明したがこれに限られない。たとえば、炭化珪素半導体装置１は、たとえばトレンチ型のＭＯＳＦＥＴやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲートバイポ-ラトランジスタ）などであっても構わない。
本実施例においては、高い移動度が得られるＮＯ分圧およびアニール温度を調査する実験を実施した。まず、実施の形態２で説明した炭化珪素半導体装置１としてのＭＯＳＦＥＴを製造した。当該ＭＯＳＦＥＴは、以下の条件を除き実施の形態２で説明した条件で製造した。第１の加熱工程（ゲート絶縁膜形成工程）における酸化温度を１３００℃とした。第２の加熱工程（窒化アニール工程）におけるＮＯ処理温度を１２７０℃とした。第３の加熱工程（ポスト熱処理）におけるＡｒアニール温度を１３００℃とした。ｐ領域の２４における不純物をアルミニウムとし、当該不純物の濃度を１×１０17ｃｍ-3とした。活性化アニールを１７００℃で３０分間実施した。
第２の加熱工程におけるＮＯ分圧（一酸化窒素の分圧を一酸化窒素および窒素の合計の圧力で除した値）を１％から１３％まで変化させながらＭＯＳＦＥＴを作製し、当該ＭＯＳＦＥＴの移動度を測定した。移動度とＮＯ分圧との関係を図８に示す。図８に示すように、ＮＯ分圧が３％よりも大きく１０％よりも小さい範囲において、移動度は３２ｃｍ2／Ｖs以上程度の高い値を示すことが確認された。またＮＯ分圧が５％以上９％以下の範囲において、移動度は３８ｃｍ2／Ｖs以上程度のより高い値を示すことが確認された。
次に、第２の加熱工程におけるアニール温度を１２００℃から１４００℃まで変化させたＭＯＳＦＥＴを作製し、当該ＭＯＳＦＥＴの移動度を測定した。なお、第２の加熱工程におけるＮＯ分圧を８％とした。移動度とアニール温度との関係を図９に示す。図９に示すように、アニール温度が１２５０℃以上１３５０℃以下の範囲において、移動度は３２ｃｍ2／Ｖs以上程度の高い値を示すことが確認された。またアニール温度が１２００℃以上１３００℃以下の範囲において、移動度は３５ｃｍ2／Ｖs以上程度のより高い値を示すことが確認された。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ 炭化珪素半導体装置、２ 基板、３ エピタキシャル層、４ ｐ型層、５ ｎ+領域、８，２６ ゲート絶縁膜、１０ ゲート電極、１１ ソース電極、１２ ドレイン電極、１３ 炭化珪素基板、２１ バッファ層、２２ 耐圧保持層、２３ ｐ型層、２４ ｎ+領域、２５ ｐ+領域、２７ 上部ソース領域。

Claims (5)

  1. 炭化珪素基板を酸素を含む雰囲気中において加熱することにより、前記炭化珪素基板上に接してゲート絶縁膜を形成する第１の加熱工程と、
    前記ゲート絶縁膜が形成された前記炭化珪素基板を窒素および一酸化窒素を含む雰囲気中において１２５０℃以上に加熱する第２の加熱工程とを備え、
    前記第２の加熱工程における前記一酸化窒素の分圧を前記窒素の分圧と前記一酸化窒素の分圧との合計の圧力で除した値は３％より大きく１０％よりも小さい、炭化珪素半導体装置の製造方法。
  2. 前記第２の加熱工程において、前記ゲート絶縁膜が形成された前記炭化珪素基板が１３５０℃以下で加熱される、請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記第２の加熱工程の後、前記ゲート絶縁膜が形成された前記炭化珪素基板を不活性ガス雰囲気において加熱する第３の加熱工程をさらに備え、
    前記第３の加熱工程における前記炭化珪素基板の温度は、前記第１の加熱工程における前記炭化珪素基板の温度よりも高い、請求項１または２に記載の炭化珪素半導体装置の製造方法。
  4. 前記第１の加熱工程および前記第２の加熱工程の間に前記雰囲気中の酸素を窒素に置換する工程をさらに備えた、請求項１〜３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  5. 前記酸素を窒素に置換する工程の後、前記炭化珪素基板の温度が前記第２の加熱工程の温度にまで変化される、請求項４に記載の炭化珪素半導体装置の製造方法。
JP2012186156A 2012-08-27 2012-08-27 炭化珪素半導体装置の製造方法 Expired - Fee Related JP5811969B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012186156A JP5811969B2 (ja) 2012-08-27 2012-08-27 炭化珪素半導体装置の製造方法
PCT/JP2013/068850 WO2014034289A1 (ja) 2012-08-27 2013-07-10 炭化珪素半導体装置の製造方法
EP13832444.7A EP2889899B1 (en) 2012-08-27 2013-07-10 Method for manufacturing a silicon carbide semiconductor device
CN201380037858.9A CN104471691A (zh) 2012-08-27 2013-07-10 制造碳化硅半导体器件的方法
US13/944,512 US8877656B2 (en) 2012-08-27 2013-07-17 Method for manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012186156A JP5811969B2 (ja) 2012-08-27 2012-08-27 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014045053A JP2014045053A (ja) 2014-03-13
JP5811969B2 true JP5811969B2 (ja) 2015-11-11

Family

ID=50148363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012186156A Expired - Fee Related JP5811969B2 (ja) 2012-08-27 2012-08-27 炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8877656B2 (ja)
EP (1) EP2889899B1 (ja)
JP (1) JP5811969B2 (ja)
CN (1) CN104471691A (ja)
WO (1) WO2014034289A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014155651A1 (ja) * 2013-03-29 2014-10-02 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
JP2016115860A (ja) * 2014-12-17 2016-06-23 三菱電機株式会社 炭化珪素半導体装置の製造方法
CN105161416A (zh) * 2015-09-24 2015-12-16 株洲南车时代电气股份有限公司 一种半导体结构的掺杂方法
US9610975B1 (en) 2015-12-17 2017-04-04 Ford Global Technologies, Llc Hitch angle detection for trailer backup assist system
DE102017110508B4 (de) * 2017-05-15 2023-03-02 Infineon Technologies Ag Halbleitervorrichtung mit Transistorzellen und einer Driftstruktur und Herstellungsverfahren
DE102018107966B4 (de) 2018-04-04 2022-02-17 Infineon Technologies Ag Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements
CN109801840A (zh) * 2018-12-04 2019-05-24 中国科学院微电子研究所 一种改善SiC器件界面特征的方法及SiC器件
JP7452014B2 (ja) 2019-12-27 2024-03-19 株式会社レゾナック 反応炉及びフラーレンの製造装置
US11823899B1 (en) * 2020-10-09 2023-11-21 CoolCAD Electronics, LLC Fabrication of a high temperature silicon carbide transistor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4164575B2 (ja) * 2003-10-02 2008-10-15 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP4911263B2 (ja) * 2009-03-11 2012-04-04 三菱電機株式会社 炭化珪素半導体装置の製造方法
JPWO2010116886A1 (ja) * 2009-04-10 2012-10-18 住友電気工業株式会社 絶縁ゲート型バイポーラトランジスタ
KR20130045834A (ko) * 2010-03-12 2013-05-06 스미토모덴키고교가부시키가이샤 탄화규소 반도체 장치 및 그 제조 방법
JP2012038919A (ja) * 2010-08-06 2012-02-23 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
EP2889899A1 (en) 2015-07-01
JP2014045053A (ja) 2014-03-13
US8877656B2 (en) 2014-11-04
EP2889899A4 (en) 2016-05-04
US20140057461A1 (en) 2014-02-27
EP2889899B1 (en) 2019-12-11
WO2014034289A1 (ja) 2014-03-06
CN104471691A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
JP5811969B2 (ja) 炭化珪素半導体装置の製造方法
US9012335B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP7052851B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US20140252376A1 (en) Silicon carbide substrate, method for manufacturing same and method for manufacturing silicon carbide semiconductor device
JP2011091186A (ja) 炭化珪素半導体装置の製造方法
JP2008117878A (ja) 半導体装置の製造方法
JP2017085169A (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
JP4549167B2 (ja) 炭化珪素半導体装置の製造方法
JP6357869B2 (ja) 炭化珪素半導体装置の製造方法
TW201237968A (en) Production method for semiconductor device
JPWO2011089687A1 (ja) 炭化ケイ素半導体装置およびその製造方法
JP2013128050A (ja) 半導体装置
JP2009182240A (ja) 半導体装置の製造方法および半導体装置
JP2013247141A (ja) 炭化珪素半導体装置の製造方法
JP6206012B2 (ja) 炭化珪素半導体装置
JP2015069989A (ja) 炭化珪素半導体装置の製造方法
JP6090552B1 (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
JP7236947B2 (ja) ＳｉＣ半導体装置の製造方法
JP2014116350A (ja) 炭化珪素半導体装置の製造方法
JP6061060B1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2009200335A (ja) 基板、エピタキシャル層付基板および半導体装置
JP2013128028A (ja) 半導体装置の製造方法
JP2023013100A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2013045789A (ja) 炭化ケイ素半導体装置の製造方法
JP2014003252A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150907

R150 Certificate of patent or registration of utility model

Ref document number: 5811969

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees