DE112014004717T5 - Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung - Google Patents

Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE112014004717T5
DE112014004717T5 DE112014004717.1T DE112014004717T DE112014004717T5 DE 112014004717 T5 DE112014004717 T5 DE 112014004717T5 DE 112014004717 T DE112014004717 T DE 112014004717T DE 112014004717 T5 DE112014004717 T5 DE 112014004717T5
Authority
DE
Germany
Prior art keywords
semiconductor region
silicon carbide
density
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112014004717.1T
Other languages
English (en)
Inventor
Naoyuki Ohse
Fumikazu Imai
Tsunehiro Nakajima
Kenji Fukuda
Shinsuke Harada
Mitsuo Okamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112014004717T5 publication Critical patent/DE112014004717T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Beim Bilden einer ohmschen Elektrode (8) in einer Rückseite eines n-SiC-Substrats (1) wird durch Ionenimplantation in einer Oberflächenschicht der Rückseite eines n-Epitaxialsubstrats ein n+-Halbleitergebiet (7) gebildet. Bei dieser Ionenimplantation liegt die Störstellendichte des n+-Halbleitergebiets (7) in einem Bereich von 1 × 1019/cm3 bis 8 × 1020/cm3 und bevorzugt höchstens 4 × 1020/cm3 und wird ein n-Fremdstoff durch Beschleunigungsenergie in einem Bereich von 30 keV bis 150 keV implantiert, so dass die Dicke des n+-Halbleitergebiets (7) etwa 200 nm oder weniger ist. Danach werden aufeinanderfolgend eine Nickelschicht und eine Titanschicht in der Oberfläche des n+-Halbleitergebiets (7) gebildet, wird die Nickelschicht wärmebehandelt, um ein Silicid zu bilden, und wird die aus Nickelsilicid bestehende ohmsche Elektrode (8) gebildet. Auf diese Weise kann eine vorteilhafte Eigenschaften aufweisende Rückseitenelektrode gebildet werden, während ein Abschälen der Rückseitenelektrode unterdrückt werden kann.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Siliciumcarbid-Halbleitervorrichtung und ein Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung.
  • STAND DER TECHNIK
  • In den letzten Jahren fand Siliciumcarbid (SiC) Beachtung als ein Halbleiter, der Silicium (Si) ersetzen kann. Die Bandlücke von Siliciumcarbid ist zum Beispiel 3,25 eV bei vierschichtigem periodischem hexagonalem Siliciumcarbid (4H-SiC), also etwa dreimal so groß wie diejenige von Silicium (= 1,12 eV). Folglich ermöglicht die Verwendung von Siliciumcarbid als Halbleiter, die Betriebstemperatur-Obergrenzen zu erhöhen. Ferner ist zum Beispiel die Durchbruchfeldstärke von Siliciumcarbid 3,0 MV/cm bei 4H-SiC, also etwa zehnmal so groß wie diejenige von Silicium (= 0,25 MV/cm). Somit geht der zur dritten Potenz der Durchbruchfeldstärke umgekehrt proportionale Durchlasswiderstand zurück und kann die stationäre Verlustleistung verringert werden.
  • Die Wärmeleitfähigkeit von Siliciumcarbid ist zum Beispiel 4,9 W/cmK bei 4H-SiC, also etwa dreimal so groß wie diejenige von Silicium (= 1,5 W/cmK). Somit hat eine Halbleitervorrichtung, die Siliciumcarbid verwendet, (im folgenden Siliciumcarbid-Halbleitervorrichtung) eine höhere Kühlwirkung als eine Halbleitervorrichtung, die Silicium verwendet, (im folgenden Silicium-Halbleitervorrichtung) und ist sie insofern vorteilhaft, als eine kleinere Kühlvorrichtung verwendet werden kann. Außerdem eignen sich Siliciumcarbid-Halbleitervorrichtungen, da die Sättigungs-Driftgeschwindigkeit einer Siliciumcarbid-Halbleitervorrichtung bei 2 × 107 cm/s hoch ist, auch hervorragend für Hochgeschwindigkeitsbetrieb. Somit hat Siliciumcarbid überlegene Eigenschaften im Vergleich zu Silicium, und deshalb ist seine Anwendung bei Leistungshalbleitervorrichtungen (im folgenden Leistungsvorrichtungen), Hochfrequenzvorrichtungen und bei hohen Temperaturen betriebenen Vorrichtungen zu erwarten.
  • Gegenwärtig werden Prototypen von Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFET), pn-Dioden, Schottky-Dioden usw. als Siliciumcarbid-Halbleitervorrichtungen entwickelt und erscheinen fortlaufend Vorrichtungen, welche Silicium-Halbleitervorrichtungen hinsichtlich Isolationsdurchschlagfestigkeit und Durchlasswiderstand übertreffen Der Durchlasswiderstand ist ein Verhältnis von Vorwärtsspannung zu Vorwärtsstrom während des Einschaltens (= Vorwärtsspannung/Vorwärtsstrom). Bei der Produktion (Herstellung) einer solchen Siliciumcarbid-Halbleitervorrichtung ist eine Steuerung der Ladungsträgerdichte, des Leitfähigkeitstyps usw. eines vordefinierten Gebiets im aus Siliciumcarbid bestehenden Halbleitersubstrat (im folgenden SiC-Substrat) notwendig.
  • Thermische Diffusionsverfahren, Ionenimplantationsverfahren usw. sind allgemein bekannte Verfahren zum Steuern der Ladungsträgerdichte, des Leitfähigkeitstyps usw. eines vordefinierten Gebiets in einem SiC-Substrat. Thermische Diffusionsverfahren finden beim Produzieren von Silicium-Halbleitervorrichtungen weitverbreitet Anwendung. Jedoch ist der Störstellendiffusionskoeffizient im Siliciumcarbid äußerst gering und ist deshalb die Verwendung eines thermischen Diffusionsverfahrens zum Steuern des Leitfähigkeitstyps, der Ladungsträgerdichte usw. eines vordefinierten Gebiets in einem SiC-Substrat schwierig. Deshalb wird bei der Produktion einer Siliciumcarbid-Halbleitervorrichtung im Allgemeinen ein Ionenimplantationsverfahren verwendet. Bei der Bildung eines n-Halbleitergebiets wird oft Stickstoff (N), Phosphor (P) usw. zur Implantation verwendet, wohingegen oft Aluminium (Al), Bor (B) usw. zur Implantation verwendet wird, wenn ein p-Halbleitergebiet gebildet wird.
  • Eine Leistungsvorrichtung großer Kapazität/hoher Durchbruchspannung hat eine Vertikalvorrichtungs-Struktur, bei welcher Strom in einer senkrechten Richtung der Halbleitervorrichtung, d. h. von einer Vorderseite zu einer Rückseite der Halbleitervorrichtung, fließt und Spannung zwischen der Vorderseite und der Rückseite der Halbleitervorrichtung anliegt. Deshalb ist eine Leistungsvorrichtung großer Kapazität/hoher Durchbruchspannung so konfiguriert, dass sie jeweils eine Elektrode auf der Vorderseite und auf der Rückseite hat. Zum Beispiel im Fall einer Schottky-Diode ist eine Schottky-Elektrode in einer Substratvorderseite und in einer Substratrückseite angeordnet und ist eine ohmsche Elektrode mit einem ohmschen Kontakt, welcher ein Kontakt (Elektrischer-Kontakt-Teil) zu einem Siliciumteil ist, angeordnet. Im Fall eines MOSFET sind ferner eine Source-Elektrode und eine Gate-Elektrode in einer Substratvorderseite angeordnet und ist eine Drain-Elektrode, welche eine ohmsche Elektrode ist, in einer Substratrückseite angeordnet.
  • Typischerweise wird bei einem herkömmlichen Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung zuerst eine Siliciumcarbid-Epitaxialschicht auf einer Vorderseite eines SiC-Substrats gezüchtet und wird danach in einer Rückseite des SiC-Substrats durch Aufdampfen eines Metalls und Durchführen einer Wärmebehandlung eine ohmsche Elektrode gebildet. Ferner ist in einer mit einer ohmschen Elektrode ausgestatteten Siliciumcarbid-Halbleitervorrichtung, wenn der Kontaktübergangswiderstand des SiC-Substrats und der ohmschen Elektrode hoch ist, der während des Betriebs der Vorrichtung im aktiven Gebiet fließende Strom (Durchlassstrom) gering gegenüber einem Fall, in welchem der Kontaktübergangswiderstand niedrig ist und die gleiche Spannung anliegt. Deshalb wurde als ein Verfahren zum Verringern des Kontaktübergangswiderstands des SiC-Substrats und der ohmschen Elektrode die Bildung einer ionenimplantierten Schicht mit einer hohen Störstellendichte in der Rückseite des SiC-Substrats durch Ionenimplantation vorgeschlagen (siehe zum Beispiel Patentdokumente 1 und 2).
    Patentdokument 1: Offengelegte japanische Patentveröffentlichung Nr. 2003-086816 .
    Patentdokument 2: Offengelegte japanische Patentveröffentlichung Nr. 2006-324585 .
  • OFFENBARUNG DER ERFINDUNG
  • DURCH DIE ERFINDUNG ZU LÖSENDES PROBLEM
  • Nichtsdestotrotz wurde, obwohl die Bildung einer Störstellenschicht hoher Dichte in der Substratrückseite den Kontaktübergangswiderstand des SiC-Substrats und der ohmschen Elektrode wirkungsvoll verringert, wie oben beschrieben, durch die gewissenhafte Forschungsarbeit der Erfinder festgestellt, dass bei den in den Patentdokumenten 1 und 2 beschriebenen Verfahren die folgenden Probleme auftreten. Die 11 bis 13 sind Schnittansichten, welche Zustände einer herkömmlichen Siliciumcarbid-Halbleitervorrichtung während der Herstellung zeigen. Typischerweise wird bei einem herkömmlichen Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung zuerst, wie in 11 gezeigt, eine Ionenimplantation 111 in der Rückseite eines SiC-Substrats 101 durchgeführt und wird ein Halbleitergebiet hoher Dichte 102 mit einer höheren Störstellendichte als derjenigen des SiC-Substrats 101 in einer Oberflächenschicht der Rückseite des SiC-Substrats 101 gebildet. Dann werden, wie in 12 gezeigt, aufeinanderfolgend eine Nickel-(Ni-)Schicht 103 und eine Titan-(Ti-)Schicht 104 in der Oberfläche des Halbleitergebiets hoher Dichte 102 als eine Rückseitenelektrode gebildet.
  • Dann wird ein Glühprozess (eine Wärmebehandlung) durchgeführt, um die Nickelschicht 103 und die Titanschicht 104 zu sintern. Obwohl die Nickelschicht 103 durch diese Wärmebehandlung in ein Silicid umgewandelt wird und eine Nickelsilicidschicht 105 als eine ohmsche Elektrode, welche einen ohmschen Kontakt zum SiC-Substrat 101 bildet wie in 13 gezeigt, gebildet wird, wird eine Schicht aus zusammenhängendem abgeschiedenem Kohlenstoff (C) (im folgenden Schicht aus abgeschiedenem Kohlenstoff) 106 in der Nickelsilicidschicht 105 gebildet. Somit wurde bestätigt, dass beim herkömmlichen Verfahren die Schicht aus abgeschiedenem Kohlenstoff 106 in der Nickelsilicidschicht 105 gebildet wird und die Rückseitenelektrode (auf der Nickelsilicidschicht 105 gebildete Metallschicht) sich an der Grenze der Schicht aus abgeschiedenem Kohlenstoff 106 abschält und eine vorteilhafte Rückseitenelektrode mit einem niedrigen Kontaktübergangswiderstand zum SiC-Substrat 101 nicht gebildet werden kann.
  • Um die obigen Probleme zu lösen, besteht eine Aufgabe der vorliegenden Erfindung darin, eine Siliciumcarbid-Halbleitervorrichtung und ein Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung bereitzustellen, welche das Abschälen der Rückseitenelektrode unterdrücken und die Rückseitenelektrode so bilden können, dass diese vorteilhafte Eigenschaften aufweist.
  • MITTEL ZUR LÖSUNG DES PROBLEMS
  • Als Ergebnis gewissenhafter Forschungsarbeiten fanden die Erfinder folgendes heraus. Bei den beschriebenen herkömmlichen Verfahren wird angenommen, dass im Halbleitergebiet hoher Dichte 102 in der Nickelsilicidschicht 105 Kohlenstoffatome abgeschieden werden, so dass sie während der Wärmebehandlung zum Bilden der Nickelsilicidschicht 105 die Schicht aus abgeschiedenem Kohlenstoff 106 bilden. In dieser Hinsicht fanden die Erfinder heraus, dass durch Justieren der Störstellendichte des Halbleitergebiets hoher Dichte und der Tiefe ab der Substratrückseite ein Kontaktübergangswiderstand der ohmschen Elektrode (Nickelsilicidschicht) und des SiC-Substrats (Halbleitergebiets hoher Dichte), welcher dem durch die herkömmlichen Verfahren erzielten vergleichbar oder kleiner als dieser ist, ohne die Bildung der Schicht aus abgeschiedenem Kohlenstoff in der Nickelsilicidschicht erzielt werden kann. Die vorliegende Erfindung beruht auf dieser Erkenntnis.
  • Um die obigen Probleme zu lösen und eine Aufgabe zu erfüllen, hat ein Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung die folgenden Eigenschaften. Ein erster Prozess wird durchgeführt, in welchem ein Fremdstoff in eine Rückseite eines aus Siliciumcarbid bestehenden Halbleitersubstrats implantiert wird, und ein Halbleitergebiet hoher Dichte, welches eine höhere Störstellendichte als diejenige des Halbleitersubstrats hat, wird in einer Oberflächenschicht der Rückseite des Halbleitersubstrats gebildet. Ein zweiter Prozess wird durchgeführt, wo eine Metallelektrode in einer Oberfläche des Halbleitergebiets hoher Dichte gebildet wird. Ein dritter Prozess wird durchgeführt, wo ein ohmscher Kontakt des Halbleitergebiets hoher Dichte und der Metallelektrode durch Wärmebehandlung gebildet wird. Die Störstellendichte des Halbleitergebiets hoher Dichte liegt in einem Bereich von 1 × 1019/cm3 bis 8 × 1020/cm3, und eine Dicke des Halbleitergebiets hoher Dichte beträgt höchstens 200 nm.
  • Das Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung ist außerdem dadurch gekennzeichnet, dass die Störstellendichte des Halbleitergebiets hoher Dichte so eingestellt wird, dass sie höchstens 4 × 1020/cm3 beträgt.
  • Das Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung ist außerdem dadurch gekennzeichnet, dass im ersten Prozess eines der Elemente Aluminium, Phosphor, Arsen, Stickstoff, Bor, Magnesium und Gallium als Fremdstoff implantiert wird.
  • Das Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung ist außerdem dadurch gekennzeichnet, dass im ersten Prozess der Fremdstoff durch eine Beschleunigungsenergie von höchstens 150 keV implantiert wird.
  • Das Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung ist außerdem dadurch gekennzeichnet, dass im zweiten Prozess aufeinanderfolgend eine Nickelschicht und eine Titanschicht in der Oberfläche des Halbleitergebiets hoher Dichte gebildet werden und im dritten Prozess die Nickelschicht und das Halbleitergebiet hoher Dichte wärmebehandelt werden, um eine Nickelsilicidschicht als die Metallelektrode zu bilden.
  • Das Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung ist außerdem dadurch gekennzeichnet, dass im zweiten Prozess eine Vorderseiten-Vorrichtungsstruktur in einer Vorderseite des Halbleitersubstrats gebildet wird.
  • Um die obigen Probleme zu lösen und eine Aufgabe zu erfüllen, hat eine Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung ferner die folgenden Eigenschaften. Ein Halbleitergebiet hoher Dichte ist in einer Oberflächenschicht der Rückseite eines aus Siliciumcarbid gebildeten Halbleitersubstrats angeordnet und hat eine höhere Störstellendichte als diejenige des Halbleitersubstrats. Eine Metallelektrode ist in einer Oberfläche des Halbleitergebiets hoher Dichte angeordnet und bildet einen ohmschen Kontakt zum Halbleitergebiet hoher Dichte. Die Störstellendichte des Halbleitergebiets hoher Dichte liegt in einem Bereich von 1 × 1019/cm3 bis 8 × 1020/cm3. Eine Dicke des Halbleitergebiets hoher Dichte beträgt höchstens 200 nm.
  • Die Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung ist außerdem dadurch gekennzeichnet, dass die Störstellendichte des Halbleitergebiets hoher Dichte höchstens 4 × 1020/cm3 beträgt.
  • Die Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung ist außerdem dadurch gekennzeichnet, dass die Metallelektrode eine Nickelsilicidschicht ist.
  • Die Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung ist außerdem dadurch gekennzeichnet, dass eine Vorderseiten-Vorrichtungsstruktur in einer Vorderseite des Halbleitersubstrats angeordnet ist.
  • Gemäß der beschriebenen Erfindung können durch Einstellen der Dicke des Halbleitergebiets hoher Dichte auf einen Wert kleiner als oder gleich etwa 200 nm Kohlenstoffatome im Halbleitergebiet hoher Dichte so beherrscht werden, dass eine Abscheidung in der Metallelektrode unterdrückt wird. Infolgedessen kann die Menge von aus dem Halbleitergebiet hoher Dichte an der Metallelektrode abgeschiedenem Kohlenstoff verringert werden und bildet sich die Schicht aus zusammenhängendem abgeschiedenem Kohlenstoff in der Metallelektrode nicht. Deshalb kann das durch den Kohlenstoff in der Metallelektrode verursachte Abschälen der Metallelektrode verhindert werden. Ferner wird gemäß der vorliegenden Erfindung die Störstellendichte des Halbleitergebiets hoher Dichte auf einen Wert kleiner als oder gleich 8 × 1020/cm3 eingestellt, wodurch der Kontaktübergangswiderstand des Halbleitergebiets hoher Dichte und der Metallelektrode dem herkömmlich erzielten vergleichbar oder kleiner als dieser gemacht werden kann. Infolgedessen können Rückgänge des Stroms, welcher während des Betriebs der Vorrichtung im aktivierten Gebiet fließt, verhindert werden.
  • AUSWIRKUNG DER ERFINDUNG
  • Die Siliciumcarbid-Halbleitervorrichtung und das Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung erzielen insofern eine Wirkung, als das Abschälen der Rückseitenelektrode unterdrückt werden kann, während ermöglicht wird, dass die zu bildende Rückseitenelektrode vorteilhafte Eigenschaften hat.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Schnittansicht eines Beispiels einer durch ein Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß einer Ausführungsform hergestellten Siliciumcarbid-Halbleitervorrichtung;
  • 2 ist eine Schnittansicht eines Zustands der Siliciumcarbid-Halbleitervorrichtung gemäß der Ausführungsform während der Herstellung;
  • 3 ist eine Schnittansicht eines Zustands der Siliciumcarbid-Halbleitervorrichtung gemäß der Ausführungsform während der Herstellung;
  • 4 ist eine Schnittansicht eines Zustands der Siliciumcarbid-Halbleitervorrichtung gemäß der Ausführungsform während der Herstellung;
  • 5 ist eine Schnittansicht eines Zustands der Siliciumcarbid-Halbleitervorrichtung gemäß der Ausführungsform während der Herstellung;
  • 6 ist eine Schnittansicht eines Zustands der Siliciumcarbid-Halbleitervorrichtung gemäß der Ausführungsform während der Herstellung;
  • 7 ist eine Schnittansicht eines Zustands der Siliciumcarbid-Halbleitervorrichtung gemäß der Ausführungsform während der Herstellung;
  • 8 ist eine Schnittansicht eines Zustands der Siliciumcarbid-Halbleitervorrichtung gemäß der Ausführungsform während der Herstellung;
  • 9 ist eine Tabelle von Abschältestergebnissen für eine Rückseitenelektrode einer Siliciumcarbid-Halbleitervorrichtung gemäß einem ersten Beispiel;
  • 10 ist eine Tabelle von Abschältestergebnissen für die Rückseitenelektrode einer Siliciumcarbid-Halbleitervorrichtung gemäß Beispiel 2;
  • 11 ist eine Schnittansicht, welche einen Zustand einer herkömmlichen Siliciumcarbid-Halbleitervorrichtung während der Herstellung zeigt;
  • 12 ist eine Schnittansicht, welche einen Zustand einer herkömmlichen Siliciumcarbid-Halbleitervorrichtung während der Herstellung zeigt; und
  • 13 ist eine Schnittansicht, welche einen Zustand einer herkömmlichen Siliciumcarbid-Halbleitervorrichtung während der Herstellung zeigt.
  • BESTE AUSFÜHRUNGSWEISE(N) DER ERFINDUNG
  • Nun werden bevorzugte Ausführungsformen einer Siliciumcarbid-Halbleitervorrichtung und ein Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung anhand der beigefügten Zeichnungen ausführlich beschrieben. In der vorliegenden Beschreibung und den beigefügten Zeichnungen bedeuten Schichten und Gebiete, welchen n oder p vorangestellt ist, dass Elektronen beziehungsweise Löcher die Majoritätsträger sind. Zusätzlich bedeutet + oder – nach n oder p, dass die Störstellendichte höher beziehungsweise niedriger ist als in Schichten und Gebieten ohne + oder –. In der nachfolgenden Beschreibung der Ausführungsformen und den beigefügten Zeichnungen tragen gleiche Bestandteile gleiche Bezugszeichen und werden diese nicht wiederholt beschrieben.
  • (Ausführungsform)
  • Als eine Struktur einer durch das Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der Ausführungsform produzierten (hergestellten) Siliciumcarbid-Halbleitervorrichtung wird nun eine Schottky-Diode (im folgenden SiC-SBD) als ein Beispiel beschrieben. 1 ist eine Schnittansicht einer durch das Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der Ausführungsform hergestellten Siliciumcarbid-Halbleitervorrichtung. Wie in 1 gezeigt, ist in der Siliciumcarbid-Halbleitervorrichtung gemäß der Ausführungsform eine n–-SiC-Epitaxialschicht 2, welche ein n– Driftgebiet bildet, auf einer Vorderseite eines aus Siliciumcarbid (SiC) gebildeten n-Halbleitersubstrats (im folgenden n-SiC-Substrat) 1 angeordnet. Eine Oberfläche auf einer Seite der n–-SiC-Epitaxialschicht 2 eines durch das n-SiC-Substrat 1 und die n–-SiC-Epitaxialschicht 2 gebildeten n-SiC-Epitaxialsubstrats wird als Vorderseite angenommen, und eine Oberfläche auf einer Seite des n-SiC-Substrats 1 des n-SiC-Epitaxialsubstrats wird als Rückseite angenommen.
  • In einer Oberflächenschicht der Vorderseite des n-SiC-Epitaxialsubstrats sind eine Übergangssperren-Schottky-(JBS-)Struktur konfigurierende p+-Halbleitergebiete 3 selektiv in vordefinierten Abständen angeordnet. Ein Zwischenschicht-Isolierfilm 4 ist auf der Vorderseite des n-SiC-Epitaxialsubstrats angeordnet. Im Zwischenschicht-Isolierfilm 4 ist ein Kontaktloch 4a, welches die Vorderseite des n-SiC-Epitaxialsubstrats freilegt, in einem Aktivierungsgebiet, wo die p+-Halbleitergebiete 3 gebildet sind, angeordnet. Das Aktivierungsgebiet ist ein Gebiet, in welchem während eines Durchlasszustands Strom fließt. Eine Schottky-Elektrode 5 ist im Kontaktloch 4a des Zwischenschicht-Isolierfilms 4 angeordnet und grenzt an Teile zwischen den p+-Halbleitergebieten 3 und den p+-Halbleitergebieten 3 der n–-SiC-Epitaxialschicht 2. Ein Endteil der Schottky-Elektrode 5 erstreckt sich vom aktiven Gebiet bis auf den Zwischenschicht-Isolierfilm 4. Ein aus Aluminium (Al) gebildeter Elektroden-Anschlussfleck 6 ist zum Beispiel auf der Schottky-Elektrode 5 angeordnet.
  • Ein n+-Halbleitergebiet 7 ist in einer Oberflächenschicht der Rückseite (Rückseite des n-SiC-Substrats 1) des n-SiC-Epitaxialsubstrats angeordnet. Die Dicke des n+-Halbleitergebiets 7 ist bevorzugt zum Beispiel kleiner als oder gleich 200 nm. Die Störstellendichte des n+-Halbleitergebiets 7 ist zum Beispiel größer als oder gleich 1 × 1019/cm3 und zum Beispiel kleiner als oder gleich 8 × 1020/cm3 und bevorzugt kleiner als oder gleich 4 × 1020/cm3. Der Grund hierfür ist folgender. Wenn die Störstellendichte des n+-Halbleitergebiets 7 kleiner als 1 × 1019/cm3 ist, kann ein im Folgenden beschriebener Kontakt (Elektrischer-Kontakt-Teil) zu einer ohmschen Elektrode 8 nicht zu einem ohmschen Kontakt gemacht werden. Ferner kann, wenn die Störstellendichte des n+-Halbleitergebiets 7 über 8 × 1020/cm3 steigt, der Kontaktübergangswiderstand des n-SiC-Substrats 1 und der ohmschen Elektrode 8 nicht dem herkömmlich erzielten vergleichbar oder kleiner als dieser gemacht werden.
  • Die ohmsche Elektrode 8 bildet einen ohmschen Kontakt zum n-SiC-Substrat 1 (n+-Halbleitergebiet 7) und ist in der Oberfläche des n+-Halbleitergebiets 7 angeordnet. Die ohmsche Elektrode 8 ist bevorzugt eine durch Wärmebehandeln zum Beispiel einer Nickel-(Ni-)Schicht und einer Titan-(Ti-)Schicht, welche aufeinanderfolgend auf der Oberfläche des n+-Halbleitergebiets 7 übereinandergeschichtet sind, gebildete Nickelsilicidschicht. Eine zum Beispiel aus Gold (Au) bestehende Außenanschlusselektroden-Schicht 9 ist auf der Oberfläche der ohmschen Elektrode 8 angeordnet.
  • Hinsichtlich des Verfahrens zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der Ausführungsform wird ein Fall, in welchem die in 1 gezeigte SiC-SBD produziert wird, als ein Beispiel beschrieben. Die 2 bis 8 sind Schnittansichten von Zuständen der Siliciumcarbid-Halbleitervorrichtung gemäß der Ausführungsform während der Herstellung. Als das n-SiC-Substrat (der Halbleiterwafer) 1 wird zum Beispiel ein Substrat aus vierschichtigem periodischem hexagonalem Siliciumcarbid (4H-SiC) vorbereitet, welches eine Dicke von etwa 350 μm hat und mit Stickstoff (N) in der Größenordnung von 1 × 1016/cm3 dotiert ist. Die Vorderseite des n-SiC-Substrats 1 hat zum Beispiel einen Abweichungswinkel von etwa 4 Grad bezüglich der (0001)-Fläche. Dann wird, wie in 2 gezeigt, auf der Vorderseite des n-SiC-Substrats 1 zum Beispiel die n–-SiC-Epitaxialschicht 2, welche mit Stickstoff in der Größenordnung von 5,0 × 1015/cm3 dotiert ist, gezüchtet und hat diese eine Dicke von etwa 6 μm.
  • Wie in 3 gezeigt, sind in der Oberflächenschicht der Vorderseite (Oberfläche auf der Seite der n–-SiC-Epitaxialschicht 2) des aus dem n-SiC-Substrat 1 und der n–-SiC-Epitaxialschicht 2 bestehenden n-SiC-Epitaxialsubstrats die p+-Halbleitergebiete 3 zum Beispiel selektiv in Abständen von 2 μm gebildet. Spezieller wird zum Beispiel bei einer Temperatur von etwa 500 Grad C das n-SiC-Epitaxialsubstrat erwärmt, während eine erste Ionenimplantation selektiv in der Vorderseite des n-SiC-Epitaxialsubstrats durchgeführt wird, wodurch die p+-Halbleitergebiete 3 gebildet werden. Bei dieser ersten Ionenimplantation zum Beispiel beträgt die Kastenprofil-Störstellendichte von der Substratvorderseite bis zu einer Tiefe von etwa 500 nm etwa 2 × 1019/cm3 und wird ein p-Fremdstoff wie Aluminium durch eine Beschleunigungsenergie in einem Bereich von 30 keV bis 350 keV implantiert.
  • Dann, wie in 4 gezeigt, wird das n+-Halbleitergebiet 7 in der Oberflächenschicht der Rückseite (Oberfläche der Seite des n-SiC-Substrats 1) des n-SiC-Epitaxialsubstrats gebildet. Spezieller werden bei auf eine Temperatur von etwa 500 Grad C erwärmtem Substrat zweite Ionenimplantationen in der gesamten Rückseite des n-SiC-Epitaxialsubstrats durchgeführt, wodurch das n+-Halbleitergebiet 7 gebildet wird. Bei der zweiten Ionenimplantation wird zum Beispiel an n-Fremdstoff wie Phosphor (P) durch eine Beschleunigungsenergie in einem Bereich von 30 keV bis 150 keV implantiert, so dass die Kastenprofil-Störstellendichte von der Substratrückseite nach Fertigstellung des Produkts bis zu einer Tiefe von etwa 200 nm (d. h. die Dicke des n+-Halbleitergebiets 7 nach Fertigstellung des Produkts) innerhalb des oben beschriebenen Störstellendichte-Bereichs des n+-Halbleitergebiets 7 zu liegen kommt.
  • Dann wird, wie in 5 gezeigt, eine Wärmebehandlung durchgeführt, um die durch die erste und die zweite Ionenimplantation implantierten Fremdatome zu aktivieren. Spezieller wird, nachdem die gesamte Vorderseite des n-SiC-Epitaxialsubstrats zum Beispiel durch einen Kohlenstoff-Schutzfilm 11 geschützt wurde, das n-SiC-Epitaxialsubstrat in einen Behandlungsofen einer Aktivierungs-Wärmebehandlungsvorrichtung eingeschoben. Nachdem der Behandlungsofen der Aktivierungswärmebehandlungsvorrichtung zum Beispiel auf etwa 1 × 10–2 Pa oder höher eingestellt wurde, wird Argon-(Ar-)Gas in den Behandlungsofen eingeleitet und wird zum Beispiel bei einem Druck von etwa 1 × 105 Pa eine Wärmebehandlung bei einer Temperatur von etwa 1700 Grad C etwa 5 Minuten lang durchgeführt.
  • Dann wird, wie in 6 gezeigt, zum Beispiel der Kohlenstoff-Schutzfilm 11 durch eine Veraschungsvorrichtung entfernt (verascht). Spezieller wird zum Beispiel eine Vorrichtung zum reaktiven Ionenätzen (RIE-Vorrichtung) als die Veraschungsvorrichtung verwendet. Zum Beispiel wird Sauerstoff-(O2-)Gas in den Reaktionsofen der RIE-Vorrichtung eingeleitet und wird unter einem Druck von etwa 6 Pa eine Hochfrequenz-(HF-)Leistung von etwa 500 W angewendet, wodurch die Veraschung etwa 5 Minuten lang in einer Sauerstoffplasma-Atmosphäre durchgeführt wird. Dann wird zum Beispiel in einem Diffusionsofen durch Oxidation unter Erhitzung die Rückseite des n-SiC-Epitaxialsubstrats opfernd oxidiert. Dann wird zum Beispiel durch Ätzen mit gepufferter Flusssäure der Opferoxidfilm auf der Substratrückseite entfernt und wird die Dicke des n+-Halbleitergebiets 7 um etwa 100 nm verringert. Somit wird die Dicke des n+-Halbleitergebiets 7 kleiner als oder gleich 200 nm.
  • Dann wird, wie in 7 gezeigt, durch ein Verfahren zur chemischen Abscheidung aus der Gasphase (CVD) zum Beispiel der Zwischenschicht-Isolierfilm 4 in der Vorderseite des n-SiC-Epitaxialsubstrats gebildet und hat dieser eine Dicke von 500 nm. Dann werden zum Beispiel durch ein Aufdampfverfahren (PVD) wie Sputtern aufeinanderfolgend eine Nickelschicht und eine Titanschicht in der Rückseite des n-SiC-Epitaxialsubstrats übereinandergeschichtet (gebildet). Zum Beispiel wird bei einer Temperatur von etwa 800 Grad C etwa 10 Minuten lang eine Wärmebehandlung durchgeführt, wodurch das n-SiC-Epitaxialsubstrat erwärmt wird und die Nickelschicht und die Titanschicht auf der Substratrückseite gesintert werden. Die Nickelschicht wird durch diese Wärmebehandlung in ein Silicid umgewandelt, und durch die Bildung einer Nickelsilicidschicht, welche Titancarbid als die ohmsche Elektrode 8 enthält, wird ein ohmscher Kontakt der ohmschen Elektrode 8 und des n-SiC-Substrats 1 (d. h. des n+-Halbleitergebiets 7) gebildet.
  • Dann wird, wie in 8 gezeigt, durch Fotolithografie das Kontaktloch 4a im Zwischenschicht-Isolierfilm 4 gebildet, wodurch das aktive Gebiet, in welchem die p+-Halbleitergebiete 3 der Vorderseite des n-SiC-Epitaxialsubstrats gebildet sind, freigelegt wird. Dann wird zum Beispiel durch ein Aufdampfverfahren wie Sputtern die Titanschicht in der gesamten Substratvorderseite so gebildet, dass sie im Kontaktloch 4a mit dem Siliciumteil (der n–-SiC-Epitaxialschicht 2 und den p+-Halbleitergebieten 3) in Kontakt steht. Dann wird die Titanschicht auf der Substratvorderseite durch Fotolithografie zur Schottky-Elektrode 5 strukturiert. Dann wird zum Beispiel die Titanschicht auf der Substratvorderseite durch eine Wärmebehandlung etwa 10 Minuten lang bei einer Temperatur von etwa 500 Grad C gesintert und wird die Schottky-Elektrode 5 gebildet.
  • Dann wird zum Beispiel eine Aluminiumschicht einer Dicke von etwa 5 μm durch ein Aufdampfverfahren wie Sputtern als der Elektroden-Anschlussfleck 6 auf der Schottky-Elektrode 5 gebildet. Ferner wird zum Beispiel eine Goldschicht einer Dicke von zum Beispiel etwa 200 nm durch ein Aufdampfverfahren wie Sputtern als die Außenanschlusselektroden-Schicht 9 auf der ohmschen Elektrode 8 gebildet, wodurch die in 1 gezeigte SiC-SBD fertiggestellt wird.
  • (Beispiel 1)
  • Nun wird die Beziehung von Störstellendichte und Dicke des n+-Halbleitergebiets 7 und des Auftretens von Abschälen der Rückseitenelektrode (der ohmschen Elektrode 8 und der Außenanschlusselektroden-Schicht 9) beschrieben. 9 ist eine Tabelle von Abschältestergebnissen für die Rückseitenelektrode der Siliciumcarbid-Halbleitervorrichtung gemäß dem ersten Beispiel. Die in 1 gezeigte SiC-SBD wurde gemäß dem Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der Ausführungsform unter den folgenden Bedingungen (im folgenden Beispiele 1-1, 1-2) produziert. Spezieller wurde in Beispiel 1-1 die zweite Ionenimplantation mit einer solchen Beschleunigungsenergie durchgeführt, dass die Kastenprofil-Störstellendichte und die Dicke des n+-Halbleitergebiets 7 nach Fertigstellung des Produkts (im Folgenden einfach die Störstellendichte und die Dicke des n+-Halbleitergebiets 7) gleich 8 × 1020/cm3 beziehungsweise 200 nm wurden.
  • In Beispiel 1-2 wurde die zweite Ionenimplantation mit einer solchen Beschleunigungsenergie durchgeführt, dass die Störstellendichte und die Dicke des n+-Halbleitergebiets 7 gleich 4 × 1020/cm3 beziehungsweise 200 nm wurden. Abgesehen von der Bedingung der Störstellendichte des n+-Halbleitergebiets 7 waren die Bedingungen für Beispiel 1-2 die gleichen wie diejenigen für Beispiel 1-1. Zum Vergleich wurde ein auf verschiedenen Bedingungen der zweiten Ionenimplantation beruhendes Probestück produziert (im Folgenden: Vergleichsbeispiel). Für das Vergleichsbeispiel wurde bei der zweiten Ionenimplantation Phosphor in mehreren Stufen durch eine Beschleunigungsenergie im Bereich von 30 keV bis 350 keV implantiert, so dass die Kastenprofil-Störstellendichte von der Substratrückseite bis zu einer Tiefe von etwa 500 nm nach Fertigstellung der Vorrichtung gleich 8 × 1020/cm3 wurde. Abgesehen von der Bedingung der zweiten Ionenimplantation waren die Bedingungen für das Vergleichsbeispiel die gleichen wie diejenigen für Beispiel 1-1.
  • Ein allgemeiner Abschältest wurde an der Rückseitenelektrode der Beispiele 1-1, 1-2 und des Vergleichsbeispiels durchgeführt. Die Ergebnisse sind in 9 dargestellt. Aufgrund der in 9 angegebenen Ergebnisse wurde bestätigt, dass in Beispiel 1-1, obwohl der Kontaktübergangswiderstand (Kontaktübergangswiderstand) des n-SiC-Substrats 1 und der ohmschen Elektrode 8 etwa der gleiche wie derjenige für das Vergleichsbeispiel war, die Rückseitenelektrode sich nicht abschälte (Abschälen: NEIN). Ferner wurde in Beispiel 1-2 bestätigt, dass der Kontaktübergangswiderstand des n-SiC-Substrats 1 und der ohmschen Elektrode 8 gesenkt werden konnte und kein Abschälen der Rückseitenelektrode auftrat. Im Gegensatz dazu wurde mit dem Vergleichsbeispiel bestätigt, dass, obwohl der Kontaktübergangswiderstand des n-SiC-Substrats 1 und der ohmschen Elektrode 8 etwa auf dem gleichen Wert wie demjenigen für Beispiel 1-1 aufrechterhalten wurde, die ohmsche Elektrode 8 zerbrach und die Rückseitenelektrode sich abschälte (Abschälen: JA).
  • In den Beispielen 1-1, 1-2 schälte sich die Rückseitenelektrode aus den folgenden Gründen nicht ab. Die Beschleunigungsenergie der zweiten Ionenimplantation zum Bilden des n+-Halbleitergebiets 7 wurde auf einen Wert kleiner als oder gleich etwa 150 keV eingestellt, und die Dicke des n+-Halbleitergebiets 7, welches die Quelle von Kohlenstoff für die ohmsche Elektrode 8 ist, wurde auf einen Wert kleiner als oder gleich 200 nm eingestellt, wodurch die Menge von an der ohmschen Elektrode 8 abgeschiedenem Kohlenstoff verringert werden konnte. Infolgedessen wird in der ohmschen Elektrode 8 die Schicht aus abgeschiedenem Kohlenstoff (die Schicht aus zusammenhängendem abgeschiedenem Kohlenstoff), welche ein Abschälen der Rückseitenelektrode verursacht, nicht gebildet. Ferner wird die Störstellendichte des n+-Halbleitergebiets 7 wie in Beispiel 1-2 so eingestellt, dass sie kleiner als 8 × 1020/cm3 ist, wodurch der Kontaktübergangswiderstand des n-SiC-Substrats 1 und der ohmschen Elektrode 8 verringert werden kann. Deshalb wurde wie bei den Beispielen 1-1, 1-2 bestätigt, dass durch Steuern der Störstellendichte und der Dicke des n+-Halbleitergebiets 7 ein Abschälen der Rückseitenelektrode verhindert werden konnte, während der Kontaktübergangswiderstand des n-SiC-Substrats 1 und der ohmschen Elektrode 8 aufrechterhalten oder verringert wurde.
  • (Beispiel 2)
  • Nun wird die Beziehung zwischen der Dicke des n+-Halbleitergebiets 7 und dem Auftreten eines Abschälens der Rückseitenelektrode beschrieben. 10 ist eine Tabelle von Abschältestergebnissen für die Rückseitenelektrode der Siliciumcarbid-Halbleitervorrichtung gemäß Beispiel 2. Probestücke eins bis fünf, in welchen die Dicke des n+-Halbleitergebiets 7 (in 10 als Störstellenschicht hoher Dichte bezeichnet) jeweils verschieden war, wurden in Beispiel 2 produziert. In den Probestücken eins bis fünf war die Dicke des n+-Halbleitergebiets 7 gleich 500 nm, 400 nm, 300 nm, 200 nm beziehungsweise 150 nm. Abgesehen von der Bedingung der Dicke des n+-Halbleitergebiets 7 waren die Bedingungen für Beispiel 2 die gleichen wie diejenigen für Beispiel 1-1. In Beispiel 2 war die Beschleunigungsenergie der zweiten Ionenimplantation die gleiche wie diejenige für Beispiel 1-1 und wurde die Anzahl von Implantationsphasen der zweiten Ionenimplantation erhöht/verringert, um die Dicke des n+-Halbleitergebiets 7 zu ändern. Anders ausgedrückt, die Dicke des n+-Halbleitergebiets 7 wurde durch Erhöhen der Anzahl von Implantationsphasen der zweiten Ionenimplantation erhöht, und beim ersten Probestück, welches das dickste n+-Halbleitergebiet 7 aufwies, war die Anzahl von Implantationsphasen der zweiten Ionenimplantation am größten, und beim fünften Probestück, welches das dünnste n+-Halbleitergebiet 7 aufwies, war die Anzahl von Implantationsphasen am kleinsten. Das vierte Probestück entspricht Beispiel 1-1.
  • Ein allgemeiner Abschältest wurde an den Rückseitenelektroden der Probestücke eins bis fünf durchgeführt. Die Ergebnisse sind in 10 dargestellt. Aufgrund der in 10 angegebenen Ergebnisse wurde bestätigt, dass ein Abschälen der Rückseitenelektrode verhindert werden konnte, indem die Dicke des n+-Halbleitergebiets 7 kleiner als oder gleich 200 nm gemacht wurde (Probestücke vier und fünf). Deshalb wurde bestätigt, dass eine Dicke kleiner als oder gleich 200 nm für das n+-Halbleitergebiet 7 wirkungsvoll ist. Ferner wurde bestätigt, dass, wenn die Dicke des n+-Halbleitergebiets 7 kleiner als oder gleich 200 nm ist, die Anzahl der Implantationsphasen der zweiten Ionenimplantation zum Bilden des n+-Halbleitergebiets 7 verringert werden kann, was eine Verbesserung des Durchsatzes ermöglicht.
  • Wie oben beschrieben, wird gemäß der Ausführungsform die Beschleunigungsenergie bei der zweiten Ionenimplantation zum Bilden des Halbleitergebiets hoher Dichte (n+-Halbleitergebiets) auf der Rückseite des SiC-Substrats auf einen Wert kleiner als oder gleich etwa 150 keV eingestellt und wird die Dicke des Halbleitergebiets hoher Dichte auf einen Wert kleiner als oder gleich etwa 200 nm eingestellt, wodurch während der Wärmebehandlung zum Bilden der Nickelsilicidschicht (ohmschen Elektrode) Kohlenstoffatome im Halbleitergebiet hoher Dichte so beherrscht werden können, dass ihre Abscheidung in der Nickelsilicidschicht unterdrückt wird. Infolgedessen kann die Menge von in der Nickelsilicidschicht abgeschiedenem Kohlenstoff verringert werden und bildet sich die Schicht aus zusammenhängendem abgeschiedenem Kohlenstoff in der Nickelsilicidschicht (Schicht aus abgeschiedenem Kohlenstoff) nicht. Deshalb kann ein durch den Kohlenstoff in der Nickelsilicidschicht verursachtes Abschälen der Rückseitenelektrode (der ohmschen Elektrode und der Außenanschlusselektroden-Schicht) hinlänglich unterdrückt werden. Ferner wird gemäß der Ausführungsform die Störstellendichte des in der Rückseite des SiC-Substrats gebildeten Halbleitergebiets hoher Dichte auf einen Wert kleiner als oder gleich 8 × 1020/cm3 eingestellt, wodurch der Kontaktübergangswiderstand des SiC-Substrats (d. h. des Halbleitergebiets hoher Dichte) und der ohmschen Elektrode aufrechterhalten oder verringert werden kann. Infolgedessen können Rückgänge des Stroms (Durchlassstroms), welcher während des Betriebs der Vorrichtung im aktivierten Gebiet fließt, verhindert werden, was ermöglicht, eine Rückseitenelektrode zu bilden, welche vorteilhafte Eigenschaften hat.
  • Obwohl in der vorliegenden Erfindung eine SBD als ein Beispiel beschrieben wurde, ist die Erfindung nicht hierauf beschränkt und ist sie zum Beispiel auf andere Siliciumcarbid verwendende Halbleitervorrichtungen wie MOSFETs, Bipolartransistoren mit isolierter Gate-Elektrode (IGBTs), Dioden usw. anwendbar. Anders ausgedrückt, bei der beschriebenen Ausführungsform kann eine Siliciumcarbid-Halbleitervorrichtung durch verschiedenartiges Abändern auf der Vorderseite eines SiC-Substrats gebildeter Vorderseiten-Vorrichtungsstrukturen so produziert werden, dass sie verschiedene mit einer ohmschen Elektrode auf der Substratrückseite ausgestattete Konfigurationen hat. Obwohl in der Ausführungsform die Beschreibung anhand eines Falls erfolgte, in welchem bei der zweiten Ionenimplantation zum Bilden des Halbleitergebiets hoher Dichte in der Rückseite des SiC-Substrats Phosphor als Dotierungsstoff verwendet wird, ist die Erfindung nicht hierauf beschränkt und sind verschiedene Rückseiten-Vorrichtungsstrukturen entsprechende Abänderungen möglich. Spezieller können zum Beispiel, wenn durch die zweite Ionenimplantation ein n-Halbleitergebiet hoher Dichte gebildet wird, Phosphor, Arsen (As), Stickstoff (N) verwendet werden; können, wenn durch die zweite Ionenimplantation ein n-Halbleitergebiet hoher Dichte gebildet wird, Aluminium, Bor (B), Magnesium (Mg), Gallium (Ga) verwendet werden. Ferner ist die Erfindung, obwohl in der beschriebenen Ausführungsform die Verwendung eines Epitaxialsubstrats, auf welchem n–-SiC-Epitaxialschichten auf einem n-SiC-Substrat übereinandergeschichtet sind, beschrieben wird, nicht hierauf beschränkt und kann auch ein n–-SiC-Substrat einer Dicke, welche derjenigen des Epitaxialsubstrats entspricht, verwendet werden. Ferner ist die vorliegende Erfindung auch wirksam, wenn die Leitfähigkeitstypen (n-Typ, p-Typ) des Halbleitersubstrats oder der Halbleiterschichten in der beschriebenen Ausführungsform umgekehrt werden.
  • INDUSTRIELLE ANWENDUNGSMÖGLICHKEITEN
  • Wie beschrieben, sind die Siliciumcarbid-Halbleitervorrichtung und das Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung bei mit einer Metallelektrode, welche einen ohmschen Kontakt zu einem Siliciumcarbid-Halbleiter bildet, ausgestatteten Leistungshalbleitern nutzbar.
  • Bezugszeichenliste
    • 1
    n-SiC-Substrat
    2
    n–-SiC-Epitaxialschicht
    3
    p+-Halbleitergebiet
    4
    Zwischenschicht-Isolierfilm
    4a
    Kontaktloch
    5
    Schottky-Elektrode
    6
    Elektroden-Anschlussfleck
    7
    n+-Halbleitergebiet
    8
    Ohmsche Elektrode
    9
    Außenanschlusselektroden-Schicht
    11
    Kohlenstoff-Schutzfilm

Claims (10)

  1. Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung, enthaltend: einen ersten Prozess des Implantierens eines Fremdstoffs in eine Rückseite eines aus Siliciumcarbid gebildeten Halbleitersubstrats und des Bildens eines Halbleitergebiets hoher Dichte, welches eine höhere Störstellendichte als diejenige des Halbleitersubstrats hat, in einer Oberflächenschicht der Rückseite des Halbleitersubstrats; einen zweiten Prozess des Bildens einer Metallelektrode in einer Oberfläche des Halbleitergebiets hoher Dichte; und einen dritten Prozess des Bildens eines ohmschen Kontakts des Halbleitergebiets hoher Dichte und der Metallelektrode durch Wärmebehandlung, wobei die Störstellendichte des Halbleitergebiets hoher Dichte in einem Bereich von 1 × 1019/cm3 bis 8 × 1020/cm3 liegt, und eine Dicke des Halbleitergebiets hoher Dichte höchstens 200 nm beträgt.
  2. Verfahren nach Anspruch 1, wobei die Störstellendichte des Halbleitergebiets hoher Dichte höchstens 4 × 1020/cm3 betragt.
  3. Verfahren nach Anspruch 1, wobei im ersten Prozess eines der Elemente Aluminium, Phosphor, Arsen, Stickstoff, Bor, Magnesium und Gallium als der Fremdstoff implantiert wird.
  4. Verfahren nach Anspruch 1, wobei im ersten Verfahren der Fremdstoff durch eine Beschleunigungsenergie von höchstens 150 keV implantiert wird.
  5. Verfahren nach Anspruch 1, wobei im zweiten Prozess aufeinanderfolgend eine Nickelschicht und eine Titanschicht in der Oberfläche des Halbleitergebiets hoher Dichte gebildet werden, und im dritten Prozess die Nickelschicht und das Halbleitergebiet hoher Dichte wärmebehandelt werden, so dass sie reagieren und eine Nickelsilicidschicht als die Metallelektrode bilden.
  6. Verfahren nach einem der Ansprüche 1 bis 4, wobei im zweiten Prozess eine Vorderseiten-Vorrichtungsstruktur in einer Vorderseite des Halbleitersubstrats gebildet wird.
  7. Siliciumcarbid-Halbleitervorrichtung, enthaltend: ein Halbleitergebiet hoher Dichte, welches in einer Oberflächenschicht der Rückseite eines aus Siliciumcarbid gebildeten Halbleitersubstrats angeordnet ist und welches eine höhere Störstellendichte als diejenige des Halbleitersubstrats hat; und eine Metallelektrode, welche in einer Oberfläche des Halbleitergebiets hoher Dichte angeordnet ist und einen ohmschen Kontakt zum Halbleitergebiet hoher Dichte bildet, wobei die Störstellendichte des Halbleitergebiets hoher Dichte in einem Bereich von 1 × 1019/cm3 bis 8 × 1020/cm3 liegt, und eine Dicke des Halbleitergebiets hoher Dichte höchstens 200 nm beträgt.
  8. Siliciumcarbid-Halbleitervorrichtung nach Anspruch 7, wobei die Störstellendichte des Halbleitergebiets hoher Dichte höchstens 4 × 1020/cm3 beträgt.
  9. Siliciumcarbid-Halbleitervorrichtung nach Anspruch 7, wobei die Metallelektrode eine Nickelsilicidschicht ist.
  10. Siliciumcarbid-Halbleitervorrichtung nach einem der Ansprüche 7 bis 9, wobei eine Vorderseiten-Vorrichtungsstruktur in einer Vorderseite des Halbleitersubstrats angeordnet ist.
DE112014004717.1T 2013-11-22 2014-11-12 Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung Withdrawn DE112014004717T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013242367A JP6222771B2 (ja) 2013-11-22 2013-11-22 炭化珪素半導体装置の製造方法
JP2013-242367 2013-11-22
PCT/JP2014/079996 WO2015076166A1 (ja) 2013-11-22 2014-11-12 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112014004717T5 true DE112014004717T5 (de) 2016-07-07

Family

ID=53179433

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014004717.1T Withdrawn DE112014004717T5 (de) 2013-11-22 2014-11-12 Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US10600921B2 (de)
JP (1) JP6222771B2 (de)
CN (1) CN105765698A (de)
DE (1) DE112014004717T5 (de)
WO (1) WO2015076166A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6356428B2 (ja) * 2014-02-17 2018-07-11 株式会社東芝 半導体装置およびその製造方法
EP3067935A1 (de) * 2015-03-10 2016-09-14 ABB Technology AG Leistungshalbleitergleichrichter mit steuerbarer Einschaltzustandsspannung
CN105470119B (zh) * 2015-11-19 2018-09-11 泰科天润半导体科技（北京）有限公司 一种碳化硅器件的正面欧姆接触的加工方法
JP6767705B2 (ja) * 2016-04-28 2020-10-14 パナソニックＩｐマネジメント株式会社 半導体素子
CN107026075A (zh) * 2016-08-31 2017-08-08 佛山芯光半导体有限公司 采用离子注入增强激光退火制备碳化硅欧姆接触的方法
KR20180124459A (ko) * 2017-05-12 2018-11-21 한국전기연구원 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법
US10615292B2 (en) * 2018-03-27 2020-04-07 Hong Kong Applied Science And Technology Research Institute Co., Ltd. High voltage silicon carbide Schottky diode flip chip array
JP7135443B2 (ja) * 2018-05-29 2022-09-13 富士電機株式会社 炭化ケイ素半導体装置及びその製造方法
CN109461768A (zh) * 2018-10-31 2019-03-12 秦皇岛京河科学技术研究院有限公司 一种SiC结势垒肖特基二极管及其制造方法
JP7231040B2 (ja) * 2019-07-29 2023-03-01 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102022209805A1 (de) 2022-09-19 2024-03-21 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Erzeugen eines elektrischen Kontaktes, Halbleiteranordnung und Halbleiterbauelement

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803243B2 (en) * 2001-03-15 2004-10-12 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6884644B1 (en) * 1998-09-16 2005-04-26 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6599644B1 (en) * 2000-10-06 2003-07-29 Foundation For Research & Technology-Hellas Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide
US6909119B2 (en) * 2001-03-15 2005-06-21 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP4463448B2 (ja) * 2001-09-07 2010-05-19 パナソニック株式会社 ＳｉＣ基板及びＳｉＣ半導体素子の製造方法
US7105875B2 (en) * 2004-06-03 2006-09-12 Wide Bandgap, Llc Lateral power diodes
US7026669B2 (en) * 2004-06-03 2006-04-11 Ranbir Singh Lateral channel transistor
JP4087368B2 (ja) * 2004-09-21 2008-05-21 新電元工業株式会社 ＳｉＣ半導体装置の製造方法
JP3914226B2 (ja) * 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
JP4942134B2 (ja) * 2005-05-20 2012-05-30 日産自動車株式会社 炭化珪素半導体装置の製造方法
US8368165B2 (en) * 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
JP2008135611A (ja) * 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
US7820534B2 (en) * 2007-08-10 2010-10-26 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
WO2009054140A1 (ja) * 2007-10-24 2009-04-30 Panasonic Corporation 半導体素子およびその製造方法
JP2009302510A (ja) * 2008-03-03 2009-12-24 Fuji Electric Device Technology Co Ltd トレンチゲート型半導体装置およびその製造方法
US7851881B1 (en) * 2008-03-21 2010-12-14 Microsemi Corporation Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode
CN101335201A (zh) * 2008-05-30 2008-12-31 西安电子科技大学 n型SiC半导体器件欧姆接触的制作方法
CN102187464B (zh) 2008-10-23 2014-04-16 本田技研工业株式会社 电极、半导体装置、及其制造方法
JP5588671B2 (ja) * 2008-12-25 2014-09-10 ローム株式会社 半導体装置の製造方法
KR101327657B1 (ko) * 2009-04-16 2013-11-12 미쓰비시덴키 가부시키가이샤 탄화 규소 쇼트키 다이오드의 제조 방법
JP5525940B2 (ja) * 2009-07-21 2014-06-18 ローム株式会社 半導体装置および半導体装置の製造方法
US9548206B2 (en) * 2010-02-11 2017-01-17 Cree, Inc. Ohmic contact structure for group III nitride semiconductor device having improved surface morphology and well-defined edge features
JP5544918B2 (ja) 2010-02-16 2014-07-09 住友電気工業株式会社 炭化珪素絶縁ゲート型半導体素子およびその製造方法
DE112011101254B4 (de) 2010-04-06 2017-04-06 Mitsubishi Electric Corporation Leistungshalbleiterbauteile und Verfahren zu deren Herstellung
JP2012004269A (ja) 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
WO2012032735A1 (ja) * 2010-09-06 2012-03-15 パナソニック株式会社 半導体装置およびその製造方法
CN103229275B (zh) * 2011-04-11 2015-10-07 新电元工业株式会社 碳化硅半导体装置及其制造方法
JP5777455B2 (ja) * 2011-09-08 2015-09-09 株式会社東芝 半導体装置および半導体装置の製造方法
US8680587B2 (en) * 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
JP5869291B2 (ja) * 2011-10-14 2016-02-24 富士電機株式会社 半導体装置
JP6112698B2 (ja) 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体素子及びその製造方法
JP6053103B2 (ja) * 2012-04-12 2016-12-27 富士電機株式会社 ワイドバンドギャップ半導体装置およびその製造方法
JP5966556B2 (ja) * 2012-04-18 2016-08-10 富士電機株式会社 半導体デバイスの製造方法
JP6253133B2 (ja) * 2012-04-27 2017-12-27 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6206862B2 (ja) * 2012-05-31 2017-10-04 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2014175470A (ja) * 2013-03-08 2014-09-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP6296445B2 (ja) * 2014-02-10 2018-03-20 ローム株式会社 ショットキーバリアダイオード
US8962468B1 (en) * 2014-04-23 2015-02-24 United Silicon Carbide, Inc. Formation of ohmic contacts on wide band gap semiconductors

Also Published As

Publication number Publication date
US10600921B2 (en) 2020-03-24
US20160254393A1 (en) 2016-09-01
WO2015076166A1 (ja) 2015-05-28
JP2015103631A (ja) 2015-06-04
JP6222771B2 (ja) 2017-11-01
CN105765698A (zh) 2016-07-13

Similar Documents

Publication Publication Date Title
DE112014004717T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE112013002518B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE19723176C1 (de) Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
DE112010001476B4 (de) Verfahren zur Herstellung eines Siliciumcarbidhalbleiterbauteils
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102013225320B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112017007060T5 (de) Leistungshalbleitereinheit
DE102018107966B4 (de) Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE102013106946B4 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
DE112013001821T5 (de) Siliciumcarbid-Halbleiterbauelement
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE102015223405A1 (de) Siliziumkarbid-Substrat, Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung eines Siliziumkarbid-Substrats
DE112017003667B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102014101130A1 (de) Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung
DE3037316A1 (de) Verfahren zur herstellung von leistungs-schaltvorrichtungen
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE112016002613T5 (de) Leistungs-Halbleiterbauelement
DE102005061263B4 (de) Halbleiterwafersubstrat für Leistungshalbleiterbauelemente sowie Verfahren zur Herstellung desselben
DE112014003637T5 (de) Hochspannungs-Halbleitervorrichtung und Herstellungsverfahren derselben
WO2000014805A1 (de) Halbleitervorrichtung mit ohmscher kontaktierung und verfahren zur ohmschen kontaktierung einer halbleitervorrichtung
DE112006001280B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102017118292A1 (de) Sperrschichtbildung unter Verwendung einer thermischen Bearbeitung
DE112017003513T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE112014004395T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee