DE102013225320B4 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102013225320B4
DE102013225320B4 DE102013225320.6A DE102013225320A DE102013225320B4 DE 102013225320 B4 DE102013225320 B4 DE 102013225320B4 DE 102013225320 A DE102013225320 A DE 102013225320A DE 102013225320 B4 DE102013225320 B4 DE 102013225320B4
Authority
DE
Germany
Prior art keywords
substrate
dummy substrate
semiconductor substrates
layer
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013225320.6A
Other languages
English (en)
Other versions
DE102013225320A1 (de
Inventor
Toshikazu Tanioka
Yoichiro Tarui
Kazuo Kobayashi
Hideaki YUKI
Yosuke SETOGUCHI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102013225320A1 publication Critical patent/DE102013225320A1/de
Application granted granted Critical
Publication of DE102013225320B4 publication Critical patent/DE102013225320B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten:(a) Vorbereiten eines Dummy-Substrats (22) und einer Mehrzahl an Halbleitersubstraten (31, 32, 33, 34, 35);(b) Ausbilden anorganischer Schichten (22f) (31f, 32f, 33f, 34f, 35f) auf einer Rückseitenfläche des Dummy-Substrats (22) und Rückseitenflächen der Mehrzahl von Halbleitersubstraten (31, 32, 33, 34, 35) mit solch einer Dicke, dass die anorganischen Schichten resistent gegenüber einer Temperatur einer thermischen Oxidationsbehandlung oder einer Wärmebehandlung sind und dass sie eine Menge an oxidierenden oder reduzierenden Gasen, die die Rückseitenflächen des Dummy-Substrats (22) und der Mehrzahl von Halbleitersubstraten (31, 32, 33, 34, 35) erreichen, hinreichend verringern;(c) Anordnen des Dummy-Substrats (22) und der Mehrzahl an Halbleitersubstraten (31, 32, 33, 34, 35) in einer Aufschichtung mit in die gleiche Richtung zeigenden Oberflächen und mit einem Abstand zueinander; und(d) Durchführen einer thermischen Oxidationsbehandlung oder einer Wärmenachbehandlung über den Oberflächen der Halbleitersubstrate (31, 32, 33, 34, 35) in einer oxidierenden Gasatmosphäre oder einer reduzierenden Gasatmosphäre nach den Schritten (b) und (c), wobei im Schritt (b) die anorganischen Schichten auf der Rückseitenfläche des Dummy-Substrats (22) und den Rückseitenflächen der Mehrzahl von Halbleitersubstraten (31, 32, 33, 34, 35) ausgebildet werden aber die anorganischen Schichten nicht auf der Vorderseitenoberfläche des Dummy-Substrats (22) ausgebildet werden,wobei das Dummy-Substrat (22) durch ein gegenüber jedem der Halbleitersubstrate (31, 32, 33, 34, 35) unterschiedliches Material ausgebildet wird.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung und insbesondere auf ein Verfahren zur Wärmebehandlung eines Halbleitersubstrats.
  • US 2008/0 299 739 A1 offenbart ein Verfahren zum Herstellen einer Halbleitervorrichtung, bei dem ein erster isolierender Film auf Rückseitenoberflächen einer Mehrzahl von SiliziumSubstraten ausgebildet wird, die Mehrzahl von SiliziumSubstraten erwärmt wird, damit Oxidhinterlassenschaften in dem ersten isolierenden Film ausgasen, und nach dem Erwärmen der Silizium-Substrate die Oberfläche der Mehrzahl von SiliziumSubstraten in einem Chargenverfahren oxidiert wird.
  • US 7 611 989 B2 offenbart ein Verfahren zum Bereitstellen von kostengünstigen Dummy-Wafern, bei dem Dummy-Wafer aus Polysilizium in Dummy-Schlitze eines turmförmigen Trägers für eine thermische Behandlung gesetzt werden. Auf den Dummy-Wafern kann Nitrid ausgebildet sein. Die beiden Oberflächen der Wafer werden beschliffen und danach oxidiert und durch Ätzen gesäubert.
  • US 5 516 283 A offenbart eine Vorrichtung zur Behandlung einer Mehrzahl von kreisförmigen Wafern, die eine Röhrenheizung, eine Horde und eine Mehrzahl von Wärmeübertragungskörpern aufweist. Die Röhrenheizung weist innen einen Heizraum auf, in den die Wärme eingestrahlt wird. Die Horde wird in den Heizraum geladen und hält die Wafer parallel. Die Wärmeübertragungskörper sind zwischen den Wafern angeordnet.
  • In dem Fall, in dem ein Halbleitersubstrat in einer Vorrichtung vom Batch-Typ (Batchprozess- bzw. Chargenprozessvorrichtung) wärmebehandelt wird, wird normalerweise ein Füllsubstrat (welches hier im Folgenden als „Dummy-Substrat“ bezeichnet wird) zum Beseitigen eines Steckplatz-Zwischenraums, um eine Wärmeverteilung gleichförmig zu machen, oder ein Monitorsubstrat zum Überwachen eines Prozesses direkt über einem oberen Ende der Produktsubstrate, die in einer vertikalen Richtung angeordnet sind, vorgesehen (siehe die japanische Patentoffenlegungsschrift JP 2009-117646 A ). Beispielsweise wird in einigen Fällen ein Monitorsubstrat zum Überwachen einer Dicke eines ausgebildeten Films bei einem thermischen Oxidationsschritt oder einem CVD(chemische Gasphasenabscheidung)-Schritt vorgesehen. Das gleiche Material wie jenes des Produktsubstrats kann für das Dummy-Substrat oder das Monitorsubstrat verwendet werden. In dem Fall, in dem das Material des Produktsubstrats jedoch Siliziumcarbid (welches hier im Folgenden als SiC bezeichnet wird) ist, wird üblicherweise ein preiswerteres Substrat, wie beispielsweise ein Siliziumsubstrat (welches hier im Folgenden als Si bezeichnet wird) verwendet.
  • In dem Fall, in dem eine thermische Oxidation eines Produktsubstrats mit einem auf einer Rückseite ausgebildeten anorganischen Film durchgeführt wird, wird ein Nebenprodukt erzeugt durch eine Reaktion eines Atmosphärengases über der Rückseite des Dummy-Substrats, falls nicht ein anorganischer Film auf dessen Rückseite ausgebildet ist. Aus diesem Grund gibt es das Problem, dass beim Atmosphärengas, welchem die Oberflächen des Produktsubstrats, das direkt unterhalb des Dummy-Substrats angeordnet ist, und welchem die Oberflächen der anderen Substrate ausgesetzt sind, ein Unterschied entsteht und somit unterschiedliche elektrische Eigenschaften erhalten werden.
  • Es ist eine Aufgabe der vorliegenden Erfindung, zu verhindern, dass prozessierte Substrate, die nahe einem Dummy-Substrat sind, unterschiedliche elektrische Eigenschaften gegenüber jenen der anderen prozessierten Substrate aufweisen in dem Fall, in dem das Dummy-Substrat und die Mehrzahl der prozessierten Substrate in einem mit einem Zwischenraum zueinander aufeinandergestapelten Zustand durch eine Batch-Typ-Vorrichtung wärmebehandelt werden.
  • Die Aufgabe wird gelöst durch ein Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Gemäß dem Verfahren zum Herstellen einer Halbleitervorrichtung entsprechend der vorliegenden Erfindung wird die anorganische Schicht auf der rückseitigen Fläche sowohl des Dummy-Substrats als auch der Halbleitersubstrate in dem Schritt (b) ausgebildet. Folglich wird ein Atmosphärengas bei der Wärmebehandlung nicht an der rückseitigen Fläche jedes der Substrate verbraucht. Deshalb ist das Ausmaß, mit dem das Atmosphärengas an der Oberfläche jedes der Substrate reagiert (die Menge des verbrauchten Atmosphärengases über jeder der Oberflächen), gleichförmig, so dass bewirkt wird, dass die elektrischen Eigenschaften gleich sind.
  • Weitere Merkmale und Zweckmäßigkeiten der vorliegenden Erfindung ergeben sich anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Zeichnungen.
    • 1 ist eine Ansicht, die ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigt.
    • 2A und 2B sind Schnittansichten, von denen jede eine Halbleitervorrichtung darstellt, die durch das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung hergestellt wird.
    • 3 bis 9B sind Schnittansichten, von denen jede einen Herstellungsprozess einer Halbleitervorrichtung durch das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung darstellt.
    • 10 und 11 sind Ansichten, die jeweils ein Verfahren zum Herstellen einer Halbleitervorrichtung, von dem ausgegangen wird, zeigt.
    • 12 ist ein Diagramm, das eine elektrische Eigenschaft einer Halbleitervorrichtung zeigt, die durch das Verfahren zum Herstellen einer Halbleitervorrichtung, von dem ausgegangen wird, hergestellt wurde.
    • 13 ist ein Diagramm, das die Dicke eines Oxidfilms der Halbleitervorrichtung, die durch das Verfahren zum Herstellen einer Halbleitervorrichtung, von dem ausgegangen wird, hergestellt wurde, zeigt.
  • Erste Ausführungsform
  • 10 ist eine Ansicht, die ein Verfahren zum Herstellen einer Halbleitervorrichtung, von dem ausgegangen wird, zeigt und die Anordnung eines Halbleitersubstrats bei einem Wärmebehandlungsschritt veranschaulicht. In 10 sind die Produktsubstrate 31 bis 35, die als Halbleitersubstrate zum Durchführen einer Wärmebehandlung dienen, in einer vertikalen Richtung in einem Boot 21 in einem Ofen 20 übereinander gestapelt mit einem Spalt zueinander. Ein Dummy-Substrat 22 ist mit einem Spalt dazwischen oberhalb des Produktsubstrats 31 angeordnet, das an der obersten Stelle angeordnet ist. Hier kann anstelle des Dummy-Substrats 22 ein Monitorsubstrat vorgesehen werden oder das Dummy-Substrat 22 kann ebenfalls als Monitorsubstrat verwendet werden.
  • 11 ist eine Ansicht, die ein Verfahren zum Herstellen einer Halbleitervorrichtung, von dem ausgegangen wird, zeigt und die Anordnung eines Substrats in einem Wärmenachbehandlungs(post annealing)-Schritt eines Gateisolationsfilms in einem MOSFET als ein Beispiel darstellt, in dem in der Substratanordnung, die in 10 gezeigt ist, die Produktsubstrate 31 bis 35 wärmebehandelt werden. In 11 ist der in 10 gezeigte Ofen 20 weggelassen. Hier werden SiC-Substrate als Produktsubstrate 31 bis 35 gewählt und für das Dummy-Substrat 22 wird ein Si-Substrat gewählt. Auf der Rückseitenoberfläche der Produktsubstrate 31 bis 35 sind Oxidschichten 31f bis 35f mit einer Dicke von ungefähr 1 µm ausgebildet, während auf der Rückseitenoberfläche des Dummy-Substrats 22 überhaupt keine Schicht ausgebildet ist. Darüber hinaus ist auf der vorderseitigen Oberfläche der Produktsubstrate 31 bis 35 ein Gateisolationsfilm (nicht gezeigt) mit einer Dicke von ungefähr 50 nm ausgebildet.
  • 12 ist ein Diagramm, das eine elektrische Eigenschaft der Halbleitervorrichtung zeigt, die durch das Verfahren zum Herstellen einer Halbleitervorrichtung, von dem ausgegangen wird, hergestellt wurde. 12 veranschaulicht eine Drainstrom Id-Gatespannungs-Vg-Kennlinie eines SiC-MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor), der mittels eines Wärmenachbehandlungsschritts eines Gateisolationsfilms in der in 11 gezeigten Substratanordnung ausgebildet wurde. Hier wird angenommen, dass die Wärmenachbehandlung in einer Feuchtoxidationsatmosphäre bzw. WET (H2/O2-Mischungs)-Atmosphäre durchgeführt wird. Die Wärmenachbehandlung in der WET-Atmosphäre ist ein Prozess zum Erhöhen einer Spannung (Schwellenspannung), bei der ein Drainstrom ansteigt. Der mit dem Produktsubstrat 31 ausgebildete SiC-MOSFET wird als ein Produkt (1) bezeichnet und die mit den Produktsubstraten 32 bis 35 ausgebildeten SiC-MOSFETs werden in der gleichen Weise als Produkte (2) bis (5) bezeichnet.
  • Es ist aus 12 ersichtlich, dass eine Schwellenspannung des Produkts (1), das direkt unterhalb des Dummy-Substrats 22 vorgesehen (angeordnet) war, niedriger ist als eine Schwellenspannung der Produkte (2) bis (5) und ein abweichender Verlauf der Kennlinie wird bei dem Produkt (1) erzeugt. Die Anmelderin sieht hierfür folgenden Grund:
  • Ein WET-Atmosphärengas wird über der Rückseitenfläche des Si-Substrats (des Dummy-Substrats 22) und der Vorderseitenoberfläche des SiC-Substrats (des Produktsubstrats 31) in einem Bereich A von 11 verbraucht, während das WET-Atmosphärengas über der Rückseitenfläche des SiC-Substrats (des Produktsubstrats 33) und der Vorderseitenoberfläche des SiC-Substrats (des Produktsubstrats 34) in einem Bereich B von 11 verbraucht wird. Das WET-Atmosphärengas wird durch thermische Oxidation an der Rückseitenfläche des Si-Substrats (des Dummy-Substrats 22) verbraucht, so dass ein Reaktionsnebenprodukt erzeugt wird. Da andererseits die dicke Oxidschicht 33f auf der Rückseitenfläche des SiC-Substrats (des Produktsubstrats 33) ausgebildet ist, kann man das WET-Atmosphärengas, welches thermisch diffundiert, um mit dem SiC-Substrat zu reagieren, vernachlässigen. Der Unterschied wurde als Ursache für die Abweichung der Kurve des Produktes (1) angesehen.
  • Deshalb wurde angenommen, dass die Kennlinienabweichung beim Produkt (1) beseitigt werden kann, wenn kein WET-Atmosphärengas an der Rückseitenfläche des Dummy-Substrats 22 verbraucht wird und eine Untersuchung zur Bestätigung wurde durchgeführt. Wie in 1 gezeigt, wurde bei der vorliegenden Erfindung eine anorganische Schicht 22f (SiO2) mit einer Dicke von einigen µm auf der Rückseitenfläche des Dummy-Substrats 22 ausgebildet. Zusätzlich wurde bei der gleichen Substratanordnung wie jener von 11 eine Wärmebehandlung durchgeführt. Als Folge wurde die Kennlinienabweichung beim Produkt (1) beseitigt.
  • Hierbei wurde die Kennlinienabweichung in dem Fall, in dem das Material des Dummy-Substrats 22 und das Material der Produktsubstrate 31 bis 35 unterschiedlich zueinander sind, berücksichtigt. Wenn die Materialien unterschiedlich zueinander sind, dann sind die Reaktionsraten oder die Reaktionsnebenprodukte unterschiedlich voneinander. Verglichen zu dem Fall, in dem das gleiche Material verwendet wird, wird daher ein Unterschied im Atmosphärengas in den Regionen A und B von 11 vergrößert. Als Folge können die Wirkungen der vorliegenden Erfindung verstärkt werden.
  • Auch in dem Fall, in dem das Dummy-Substrat 22 aus dem gleichen Material ausgebildet ist wie jenem von jedem der Produktsubstrate 31 bis 35, tritt jedoch das gleiche Problem auf. Insbesondere in dem Fall, in dem eine Ebenenrichtungs-Abhängigkeit einer Oxidationsrate groß ist, ist die Kennlinienabweichung groß, so dass die Wirkungen der vorliegenden Erfindung in besonderem Maße hervortreten. In dem Falle von 4H-SiC ist beispielsweise eine Oxidationsrate einer (0001)-Ebene ungefähr um einen Faktor zehn oder mehr höher als jene einer (000-1)-Ebene. In dem Fall, in dem die (000-1)-Ebene als die Rückseitenfläche gewählt wird und ein Dummy-Substrat mit einer Rückseitenoberfläche, auf der nichts ausgebildet wurde, verwendet wird, um ein Produkt mit einer Isolationsschicht mit einer Dicke von einigen µm, die auf einer Rückseitenfläche ausgebildet ist, wärmezubehandeln, wird ein Unterschied in der Gasatmosphäre zwischen den Regionen A und B in 11 vergrößert. 13 zeigt eine Dicke einer Oxidschicht, die durch thermische Oxidation in einer 100%igen O2-Atmosphäre bei der gleichen Substratanordnung wie jener von 11 ausgebildet wurde mit der Ausnahme, dass für das Dummy-Substrat 22 das gleiche SiC-Substrat wie für jedes der Produktsubstrate 31 bis 35 gewählt wurde und ein Produktsubstrat 36 (nicht gezeigt) direkt unterhalb des Produktsubstrats 35 hinzugefügt wurde. In 13 wird ähnlich zu 12 der mit dem Produktsubstrat 31 ausgebildete SiC-MOSFET als Produkt (1) bezeichnet und der mit dem Produktsubstraten 32 bis 36 ausgebildete SiC-MOSFET wird in der gleichen Weise als Produkt (2) bis Produkt (6) bezeichnet.
  • Von 13 ist ersichtlich, dass die Dicke der in dem Produkt (1) direkt unterhalb des Dummy-Substrats 22 ausgebildeten Oxidschicht größer ist als jene für jedes der Produkte (2) bis (6). Dieses Phänomen kann ebenfalls mit dem gleichen Modell erklärt werden wie das Phänomen in 12. Mit anderen Worten, eine thermische Oxidationsreaktion tritt an der Rückseitenoberfläche des SiC-Substrats (des Dummy-Substrats 22) auf, so dass ein CO- oder CO2-Reaktionsprodukt erzeugt wird. Folglich wird die Gasatmosphäre verändert, da die Oxidationsrate erhöht ist.
  • Auf der Grundlage der obigen Erwägungen wird bei der vorliegenden Erfindung das SiC-Substrat mit der auf der Rückseitenoberfläche mit einer Dicke von einigen µm ausgebildeten Oxidschicht als Dummy-Substrat 22 verwendet. Folglich kann die Abweichung beim Produkt (1) beseitigt werden.
  • Obwohl das Beispiel beschrieben wurde, bei dem das SiC-Substrat mit der auf der Rückseitenfläche ausgebildeten Oxidschicht mit einem Oxidationsgastyp wärmebehandelt wird (eine WET-Atmosphäre, eine O2-Atmosphäre), könnte die Abweichung hervorgerufen werden unabhängig vom Typ des Substrats oder dem Vorhandensein einer Schicht auf der Rückseitenoberfläche des Substrats, falls eine Situation herbeigeführt wird, in der in den Regionen A und B, die in 11 gezeigt sind, Gase verbraucht werden oder nachfolgend Gase erzeugt werden, die voneinander verschieden sind.
  • Obwohl das Beispiel beschrieben wurde, in dem die Wärmebehandlung mit dem oxidationsbasierten Gas durchgeführt wird, könnte ferner das Problem der Abweichung ebenfalls in dem Fall auftreten, in dem die Wärmebehandlung mit einem Gas durchgeführt wird, das mit dem Substrat reagiert, beispielsweise ein reduzierendes Gas oder dergleichen.
  • Bei der vorliegenden Erfindung werden daher auf der Rückseiten- oberfläche des Dummy-Substrats, welche nur langsam mit dem oxi- dierenden Gas, dem reduzierenden Gas oder dergleichen reagiert und eine hohe Temperaturbeständigkeit aufweist, die anorganischen Schichten abgeschieden. Folglich ist es möglich, Abweichungen bei einer Halbleitervorrichtung, die als Produkt dient, zu unterdrücken.
  • MOSFET
  • Es wird ein Beispiel beschrieben, bei dem ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung angewendet wird auf einen Gateisolationsfilmausbildungsschritt für den MOSFET. Obwohl für ein Halbleitersubstrat, das als ein Produktsubstrat dient, ein SiC-Substrat gewählt wird, ist es ebenfalls möglich, ein anderes Substrat, wie beispielsweise Si, GaN, GaAs oder dergleichen zu verwenden. Das Material des Dummy-Substrats ist dabei unterschiedlich zu jedem der Halbleitersubstrate. Weiterhin kann eine herzustellende Vorrichtung eine andere Vorrichtung sein, wie beispielsweise eine pn-Diode, eine SBD(Schottky-Barrieren-Diode), ein BJT (Bipolartransistor), ein JFET (Sperrschicht-FET) oder ein IGBT (Bipolartransistor mit isoliertem Gate) abgesehen von dem MOSFET. Weiterhin kann die vorliegende Erfindung angewendet werden auf einen anderen Schritt des Durchführens einer Wärmebehandlung durch eine Batch-Typ-Vorrichtung, wie beispielsweise einen Schritt der Wärmebehandlung einer Metallelektrode zusätzlich zu dem Gateisolationsfilm-Ausbildungsschritt.
  • 2 ist eine typische Schnittansicht, die einen MOSFET 100 vom vertikalen Typ zeigt, der durch das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung hergestellt wurde. Der MOSFET 100 ist eine Siliziumcarbid-Halbleitervorrichtung, die mittels der Produktsubstrate 31 bis 35, die in 1 gezeigt sind, hergestellt wurde. 2A zeigt einen Innenabschnitt einer Zelle und 2B zeigt einen Außenumfangsabschnitt der Zelle. Obwohl die Beschreibung durchgeführt wird unter der Annahme, dass ein erster Leitungstyp ein n-Typ ist und ein zweiter Leitungstyp ein p-Typ ist, können die Leitungstypen vertauscht sein.
  • Der MOSFET 100 enthält ein SiC-Substrat 1, eine SiC-Driftschicht 2, eine Basisregion 3, eine Sourceregion 4, einen Gateisolationsfilm 5, eine Gateverdrahtung 6, eine Sourceelektrode 7, eine Drainelektrode 8, eine Zwischenschichtisolationsschicht 9 und eine Gateelektrode 10. Das SiC-Substrat 1 weist eine Ebenenrichtung einer ersten Hauptoberfläche (einer Vorderseitenoberfläche) auf, die eine (0001)-Ebene ist, ist vom n-Typ mit einem 4H-Polytyp und hat einen niedrigen Widerstand. Die SiC-Driftschicht 2 ist auf der ersten Hauptoberfläche des SiC-Substrats 1 ausgebildet. Die Basisregion 3 ist selektiv auf einer Oberflächenschicht der SiC-Driftschicht 2 ausgebildet und enthält Aluminium (Al) als p-Typ-Verunreinigung. Die Sourceregion 4 ist selektiv auf der Oberflächenschicht der Basisregion 3 in dem Innenabschnitt der Zelle ausgebildet und enthält Stickstoff (N) als n-Typ-Verunreinigung.
  • Der Gateisolationsfilm 5 ist über der Sourceregion 4, der Basisregion 3 und der SiC-Driftschicht 2 ausgebildet und zwischen die beiden Sourceregionen 4 gefügt, welche nahe beieinander sind. Die Gateverdrahtung 6 ist auf dem Gateisolationsfilm 5 ausgebildet. Die Sourceelektrode 7 ist auf einer Oberfläche der Sourceregion 4 ausgebildet, auf der der Gateisolationsfilm 5 nicht ausgebildet ist. Ferner ist die Drainelektrode 8 auf einer zweiten Hauptoberfläche an einer der ersten Hauptoberfläche des SiC-Substrats 1 gegenüberliegenden Seite, d.h. auf einer Rückseitenfläche, ausgebildet. Die Gateverdrahtung 6 und die Sourceelektrode 7 sind voneinander durch die Zwischenlagen-Isolationsschicht 9 getrennt. Die Gateverdrahtung 6 ist von dem Innenabschnitt der Zelle bis zu dem Außenabschnitt der Zelle vorhanden und bildet einen Kontakt mit der Gateelektrode 10 an dem Außenumfang der Zelle.
  • Herstellungsverfahren
  • 3 bis 9B sind Schnittansichten, die ein Verfahren zum Herstellen des MOSFET 100 zeigen. Das Verfahren zum Herstellen des MOSFET 100 wird nun unter Bezugnahme auf 3 bis 9B beschrieben.
  • Zuallererst wird die SiC-Driftschicht 2 mittels eines CVD-Verfahrens auf der ersten Hauptoberfläche (der Vorderseitenoberfläche) des SiC-Substrats 1 aufgewachsen (3). Eine n-Typ-Verunreinigungskonzentration der SiC-Driftschicht 2 wird auf 1×1015 cm-3 bis 1×1017 cm-3 gesetzt und eine Dicke wird auf 5 bis 50 µm gesetzt.
  • Als nächstes wird auf einer Oberfläche der SiC-Driftschicht 2 eine Maske 41 ausgebildet und zum Implantieren von Al-Ionen als p-Typ-Verunreinigung in die SiC-Driftschicht 2 verwendet ( 4). Zu diesem Zeitpunkt wird eine Implantationstiefe der Al-Ionen auf ungefähr 0,5 bis 3 µm eingestellt, welche eine Dicke der SiC-Driftschicht 2 nicht übersteigt. Ferner wird angenommen, dass eine Verunreinigungskonzentration der auf diese Weise implantierten Al-Ionen von 1×1017 cm-3 bis 1×1019 cm-3 reicht und höher ist als die n-Typ-Verunreinigungskonzentration der SiC-Driftschicht 2. Hierbei dient jede der Regionen in der SiC-Driftschicht 2, welche vom p-Typ ist und der Al-Ionenimplantation unterzogen wird, als Basisregion 3.
  • Nachdem die Maske 41 entfernt wurde, wird nachfolgend eine Maske 42 auf der Oberfläche der SiC-Driftschicht 2 ausgebildet und zum Implantieren von N-Ionen, die als n-Typ-Verunreinigung dienen, auf der Oberfläche der SiC-Driftschicht 2 (5). Eine Implantationstiefe der N-Ionen wird kleiner gewählt als eine Dicke der Basisregion 3. Ferner wird angenommen, dass eine Verunreinigungskonzentration der auf diese Weise implantierten N-Ionen von 1×1018 cm-3 bis 1×1021 cm-3 reicht und eine p-Typ-Verunreinigungskonzentration der Basisregion 3 übersteigt. Jede der Regionen in der SiC-Driftschicht 2, in die N implantiert wird und die vom n-Typ ist, dient als Sourceregion 4. Nachdem die Maske 42 entfernt wurde, wird für 30 Sekunden bis eine Stunde eine Wärmebehandlung bei 1300 bis 1900°C in einer Inertgasatmosphäre, beispielsweise in einem Argon(Ar)-Gas, durch eine Wärmebehandlungsvorrichtung durchgeführt, so dass die implantierten N- und Al-Ionen aktiviert werden.
  • Als nächstes wird die Zwischenlagen-Isolationsschicht 9 durch das CVD-Verfahren (6A und 6B) ausgebildet. Die Zwischenlagen-Isolationsschicht 9 dient zum Vorsehen der in einem nachfolgenden Schritt auszubildenden Gateverdrahtung 6 bei einem Außenumfangsabschnitt eines Chips, wodurch ein Kontakt mit einer Gateelektrode ausgebildet wird. Es ist wünschenswert, dass die Schichtdicke auf 1 bis 3 µm gesetzt wird, so dass eine Gatekapazität nicht beeinflusst wird und ein Durchbruch beim Umschalten, einer Spannungsspitze oder dergleichen nur schwerlich auftritt. BPSG, PSG, TEOS oder dergleichen werden als Material der Zwischenlagen-Isolationsschicht 9 verwendet. Die Zwischenlagen-Isolationsschicht 9 wird auf der Seite der Vorderseitenoberfläche und der Seite der Rückseitenoberfläche des SiC-Substrats 1 ausgebildet. Nach der Schichtausbildung wird die Zwischenlagen-Isolationsschicht 9 auf der Vorderseitenoberfläche in dem Innenabschnitt der Zelle durch Strukturieren und Trockenätzen entfernt und die Zwischenlagen-Isolationsschicht 9 wird auf der Vorderseitenoberfläche ebenfalls an einer gewünschten Position in dem Außenumfangsabschnitt der Zelle entfernt. Andererseits wird die Zwischenlagen-Isolationsschicht 9 auf der Rückseitenfläche des SiC-Substrats 1 belassen und als eine anorganische Schicht mit einer geringen Reaktivität gegenüber einem oxidierenden (reduzierenden) Gas verwendet, d.h. mit hoher Temperaturbeständigkeit, so dass ein separater Schritt des Ausbildens der anorganischen Schicht nicht erforderlich ist. Hier bewirkt die geringe Reaktivität gegenüber dem oxidierenden (reduzierenden) Gas, dass die Schicht solch eine Dicke aufweist, dass sie widerstandsfähig gegenüber einer Temperatur einer thermischen Oxidationsbehandlung oder einer Wärmebehandlung ist und die Menge an oxidierenden oder reduzierenden Gasen, die die Rückseitenoberfläche des SiC-Substrats 1 erreichen, hinreichend erniedrigt. Die Menge an Gas, das durch die Zwischenlagen-Isolationsschicht 9 mit einer Dicke von 1 µm thermisch diffundiert, kann abhängig von einer Temperatur der Wärmebehandlung nahezu vernachlässigt werden.
  • In dem Fall, in dem ein Herstellungsprozess einer Vorrichtung nicht den Schritt des Ausbildens einer Zwischenlagen-Isolationsschicht enthält, wird eine anorganische Schicht mit einer niedrigen Reaktivität gegenüber dem oxidierenden (reduzierenden) Gas und einer hohen Temperaturbeständigkeit separat auf der Rückseitenfläche des SiC-Substrats 1 ausgebildet. Die anorganische Schicht wird durch das CVD-Verfahren, eine thermische Oxidation oder dergleichen ausgebildet und eine Metalloxidschicht, eine Isolationsschicht, wie beispielsweise PSG oder eine Nitridschicht (SiNx) wird als Material verwendet. In dem Falle, in dem eine Nitridschicht verwendet wird als anorganische Schicht, ist es nicht notwendig, von Neuem eine Nitridschicht auszubilden, wenn ein Gateaufbau einer Vorrichtung SiO2/SiNx/SiC ist, d.h. die Gateisolationsschicht 5 einen zweilagigen Aufbau aufweist, der eine Nitridschicht und eine Siliziumoxidschicht enthält. Die Dicke der anorganischen Schicht wird so festgelegt, dass das oxidierende (reduzierende) Gas kaum die Rückseitenoberfläche des SiC-Substrats 1 erreicht, sogar wenn das oxidierende (reduzierende) Gas thermisch diffundiert. In Abhängigkeit von der Art des oxidierenden (reduzierenden) Gases ist es hinreichend, dass die Dicke der anorganischen Schicht größer oder gleich 1 µm ist, wenn die Wärmebehandlung bei 1300°C oder weniger durchgeführt wird. Nach der Ausbildung der anorganischen Schicht auf der Vorderseitenoberfläche und Rückseitenoberfläche des SiC-Substrats 1 mit der oben beschriebenen Randbedingung wird die anorganische Schicht auf der (vorderen) Oberflächenseite durch Nassätzen oder Trokkenätzen entfernt.
  • Als Nächstes wird das SiC-Substrat 1 in der Wärmebehandlungsvorrichtung, die in 1 gezeigt ist, angeordnet. Hier entspricht das SiC-Substrat den Produktsubstraten 31 bis 35 in 1. Das Dummy-Substrat 22 mit der anorganischen Schicht 22f mit einer hohen Temperaturbeständigkeit, die im Vorhinein auf der Rückseitenfläche ausgebildet wurde, wird oberhalb jenes der SiC-Substrate 1 angeordnet, welches zuoberst angeordnet ist. Danach wird eine thermische Oxidation in einer O2-Atmosphäre bei 1200 bis 1300°C zum Ausbilden einer SiO2-Schicht, die die Gateisolationsschicht 5 sein soll, durchgeführt (7A und 7B). Die thermische Oxidation wird in einer oxidierenden Gasatmosphäre, wie beispielsweise einer WET-Atmosphäre, einer O2-Atmosphäre oder einer Stickstoffoxid(NO, N2O)-Atmosphäre durchgeführt. Nachfolgend wird eine Wärmenachbehandlung (post annealing) zum Reduzieren eines Grenzflächenniveaus bei SiO2/SiC in der gleichen Weise in der Substratanordnung von 1 durchgeführt. Die Wärmenachbehandlung wird in einer oxidierenden Gasatmosphäre, wie beispielsweise einer WET-Atmosphäre, einer Stickstoffoxid (NO, N2O)-Atmosphäre oder einer POCl3-Atmosphäre oder einer reduzierenden Gasatmosphäre, wie beispielsweise einer H2-Gasatmosphäre oder einer NH3-Gasatmosphäre, durchgeführt.
  • Danach wird eine polykristalline Siliziumschicht mit einer elektrischen Leitfähigkeit auf der Gateisolationsschicht 5 durch ein Niederdruck-CVD-Verfahren ausgebildet und einer Strukturierung unterzogen zum Ausbilden der Gateverdrahtung 6. Hieraufhin wird die Zwischenlagen-Isolationsschicht 9 mit einer Dicke von ungefähr 1,0 bis 3,0 µm durch eine CVD-Vorrichtung ausgebildet zum Bedecken der Gateverdrahtung 6. Nachfolgend werden die Zwischenlagen-Isolationsschicht 9 auf der Rückseitenoberfläche des SiC-Substrats 1 sowie die polykristalline Siliziumschicht durch Nassätzen oder Trockenätzen entfernt ( 8A und 8B). In dem Falle, in dem der Vorrichtungsherstellungsprozess nicht den Schritt des Ausbildens einer Zwischenlagen-Isolationsschicht beinhaltet und eine separate anorganische Schicht ausgebildet wird, wird die anorganische Schicht, die auf der Rückseitenoberfläche des SiC-Substrats 1 ausgebildet ist, entfernt.
  • Als nächstes wird die Zwischenlagen-Isolationsschicht 9 in einer Region, in der die Sourceelektrode ausgebildet werden soll, durch Strukturierung und Trockenätzen entfernt. Nachdem in der Region, in der die Sourceelektrode ausgebildet werden soll, eine Silizidschicht aufgebracht wurde, wird ferner die Zwischenlagen-Isolationsschicht 9 in der Region, in der ein Kontakt zu der Gateverdrahtung 6 geschaffen werden soll, durch Strukturierung (Lithographie) und Trockenätzen entfernt (9A und 9B).
  • Danach werden die Sourceelektrode 7 und die Gateelektrode 10, die elektrisch mit der Sourceregion 4 und der Gateverdrahtung 6 verbunden sein sollen, ausgebildet. Diese Ausbildung geschieht durch Aufbringen einer Schicht einer Al-Legierung oder dergleichen auf der gesamten Oberfläche des Substrats mittels Sputterns und nachfolgendes Durchführen einer Strukturierung und eines Nassätzens. Schließlich wird die Drainelektrode 8 auf der Rückseitenfläche des SiC-Substrats 1 ausgebildet, so dass der in 2 gezeigte MOSFET 100 vom vertikalen Typ fertiggestellt ist. Beispiele für das Material der Drainelektrode 8 beinhalten hier die Al-Legierung und dergleichen.
  • Bei der Durchführung der Wärmebehandlung wurde die anorganische Schicht 22f im Vorhinein lediglich auf der Rückseitenfläche des Dummy-Substrats 22 ausgebildet. Folglich ist es möglich, die Schichtdicke oder dergleichen durch Verwenden der Vorderseitenoberfläche des Dummy-Substrats 22 zu überwachen. Somit kann das Dummy-Substrat 22 auch als ein Monitorsubstrat verwendet werden. In diesem Fall ist es nicht notwendig, ein von dem Dummy-Substrat 22 getrenntes Monitorsubstrat in der gleichen Batch-typ-Vorrichtung anzuordnen. Daher erhöht sich die Anzahl der prozessierten Schichten, so dass eine Produktivität vergrößert wird.
  • Abwandlung
  • Bei Verwendung eines Dummy-Substrats 22, das aus Quarzglas als Material ausgebildet wurde, ist es nicht notwendig, die anorganische Schicht auf der Rückseitenfläche auszubilden, da das Quarzglas selbst eine geringe Reaktivität gegenüber der oxidierenden Gasatmosphäre oder der reduzierenden Gasatmosphäre hat. Unterschiedlich zu dem Fall, in dem die anorganische Schicht ausgebildet wird, ist es darüber hinaus möglich, das Quarzglas-Dummy-Substrat 22 wiederholt zu verwenden.
  • Wirkungen
  • Das Verfahren zum Herstellen einer Halbleitervorrichtung nach der vorliegenden Erfindung beinhaltet die Schritte: (a) Vorbereiten des Dummy-Substrats 22 und der Halbleitersubstrate 31 bis 35, (b) Ausbilden von anorganischen Schichten 22f auf einer Rückseitenfläche des Dummy-Substrats 22 mit solch einer Dicke, dass die Schichten gegenüber einer Temperatur bei einer thermischen Oxidationsbehandlung oder einer Wärmebehandlung resistent sind und eine Menge des oxidierenden oder reduzierenden Gases, das die Rückseitenoberflächen der Mehrzahl der Halbleitersubstrate erreicht, hinreichend erniedrigt wird, (c) stapelförmiges Anordnen des Dummy-Substrats 22 und der Mehrzahl der Produktsubstrate 31 bis 35 mit in die gleiche Richtung zeigenden Oberflächen und einem Zwischenraum zwischen den Substraten und (d) Durchführen einer thermischen Oxidationsbehandlung oder einer Wärmenachbehandlung an den Vorderseitenoberflächen der Halbleitersubstrate 31 bis 35 in einer oxidierenden Gasatmosphäre oder einer reduzierenden Gasatmosphäre nach den Schritten (b) und (c). Durch die Ausbildung der anorganischen Schicht auf der Rückseitenfläche des Dummy-Substrats 22 wird ein Atmosphärengas bei der Wärmebehandlung an den Rückseitenflächen der entsprechenden Substrate 22 und 31 bis 35 nicht verbraucht. Deshalb wird die Verbrauchsmenge des Atmosphärengases über den Oberflächen der Produktsubstrate 31 bis 35 gleichförmig gemacht, so dass die Gleichheit einer elektrischen Eigenschaft bewirkt wird.
  • Nach der vorliegenden Erfindung dient ferner der Schritt (b) zum Ausbilden der anorganischen Schicht 22f lediglich auf der Rückseitenfläche des Dummy-Substrats 22. Deshalb ist es möglich, das Dummy-Substrat 22 als ein Substrat zum Überwachen einer Schichtdicke oder dergleichen für das Prozessmanagement zu verwenden. Folglich ist ein separates Monitorsubstrat nicht erforderlich. Deshalb kann eine Produktivität erhöht werden
  • Ferner dient der Schritt (b) zum Ausbilden irgendeiner isolierenden Schicht als anorganische Schicht, wie zum Beispiel einer thermischen Oxidschicht, einer CVD-Oxidschicht, einer Metalloxidschicht oder PSG. Folglich ist es möglich, eine anorganische Schicht, wie beispielsweise eine Zwischenlagen-Isolationsschicht, durch Verwenden des vorhandenen Isolationsschicht-Ausbildungsschritts in einem Halbleiterprozess auszubilden. Alternativ dient der Schritt (b) zum Ausbilden einer Nitridschicht als anorganische Schicht. In dem Fall, in dem der Gateisolationsfilm 5 einen zweilagigen Aufbau hat, der eine Nitridschicht und eine Siliziumoxidschicht enthält, ist es möglich, eine anorganische Schicht durch Verwenden des vorhandenen Nitridschicht-Ausbildungsschritts in dem Halbleiterprozess auszubilden.
  • In dem Fall, in dem das Dummy-Substrat 22 durch ein gegenüber jedem der Produktsubstrate 31 bis 35 unterschiedliches Material ausgebildet wird, ist es weiterhin möglich, eine große Wirkung beim Reduzieren von Abweichungen zu erzielen, was durch die Ausbildung der anorganischen Schicht auf der Rückseitenfläche des Dummy-Substrats 22 hervorgerufen wird. Sogar wenn das Dummy-Substrat 22 aus dem gleichen Material ausgebildet wird wie jenem von jedem der Produktsubstrate 31 bis 35, ist es möglich, die große Wirkung beim Reduzieren der Abweichung, das durch die Ausbildung der anorganischen Schicht auf der Rückseitenfläche des Dummy-Substrats 22 bewirkt wird, in einem Fall zu erhalten, in dem eine thermische Oxidationsrate zwischen den Vorderseitenoberflächen und den Rückseitenoberflächen bei den Produktsubstraten 31 bis 35 unterschiedlich ist.
  • Falls das Dummy-Substrat, das aus Quarzglas ausgebildet ist, verwendet wird, ist es ferner nicht notwendig, die anorganische Schicht auf der Rückseitenfläche auszubilden, da das Quarzglas selbst eine geringe Reaktivität gegenüber der oxidierenden Gasatmosphäre oder der reduzierenden Gasatmosphäre aufweist. Folglich ist es möglich, dieses wiederholt zu verwenden.

Claims (2)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten: (a) Vorbereiten eines Dummy-Substrats (22) und einer Mehrzahl an Halbleitersubstraten (31, 32, 33, 34, 35); (b) Ausbilden anorganischer Schichten (22f) (31f, 32f, 33f, 34f, 35f) auf einer Rückseitenfläche des Dummy-Substrats (22) und Rückseitenflächen der Mehrzahl von Halbleitersubstraten (31, 32, 33, 34, 35) mit solch einer Dicke, dass die anorganischen Schichten resistent gegenüber einer Temperatur einer thermischen Oxidationsbehandlung oder einer Wärmebehandlung sind und dass sie eine Menge an oxidierenden oder reduzierenden Gasen, die die Rückseitenflächen des Dummy-Substrats (22) und der Mehrzahl von Halbleitersubstraten (31, 32, 33, 34, 35) erreichen, hinreichend verringern; (c) Anordnen des Dummy-Substrats (22) und der Mehrzahl an Halbleitersubstraten (31, 32, 33, 34, 35) in einer Aufschichtung mit in die gleiche Richtung zeigenden Oberflächen und mit einem Abstand zueinander; und (d) Durchführen einer thermischen Oxidationsbehandlung oder einer Wärmenachbehandlung über den Oberflächen der Halbleitersubstrate (31, 32, 33, 34, 35) in einer oxidierenden Gasatmosphäre oder einer reduzierenden Gasatmosphäre nach den Schritten (b) und (c), wobei im Schritt (b) die anorganischen Schichten auf der Rückseitenfläche des Dummy-Substrats (22) und den Rückseitenflächen der Mehrzahl von Halbleitersubstraten (31, 32, 33, 34, 35) ausgebildet werden aber die anorganischen Schichten nicht auf der Vorderseitenoberfläche des Dummy-Substrats (22) ausgebildet werden, wobei das Dummy-Substrat (22) durch ein gegenüber jedem der Halbleitersubstrate (31, 32, 33, 34, 35) unterschiedliches Material ausgebildet wird.
  2. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei dem der Schritt (b) zum Ausbilden einer isolierenden Schicht, ausgewählt aus der Gruppe einer thermischen Oxidschicht, einer CVD-Oxidschicht, einer Metalloxidschicht oder PSG oder einer Nitridschicht als anorganische Schicht (22f, 31f, 32f, 33f, 34f, 35f) dient.
DE102013225320.6A 2013-02-26 2013-12-09 Verfahren zum Herstellen einer Halbleitervorrichtung Active DE102013225320B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013035300A JP5955246B2 (ja) 2013-02-26 2013-02-26 半導体装置の製造方法
JP2013-035300 2013-02-26

Publications (2)

Publication Number Publication Date
DE102013225320A1 DE102013225320A1 (de) 2014-08-28
DE102013225320B4 true DE102013225320B4 (de) 2019-06-19

Family

ID=51349534

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013225320.6A Active DE102013225320B4 (de) 2013-02-26 2013-12-09 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9159585B2 (de)
JP (1) JP5955246B2 (de)
KR (1) KR101597602B1 (de)
CN (1) CN104008969B (de)
DE (1) DE102013225320B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014117780B4 (de) 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
JP7154772B2 (ja) * 2018-02-16 2022-10-18 株式会社豊田中央研究所 炭化珪素半導体装置の製造方法
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
DE102018124740A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
JP7236947B2 (ja) * 2019-07-11 2023-03-10 三菱電機株式会社 ＳｉＣ半導体装置の製造方法
JP2022075362A (ja) * 2020-11-06 2022-05-18 東京エレクトロン株式会社 熱処理装置及びダミー基板の処理方法
JP2023018322A (ja) 2021-07-27 2023-02-08 三菱電機株式会社 半導体装置の製造方法および半導体製造装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5516283A (en) 1994-03-16 1996-05-14 Kabushiki Kaisha Toshiba Apparatus for processing a plurality of circular wafers
US20080299739A1 (en) 2007-05-31 2008-12-04 Fujitsu Limited Method of manufacturing semiconductor device
JP2009117646A (ja) 2007-11-07 2009-05-28 Hitachi Kokusai Electric Inc 基板処理装置及びベーキング方法
US7611989B2 (en) 2005-03-03 2009-11-03 Integrated Materials, Inc. Polysilicon dummy wafers and process used therewith

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586136A (ja) * 1981-07-02 1983-01-13 Nec Corp 半導体ウエ−ハの熱処理法
JPH03224228A (ja) * 1990-01-30 1991-10-03 Fujitsu Ltd 半導体装置の製造方法
JPH0799157A (ja) * 1993-09-29 1995-04-11 Hitachi Ltd 成膜方法および装置
JP2000260718A (ja) * 1999-03-10 2000-09-22 Sony Corp ポリシリコンｃｖｄ膜の成膜方法
TW538499B (en) * 2002-06-10 2003-06-21 Taiwan Semiconductor Mfg Boat with constant backside emissivity to wafers
US7667301B2 (en) 2002-09-27 2010-02-23 Hitachi Kokusai Electric Inc. Thermal treatment apparatus, method for manufacturing semiconductor device, and method for manufacturing substrate
JP2004152920A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法及び半導体製造工程の管理方法
TWI264758B (en) * 2004-03-11 2006-10-21 Hitachi Int Electric Inc A substrate processing apparatus and a semiconductor device manufacturing method use the same
JP5239697B2 (ja) * 2008-09-29 2013-07-17 セイコーエプソン株式会社 半導体装置の製造方法、熱酸化処理方法及び熱酸化処理装置
JP2010147265A (ja) * 2008-12-19 2010-07-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US20120252225A1 (en) * 2011-03-29 2012-10-04 Chunlong Li Semiconductor fabrication method
CN102723272B (zh) * 2011-03-29 2015-02-25 中国科学院微电子研究所 半导体制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5516283A (en) 1994-03-16 1996-05-14 Kabushiki Kaisha Toshiba Apparatus for processing a plurality of circular wafers
US7611989B2 (en) 2005-03-03 2009-11-03 Integrated Materials, Inc. Polysilicon dummy wafers and process used therewith
US20080299739A1 (en) 2007-05-31 2008-12-04 Fujitsu Limited Method of manufacturing semiconductor device
JP2009117646A (ja) 2007-11-07 2009-05-28 Hitachi Kokusai Electric Inc 基板処理装置及びベーキング方法

Also Published As

Publication number Publication date
KR101597602B1 (ko) 2016-02-25
CN104008969A (zh) 2014-08-27
US9159585B2 (en) 2015-10-13
DE102013225320A1 (de) 2014-08-28
US20140242815A1 (en) 2014-08-28
KR20140106402A (ko) 2014-09-03
CN104008969B (zh) 2017-06-16
JP2014165348A (ja) 2014-09-08
JP5955246B2 (ja) 2016-07-20

Similar Documents

Publication Publication Date Title
DE102013225320B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016105610B4 (de) Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
DE2056220C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE112014001050B4 (de) Transistor mit isoliertem gate und temperaturkompensation
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
US10600921B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
DE112015004798B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112014001208B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016124968B4 (de) Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen
DE2618965A1 (de) Bipolares halbleiterbauelement
DE102011004408A1 (de) Halbleitervorrichtungsherstellungsverfahren
DE3688057T2 (de) Halbleitervorrichtung und Methode zur Herstellung.
DE102013010245A1 (de) Halbleitervorrichtung
DE102017118975B4 (de) Halbleitervorrichtung mit einem cz-halbleiterkörper und verfahren zum herstellen einer halbleitervorrichtung mit einem cz-halbleiterkörper
DE112014005614T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112016006385T5 (de) Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102018107966A1 (de) Breiter-Bandabstand-Halbleiter-Bauelement und Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements
DE102016125030A1 (de) Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur
DE102016209024A1 (de) Halbleiterbauelemente, einschließlich Halbleiterstrukturen und Verfahren zur Herstellung derselben
DE102018121897A1 (de) Halbleitervorrichtung mit einem silizium und stickstoff enthaltenden bereich und herstellungsverfahren
DE102016122217B4 (de) Verfahren zum dünnen von substraten
DE112014004395T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE112013003623B4 (de) Halbleiterbauelement und Verfahren zum Herstellen von diesem
DE102016125316B4 (de) Herstellen von rekombinationszentren in einem halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final