CN104008969B - 半导体装置的制造方法 - Google Patents
半导体装置的制造方法 Download PDFInfo
- Publication number
- CN104008969B CN104008969B CN201410067436.2A CN201410067436A CN104008969B CN 104008969 B CN104008969 B CN 104008969B CN 201410067436 A CN201410067436 A CN 201410067436A CN 104008969 B CN104008969 B CN 104008969B
- Authority
- CN
- China
- Prior art keywords
- substrate
- manufacture method
- semiconductor device
- inoranic membrane
- false
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 211
- 239000012528 membrane Substances 0.000 claims abstract description 47
- 230000003647 oxidation Effects 0.000 claims abstract description 37
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 37
- 238000010438 heat treatment Methods 0.000 claims abstract description 21
- 238000000137 annealing Methods 0.000 claims abstract description 13
- 230000001590 oxidative effect Effects 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims 5
- 239000007789 gas Substances 0.000 description 51
- 229910010271 silicon carbide Inorganic materials 0.000 description 49
- 239000000047 product Substances 0.000 description 48
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 48
- 239000010410 layer Substances 0.000 description 23
- 239000011229 interlayer Substances 0.000 description 16
- 238000009826 distribution Methods 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 10
- 238000012544 monitoring process Methods 0.000 description 10
- 239000012535 impurity Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000006227 byproduct Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910019213 POCl3 Inorganic materials 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl chloride Substances ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Automation & Control Theory (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明用于在利用分批式装置以将假基板和多个处理基板彼此隔开间隔而层叠的状态进行热处理的情况下，抑制与假基板接近的处理基板形成不同于其他处理基板的电气特性这一情况。本发明的半导体装置的制造方法具有下述工序：（b）在假基板的背面和多个半导体基板的背面形成无机膜的工序，该无机膜具有可承受热氧化处理或热处理的温度，使氧化或还原气体种到达假基板及所述多个半导体基板背面的量足够少的膜厚；（c）将假基板和多个半导体基板以正面朝向相同方向并彼此隔开间隔而层叠的方式配置的工序；以及（d）在工序（b）及（c）之后，在氧化气体气氛或还原气体气氛内对半导体基板的正面进行热氧化处理或后退火的工序。
Description
技术领域
本发明涉及一种半导体装置的制造方法，特别是涉及一种半导体基板的热处理工序。
背景技术
在使用分批（batch）式装置对半导体基板进行热处理的情况下，通常对于在垂直方向上配置的多个制品基板，在上述多个制品基板上端的正上方，设置用于消除狭槽的空隙而使热分布均匀的补充基板（以下，称为假基板）或用于对工艺进行管理的监视基板（参照专利文献1）。在例如热氧化工序或CVD（Chemical Vapor Deposition）工序中，有时设置用于对成膜的膜厚进行确认的监视基板。假基板或监视基板可以使用与制品基板相同的材料。但是，在制品基板的材料是碳化硅（以下记为SiC）的情况下，假基板或监视基板通常使用硅（以下记为Si）基板等价格更便宜的基板。
专利文献1：日本特开2009－117646号公报
但是，在对背面形成有无机膜的制品基板进行热氧化的情况下，如果在假基板的背面没有形成无机膜，则在该背面会由于与气氛气体反应而产生副产物。因此，对于配置在假基板正下方的制品基板和其他基板，存在其正面暴露在不同的气氛气体中，形成不同的电气特性的问题。
发明内容
本发明就是鉴于上述问题而提出的，在利用分批式装置以将假基板和多个处理基板彼此隔开间隔而层叠的状态进行热处理的情况下，对与假基板接近的处理基板形成不同于其他处理基板的电气特性这一情况进行抑制。
本发明的半导体装置的制造方法具有下述工序：（a）准备假基板及多个半导体基板的工序；（b）在假基板的背面和多个半导体基板的背面形成无机膜的工序，其中，该无机膜具有可承受热氧化处理或热处理的温度，且使氧化或还原气体种到达假基板及多个半导体基板背面的量足够少的膜厚；（c）将假基板和多个半导体基板以正面朝向相同方向并彼此隔开间隔而层叠的方式配置的工序；以及（d）在工序（b）及（c）之后，在氧化气体气氛或还原气体气氛内对半导体基板的正面进行热氧化处理或后退火的工序。
发明的效果
本发明的半导体装置的制造方法具有下述工序：（a）准备假基板及多个半导体基板的工序；（b）在假基板的背面和多个半导体基板的背面形成无机膜的工序，其中，该无机膜具有可承受热氧化处理或热处理的温度，且使氧化或还原气体种到达多个半导体基板背面的量足够少的膜厚；（c）将假基板和多个半导体基板以正面朝向相同方向并彼此隔开间隔而层叠的方式配置的工序；以及（d）在工序（b）及（c）之后，在氧化气体气氛或还原气体气氛内对半导体基板的正面进行热氧化处理或后退火的工序。通过在假基板及半导体基板各自的背面形成无机膜，从而能够使加热处理时的气氛气体在各基板的背面没有被消耗，因此，各基板正面的气氛气体的消耗量变得均匀，电气特性变得均匀。
附图说明
图1是表示本发明的半导体装置的制造方法的图。
图2是通过本发明的半导体装置的制造方法而制造的半导体装置的剖面图。
图3是表示本发明的半导体装置的制造方法所涉及的半导体装置的制造工序的剖面图。
图4是表示本发明的半导体装置的制造方法所涉及的半导体装置的制造工序的剖面图。
图5是表示本发明的半导体装置的制造方法所涉及的半导体装置的制造工序的剖面图。
图6是表示本发明的半导体装置的制造方法所涉及的半导体装置的制造工序的剖面图。
图7是表示本发明的半导体装置的制造方法所涉及的半导体装置的制造工序的剖面图。
图8是表示本发明的半导体装置的制造方法所涉及的半导体装置的制造工序的剖面图。
图9是表示本发明的半导体装置的制造方法所涉及的半导体装置的制造工序的剖面图。
图10是表示前提技术的半导体装置的制造方法的图。
图11是表示前提技术的半导体装置的制造方法的图。
图12是表示通过前提技术的半导体装置的制造方法制造出的半导体装置的电气特性的图。
图13是表示通过前提技术的半导体装置的制造方法制造出的半导体装置的氧化膜厚度的图。
标号的说明
1SiC基板，2SiC漂移层，3基极区域，4源极区域，5栅极绝缘膜，6栅极配线，7源极电极，8漏极电极，9层间绝缘膜，10栅极电极，20炉，21晶舟（boat），22假基板，31、32、33、34、35、36制品基板，22f、31f、32f、33f、34f、35f、36f无机膜、41、42掩模，100MOSFET。
具体实施方式
＜A.实施方式1＞
图10是表示前提技术的半导体装置的制造方法的图，示出了热处理工序中的半导体基板的配置。在图10中，作为进行热处理的半导体基板的制品基板31至35，在炉20内的晶舟21上彼此隔开间隙地在垂直方向层叠设置。在其中设置在最上部的制品基板31的上方，隔开间隙而设置假基板22。在此，可以取代假基板22而设置监视基板，也可以由假基板22兼作监视基板。
图11是表示前提技术的半导体装置的制造方法的图，作为按照图10所示的基板配置进行制品基板31至35的热处理的情况的一个例子，示出了MOSFET的栅极绝缘膜后退火工序中的基板配置。在图11中省略了图10所示的炉20的图示。在此，制品基板31至35是SiC基板，假基板22是Si基板。在制品基板31至35的背面侧形成约1μm的氧化膜31f至35f，另一方面，在假基板22的背面侧没有形成任何膜。另外，在制品基板31至35的正面侧形成有约50nm的栅极绝缘膜（省略图示）。
图12是表示通过前提技术的半导体装置的制造方法制造出的半导体装置的电气特性的图，示出了按照图11所示的基板配置，经过栅极绝缘膜的后退火工序而形成的SiC－MOSFET（Metal Oxide Semiconductor Field Effect Transistor）的漏极电流Id－栅极电压Vg特性。在此，假定是在WET（H2/O2混合）气氛中进行后退火。在WET气氛中进行的后退火是为了将漏极电流上升的电压（阈值电压）提高而进行的工艺。此外，将由制品基板31形成的SiC－MOSFET表示为制品（1），以下相同地，将由制品基板32至35形成的SiC－MOSFET表示为制品（2）至（5）。
由图12可知，设置在假基板22正下方的制品（1）的阈值电压比制品（2）至（5）低，在制品（1）上产生了电气特性的分布偏差。申请人对其理由如下进行了讨论。
在图11的区域A中，WET气氛气体在Si基板（假基板22）的背面和SiC基板（制品基板31）的正面被消耗，与此相对，在图11的区域B中，WET气氛气体在SiC基板（制品基板33）的背面和SiC基板（制品基板34）的正面被消耗。在Si基板（假基板22）的背面，WET气氛气体由于热氧化而被消耗，产生反应副产物，与此相对，SiC基板（制品基板33）的背面侧由于形成有较厚的氧化膜33f，因此，能够忽略通过热扩散而与SiC基板进行反应的WET气氛气体。讨论的结果认为，上述差异是引起制品（1）的分布偏差的原因。
因此，推测如果在假基板22的背面不消耗WET气氛气体，则能够消除制品（1）的分布偏差，并进行了验证。在本发明中，如图1所示，除了在假基板22的背面侧形成几μm的无机膜22f（SiO2）之外，是与图11相同的基板配置，在该基板配置下进行了热处理。从而，消除了制品（1）的分布偏差。
在此，对假基板22的材料与制品基板31至35不同情况下的分布偏差进行了讨论。如果材料不同，则反应速度和反应副产物不同，因此，与材料相同的情况相比，图11的区域A、B中的气氛气体的差异变大，本发明的效果显著。
但是，在假基板22的材料与制品基板31至35相同的情况下，也产生同样的问题。特别是在氧化速度的面方位依赖性大的情况下，分布偏差大，本发明的效果显著。例如在4H－SiC的情况下，（000－1）面的氧化速度大，是（0001）面的10倍左右。在使用将背面设为（000－1）面，背面没有形成任何构造的假基板，对在背面形成有几μm绝缘膜的制品进行热处理的情况下，图11的区域A、B中的气体气氛的差异变大。除了将假基板22设为与制品基板31至35相同的SiC基板，在制品基板35的正下方追加制品基板36（未图示）之外，是与图11相同的基板配置，将以该配置在100%O2气氛中通过热氧化而形成的氧化膜的膜厚在图13中示出。在图13中，与图12相同，将由制品基板31形成的SiC－MOSFET表示为制品（1），以下相同地将由制品基板32至36形成的SiC－MOSFET表示为制品（2）至（6）。
由图13可知，设置在假基板22正下方的制品（1）的氧化膜厚度比制品（2）至（6）大。该现象也能够以与图12的现象相同的模型进行说明。即，其原因在于，通过在SiC基板（假基板22）的背面发生热氧化反应而产生CO或CO2反应生成物，从而气体气氛变化，氧化速度增加。
基于以上的讨论，在本发明中，将背面形成有几μm的氧化膜的SiC基板用作假基板22，其结果，消除了制品（1）的分布偏差。
在上述中，示出了在以氧化类气体（WET气氛、O2气氛）对在背面形成有氧化膜的SiC基板进行热处理的例子，但只要出现在图11所示的区域A、B中消耗的气体或作为副产物生成的气体不同的状况，则无论基板的种类如何和基板背面有无膜，均可能产生分布偏差。
另外，示出了以氧化类气体进行热处理的例子，但在以还原类气体等与基板进行反应的气体进行热处理的情况下，也可能产生上述的分布偏差的问题。
因此，在本发明中，通过在假基板或制品的背面形成难以与氧化类气体或还原类气体等进行反应且具有耐高温性的无机膜，从而对作为制品的半导体装置的分布偏差进行抑制。
＜A－1.MOSFET＞
以下，对将本发明的半导体装置的制造方法应用于MOSFET的栅极绝缘膜形成工序的例子进行说明。作为制品基板的半导体基板是SiC基板，但也可以是Si、GaN、GaAs等其他基板。另外，假基板的材料可以与半导体基板相同，也可以不同。并且，制成的器件除了MOSFET之外，也可以是pn二极管、SBD（Schottky Barrier diode）、BJT（Bipolar JunctionTransistor）、JFET（Junction FET）、IGBT（Insulated Gate Bipolar Transistor）等其他器件。另外，除了栅极绝缘膜形成工序之外，也可以将本发明应用于金属电极的热处理工序等使用分批式装置进行热处理的其他工序。
图2是通过本发明的半导体装置的制造方法制造的纵向型MOSFET100的剖面示意图。MOSFET100是由图1所示的制品基板31至35制造的碳化硅半导体装置。图2（a）示出单元（cell）内部，图2（b）示出单元外周部。以下，将第1导电型设为n型、第2导电型设为p型进行说明，但也可以设为相反的导电型。
MOSFET100具有：SiC基板1、SiC漂移层2、基极区域3、源极区域4、栅极绝缘膜5、栅极配线6、源极电极7、漏极电极8、层间绝缘膜9、栅极电极10。SiC基板1是第1主面（正面）的面方位为（0001）面，具有4H多型（poly-type）的n型、低电阻的基板。SiC漂移层2形成在SiC基板1的第1主面上。基极区域3选择性地形成在SiC漂移层2的表层，作为p型杂质含有铝（Al）。源极区域4在单元内部选择性地形成在基极区域3的表层，作为n型杂质含有氮（N）。
栅极绝缘膜5形成在源极区域4、基极区域3及夹在接近的两个源极区域4之间的SiC漂移层2上。在栅极绝缘膜5上形成栅极配线6。在没有形成栅极绝缘膜5的源极区域4的表面形成源极电极7。另外，在SiC基板1的与第1主面相反那一侧的第2主面即背面上形成漏极电极8。栅极配线6和源极电极7被层间绝缘膜9分离开。栅极配线6被从单元内部引绕至单元外周，在单元外周处与栅极电极10接触。
＜A－2.制造工序＞
图3至9是表示MOSFET100的制造工序的剖面图。以下，按照图3至9，对MOSFET100的制造工序进行说明。
首先，在SiC基板1的第1主面（正面）上，通过CVD法而外延生长出SiC漂移层2（图3）。将SiC漂移层2的n型杂质浓度设为1×1015cm－3至1×1017cm－3，厚度设为5至50μm。
然后，在SiC漂移层2的表面形成掩模41，使用掩模41向SiC漂移层2中将作为p型杂质的Al进行离子注入（图4）。此时，将Al的离子注入深度设为0.5至3μm左右，不超过SiC漂移层2的厚度。另外，离子注入后的Al杂质浓度为1×1017cm－3至1×1019cm－3的范围，高于SiC漂移层2的n型杂质浓度。在此，在SiC漂移层2的进行了Al的离子注入后的区域中，呈p型的区域成为基极区域3。
然后，在去除掩模41后，在SiC漂移层2的表面形成掩模42，使用掩模42，向SiC漂移层2的表面将作为n型杂质的N进行离子注入（图5）。N的离子注入深度比基极区域3的厚度浅。另外，离子注入后的N的杂质浓度为1×1018cm－3至1×1021cm－3的范围，超过基极区域3的p型杂质浓度。在SiC漂移层2内的注入了N的区域中，呈n型的区域成为源极区域4。在去除掩模42后，通过热处理装置，在氩（Ar）气等惰性气体气氛中，在1300至1900℃下进行30秒至1小时的退火，使离子注入的N、Al活性化。
然后，通过CVD法形成层间绝缘膜9（图6）。层间绝缘膜9用于将在后续工序中形成的栅极配线6引绕至芯片外周部，使栅极配线6与栅极电极接触。优选将其膜厚设为不对栅极容量造成影响、并不易因通断或电涌等而破坏的1至3μm。层间绝缘膜9的材料使用BPSG、PSG、TEOS等。层间绝缘膜9形成在SiC基板1的正面侧和背面侧。在成膜后，通过图案化和干蚀刻而在单元内部将正面侧的层间绝缘膜9去除，并在单元外周部也将正面侧期望位置的层间绝缘膜9去除。另一方面，在SiC基板1背面侧形成的层间绝缘膜9仍保留，作为与氧化（还原）气体的反应性低即具有耐高温性的无机膜使用，由此，不需要另外形成无机膜的工序。在此，所谓与氧化（还原）气体的反应性低，是指具有能够承受热氧化处理或热处理的温度，并使氧化或还原气体种到达SiC基板1背面的量足够少的膜厚。虽然与热处理的温度有关，但在1μm的层间绝缘膜9中热扩散的气体量基本能够忽略。
此外，在形成层间绝缘膜的工序没有包括在器件制造工艺中的情况下，另外在SiC基板1的背面形成与氧化（还原）气体的反应性低、具有耐高温性的无机膜。该无机膜通过CVD法或热氧化等而成膜，作为材料使用金属氧化膜、PSG等绝缘膜、或氮化膜（SiNx）。在无机膜使用氮化膜的情况下，如果器件的栅极构造为SiO2/SiNx/SiC，即，栅极绝缘膜5为氮化膜和硅氧化膜的双层构造的情况下，无需重新形成氮化膜。按照氧化（还原）气体即使热扩散也基本不会到达SiC基板1背面的方式，决定无机膜的厚度。虽然与氧化（还原）气体种有关，但如果是小于或等于1300℃的热处理，则只要无机膜的厚度大于或等于1μm就足够。在以上的条件下，在SiC基板1的正面侧和背面侧形成无机膜后，通过湿蚀刻或干蚀刻将正面侧的无机膜去除。
然后，如图1所示，将SiC基板1设置在热处理装置内。在此，SiC基板1是指图1的制品基板31至35。在多个SiC基板1中最上部的SiC基板1的上方设置假基板22，该假基板22预先在背面侧形成了具有耐高温性的无机膜22f。并且，在1200至1300℃的O2气氛中进行热氧化，形成作为栅极绝缘膜5的SiO2膜（图7）。热氧化在WET气氛、O2气氛、或氧化氮（NO、N2O）气氛等氧化类气体气氛中进行实施。然后，用于降低SiO2/SiC界面态的后退火也同样地以图1的基板配置实施。后退火在WET气氛或氧化氮（NO、N2O）气氛、POCl3气氛等氧化气体气氛、或者H2气体或NH3气体等还原气体气氛中进行实施。
然后，在栅极绝缘膜5的上方，通过减压CVD法而形成具有导电性的多晶硅膜，通过对该多晶硅膜进行图案化而形成栅极配线6。然后，使用CVD装置，形成1.0至3.0μm左右的层间绝缘膜9，并覆盖栅极配线6。然后，将在SiC基板1背面成膜的层间绝缘膜9和多晶硅膜通过湿蚀刻或干蚀刻去除（图8）。此外，在器件制造工艺中没有层间绝缘膜的形成工序而另外形成无机膜的情况下，将在SiC基板1背面成膜的无机膜去除。
然后，通过进行图案化及干蚀刻，将用于形成源极电极的区域的层间绝缘膜9去除。另外，在形成源极电极的区域中形成了硅化物层后，通过进行图案化及干蚀刻，将与栅极配线6接触的区域的层间绝缘膜9去除（图9）。
然后，形成分别与源极区域4及栅极配线6电连接的源极电极7及栅极电极10。源极电极7及栅极电极10是通过溅射法使Al合金等在基板的整个正面上成膜后，通过进行图案化和湿蚀刻而成形的。最后，在SiC基板1的背面侧形成漏极电极8，制成图2所示的纵向型MOSFET100。在此，漏极电极8的材料可举出Al合金等。
＜A－3.变形例＞
在进行热处理时，也可以预先在假基板22的背面形成无机膜22f，而在正面不形成无机膜。在此情况下，能够使用假基板22的正面实现对膜厚等的监视，将假基板22也作为监视基板使用。在此情况下，由于无需在同一分批式装置内设置假基板22以外的监视基板，因此，处理片数增加、生产率提高。
另外，如果使用以石英玻璃作为材料的假基板22，则由于石英玻璃本身与氧化气体气氛、还原气体气氛的反应性较低，因此，无需在背面形成无机膜。另外，与形成无机膜的情况不同，能够重复使用。
＜A－4.效果＞
本发明的半导体装置的制造方法具有下述工序：（a）准备假基板22及多个半导体基板31至35的工序；（b）在假基板22的背面和多个制品基板31至35（半导体基板）的背面形成无机膜22f、31f至35f的工序，其中，该无机膜具有可承受热氧化处理或热处理的温度，且使氧化或还原气体种到达多个半导体基板背面的量足够少的膜厚；（c）将假基板22和多个制品基板31至35以正面朝向相同方向并彼此隔开间隔而层叠的方式配置的工序；以及（d）在工序（b）及工序（c）之后，在氧化气体气氛或还原气体气氛内对半导体基板31至35的正面进行热氧化处理或后退火的工序。通过在假基板22及制品基板31至35各自的背面形成无机膜，从而使得加热处理时的气氛气体在各基板22、31至35的背面不被消耗，因此，制品基板31至35正面的气氛气体的消耗量变得均匀，电气特性变得均匀。
另外，工序（b）是形成热氧化膜、CVD氧化膜、金属氧化膜、或PSG中任意一种绝缘膜作为无机膜的工序。由此，能够利用半导体工艺中通常的绝缘膜形成工序而形成层间绝缘膜等无机膜。或者，工序（b）是形成氮化膜作为无机膜的工序。在栅极绝缘膜5是氮化膜和硅氧化膜的双层构造的情况下，能够利用半导体工艺中通常的氮化膜形成工序而形成无机膜。
另外，在假基板22是材料与制品基板31至35不同的基板的情况下，在假基板22背面形成无机膜而使分布波动减小的效果显著。即使假基板22是材料与制品基板21至35相同的基板，在制品基板31至35的正面和背面的热氧化速度不同的情况下，在假基板22的背面形成无机膜而使分布波动减小的效果显著。
工序（a）由于是仅在假基板22的背面形成无机膜22f的工序，因此，能够将假基板22作为工艺管理用的关于膜厚等的监视基板使用，由于无需另外设置监视基板，因此，生产率提高。
另外，如果使用由石英玻璃构成的假基板22，则由于石英玻璃本身与氧化气体气氛、还原气体气氛的反应性较低，因此，无需在背面形成无机膜，且能够重复使用。
此外，本发明能够在其发明范围内对实施方式进行适当的变形、省略。
Claims (12)
1.一种半导体装置的制造方法，其具有下述工序：
(a)准备假基板及多个SiC半导体基板的工序，其中，所述多个SiC半导体基板将正面设为(0001)面，将背面设为(000－1)面；
(b)在所述假基板的背面和所述多个SiC半导体基板的背面形成无机膜的工序，其中，该无机膜具有可承受热处理的温度，且使氧化或还原气体种到达所述假基板及所述多个SiC半导体基板背面的量足够少的膜厚；
(c)将所述假基板和所述多个SiC半导体基板以正面朝向相同方向并彼此隔开间隔而层叠的方式配置的工序；以及
(d)在所述工序(b)及(c)之后，在氧化气体气氛或还原气体气氛内对所述SiC半导体基板的正面进行热氧化处理或后退火的工序。
2.根据权利要求1所述的半导体装置的制造方法，其中，
所述工序(b)中的所述热处理是热氧化处理。
3.根据权利要求1或2所述的半导体装置的制造方法，其中，
所述工序(b)为，形成热氧化膜、CVD氧化膜、金属氧化膜、或PSG中任意一种绝缘膜、或氮化膜作为所述无机膜的工序。
4.根据权利要求1或2所述的半导体装置的制造方法，其中，
所述假基板是材料与所述SiC半导体基板不同的基板。
5.根据权利要求1或2所述的半导体装置的制造方法，其中，
所述假基板是材料与所述SiC半导体基板相同的基板，
在所述SiC半导体基板的正面和背面，热氧化速度不同。
6.根据权利要求1或2所述的半导体装置的制造方法，其中，
所述工序(b)是仅在所述假基板的背面形成所述无机膜的工序。
7.根据权利要求1所述的半导体装置的制造方法，其中，
所述工序(a)是准备由石英玻璃构成的所述假基板的工序，
在半导体装置的制造方法中，取代所述工序(b)具有(e)在所述多个SiC半导体基板的背面形成无机膜的工序，其中，该无机膜具有可承受热处理的温度，且使氧化或还原气体种到达所述多个SiC半导体基板背面的量足够少的膜厚。
8.根据权利要求3所述的半导体装置的制造方法，其中，
所述工序(a)是准备由石英玻璃构成的所述假基板的工序，
在半导体装置的制造方法中，取代所述工序(b)具有(e)在所述多个SiC半导体基板的背面形成无机膜的工序，其中，该无机膜具有可承受热处理的温度，且使氧化或还原气体种到达所述多个SiC半导体基板背面的量足够少的膜厚。
9.根据权利要求4所述的半导体装置的制造方法，其中，
所述工序(a)是准备由石英玻璃构成的所述假基板的工序，
在半导体装置的制造方法中，取代所述工序(b)具有(e)在所述多个SiC半导体基板的背面形成无机膜的工序，其中，该无机膜具有可承受热处理的温度，且使氧化或还原气体种到达所述多个SiC半导体基板背面的量足够少的膜厚。
10.根据权利要求5所述的半导体装置的制造方法，其中，
所述工序(a)是准备由石英玻璃构成的所述假基板的工序，
在半导体装置的制造方法中，取代所述工序(b)具有(e)在所述多个SiC半导体基板的背面形成无机膜的工序，其中，该无机膜具有可承受热处理的温度，且使氧化或还原气体种到达所述多个SiC半导体基板背面的量足够少的膜厚。
11.根据权利要求6所述的半导体装置的制造方法，其中，
所述工序(a)是准备由石英玻璃构成的所述假基板的工序，
在半导体装置的制造方法中，取代所述工序(b)具有(e)在所述多个SiC半导体基板的背面形成无机膜的工序，其中，该无机膜具有可承受热处理的温度，且使氧化或还原气体种到达所述多个SiC半导体基板背面的量足够少的膜厚。
12.根据权利要求7至11中任一项所述的半导体装置的制造方法，其中，
所述工序(e)中的所述热处理是热氧化处理。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013035300A JP5955246B2 (ja) | 2013-02-26 | 2013-02-26 | 半導体装置の製造方法 |
| JP2013-035300 | 2013-02-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104008969A CN104008969A (zh) | 2014-08-27 |
| CN104008969B true CN104008969B (zh) | 2017-06-16 |
Family
ID=51349534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410067436.2A Active CN104008969B (zh) | 2013-02-26 | 2014-02-26 | 半导体装置的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9159585B2 (zh) |
| JP (1) | JP5955246B2 (zh) |
| KR (1) | KR101597602B1 (zh) |
| CN (1) | CN104008969B (zh) |
| DE (1) | DE102013225320B4 (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014117780B4 (de) * | 2014-12-03 | 2018-06-21 | Infineon Technologies Ag | Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung |
| DE102014119465B3 (de) | 2014-12-22 | 2016-05-25 | Infineon Technologies Ag | Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas |
| JP7154772B2 (ja) * | 2018-02-16 | 2022-10-18 | 株式会社豊田中央研究所 | 炭化珪素半導体装置の製造方法 |
| DE102018103973B4 (de) | 2018-02-22 | 2020-12-03 | Infineon Technologies Ag | Siliziumcarbid-halbleiterbauelement |
| DE102019111308A1 (de) | 2018-05-07 | 2019-11-07 | Infineon Technologies Ag | Siliziumcarbid halbleiterbauelement |
| DE102018124740A1 (de) | 2018-10-08 | 2020-04-09 | Infineon Technologies Ag | Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements |
| US10586845B1 (en) | 2018-11-16 | 2020-03-10 | Infineon Technologies Ag | SiC trench transistor device and methods of manufacturing thereof |
| US10985248B2 (en) | 2018-11-16 | 2021-04-20 | Infineon Technologies Ag | SiC power semiconductor device with integrated Schottky junction |
| US10903322B2 (en) | 2018-11-16 | 2021-01-26 | Infineon Technologies Ag | SiC power semiconductor device with integrated body diode |
| JP7236947B2 (ja) * | 2019-07-11 | 2023-03-10 | 三菱電機株式会社 | ＳｉＣ半導体装置の製造方法 |
| JP7563844B2 (ja) * | 2020-11-06 | 2024-10-08 | 東京エレクトロン株式会社 | 熱処理装置及びダミー基板の処理方法 |
| JP7565885B2 (ja) | 2021-07-27 | 2024-10-11 | 三菱電機株式会社 | 半導体装置の製造方法および半導体製造装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS586136A (ja) * | 1981-07-02 | 1983-01-13 | Nec Corp | 半導体ウエ−ハの熱処理法 |
| JPH03224228A (ja) * | 1990-01-30 | 1991-10-03 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0799157A (ja) * | 1993-09-29 | 1995-04-11 | Hitachi Ltd | 成膜方法および装置 |
| JPH07254591A (ja) | 1994-03-16 | 1995-10-03 | Toshiba Corp | 熱処理装置 |
| JP2000260718A (ja) * | 1999-03-10 | 2000-09-22 | Sony Corp | ポリシリコンｃｖｄ膜の成膜方法 |
| TW538499B (en) * | 2002-06-10 | 2003-06-21 | Taiwan Semiconductor Mfg | Boat with constant backside emissivity to wafers |
| JP4386837B2 (ja) | 2002-09-27 | 2009-12-16 | 株式会社日立国際電気 | 熱処理装置、半導体装置の製造方法及び基板の製造方法 |
| JP2004152920A (ja) | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置の製造方法及び半導体製造工程の管理方法 |
| TWI264758B (en) * | 2004-03-11 | 2006-10-21 | Hitachi Int Electric Inc | A substrate processing apparatus and a semiconductor device manufacturing method use the same |
| US7972703B2 (en) | 2005-03-03 | 2011-07-05 | Ferrotec (Usa) Corporation | Baffle wafers and randomly oriented polycrystalline silicon used therefor |
| JP2008300643A (ja) * | 2007-05-31 | 2008-12-11 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| JP5246843B2 (ja) | 2007-11-07 | 2013-07-24 | 株式会社日立国際電気 | 基板処理装置、ベーキング方法及び半導体装置の製造方法 |
| JP5239697B2 (ja) * | 2008-09-29 | 2013-07-17 | セイコーエプソン株式会社 | 半導体装置の製造方法、熱酸化処理方法及び熱酸化処理装置 |
| JP2010147265A (ja) * | 2008-12-19 | 2010-07-01 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| US20120252225A1 (en) * | 2011-03-29 | 2012-10-04 | Chunlong Li | Semiconductor fabrication method |
| CN102723272B (zh) * | 2011-03-29 | 2015-02-25 | 中国科学院微电子研究所 | 半导体制造方法 |
-
2013
- 2013-02-26 JP JP2013035300A patent/JP5955246B2/ja active Active
- 2013-11-04 US US14/071,406 patent/US9159585B2/en active Active
- 2013-12-09 DE DE102013225320.6A patent/DE102013225320B4/de active Active
-
2014
- 2014-02-12 KR KR1020140015775A patent/KR101597602B1/ko active IP Right Grant
- 2014-02-26 CN CN201410067436.2A patent/CN104008969B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| DE102013225320B4 (de) | 2019-06-19 |
| US20140242815A1 (en) | 2014-08-28 |
| US9159585B2 (en) | 2015-10-13 |
| KR20140106402A (ko) | 2014-09-03 |
| CN104008969A (zh) | 2014-08-27 |
| JP5955246B2 (ja) | 2016-07-20 |
| JP2014165348A (ja) | 2014-09-08 |
| DE102013225320A1 (de) | 2014-08-28 |
| KR101597602B1 (ko) | 2016-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104008969B (zh) | 半导体装置的制造方法 | |
| CN102227000B (zh) | 基于超级结的碳化硅mosfet器件及制备方法 | |
| US20130341711A1 (en) | Semiconductor device | |
| CN103928344B (zh) | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 | |
| JP6222771B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4956783B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| CN102832248A (zh) | 基于半超结的碳化硅mosfet及制作方法 | |
| CN101859706A (zh) | 碳化硅半导体装置的制造方法及碳化硅半导体装置 | |
| CN103748689B (zh) | 半导体装置以及半导体装置的制造方法 | |
| US20080108190A1 (en) | SiC MOSFETs and self-aligned fabrication methods thereof | |
| JP2012160485A (ja) | 半導体装置とその製造方法 | |
| CN111490097A (zh) | 制造功率半导体器件的方法 | |
| WO2012137412A1 (ja) | 半導体装置およびその製造方法 | |
| US8835288B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| CN102132388A (zh) | 双极型半导体装置及其制造方法 | |
| CN104704611B (zh) | 碳化硅半导体装置的制造方法 | |
| JP2013074052A (ja) | 窒化物半導体装置およびその製造方法 | |
| JPS62570B2 (zh) | ||
| TW200418128A (en) | High density trench power MOSFET structure and method thereof | |
| KR100966229B1 (ko) | 반도체 장치의 제조 방법 및 그에 의해 제조된 반도체 장치 | |
| JP2017168681A (ja) | 半導体装置および半導体装置の製造方法 | |
| RU2399115C1 (ru) | СПОСОБ ИОННОГО ЛЕГИРОВАНИЯ БОРОМ ОБЛАСТЕЙ p-n ПЕРЕХОДА ПОЛУПРОВОДНИКОВЫХ ПРИБОРОВ И ИНТЕГРАЛЬНЫХ СХЕМ | |
| KR100341214B1 (ko) | 고속 전력 트랜지스터 제조방법 | |
| CN107431009A (zh) | 半导体装置的制造方法 | |
| CN103928346A (zh) | 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |