CN101859706A - 碳化硅半导体装置的制造方法及碳化硅半导体装置 - Google Patents

碳化硅半导体装置的制造方法及碳化硅半导体装置 Download PDF

Info

Publication number
CN101859706A
CN101859706A CN201010119238A CN201010119238A CN101859706A CN 101859706 A CN101859706 A CN 101859706A CN 201010119238 A CN201010119238 A CN 201010119238A CN 201010119238 A CN201010119238 A CN 201010119238A CN 101859706 A CN101859706 A CN 101859706A
Authority
CN
China
Prior art keywords
silicon carbide
carbide layer
conductivity type
source area
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010119238A
Other languages
English (en)
Other versions
CN101859706B (zh
Inventor
樽井阳一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101859706A publication Critical patent/CN101859706A/zh
Application granted granted Critical
Publication of CN101859706B publication Critical patent/CN101859706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明得到可以缓冲施加于栅极氧化膜的电场而确保栅极氧化膜的可靠性的同时，极力抑制制造成本的增加的碳化硅半导体装置的制造方法。阱区、沟道区及栅电极形成为在以源极区的内侧为基准，设阱区向耗尽区一侧的延伸长度为Lwell、沟道区向耗尽区一侧的延伸长度为Lch、栅电极向耗尽区一侧的延伸长度为Lg时，满足Lch＜Lg＜Lwell的关系，并且沟道区是通过活性化退火处理向碳化硅层扩散预先通过活性化退火来注入至源极区的第三杂质即硼来形成的。

Description

碳化硅半导体装置的制造方法及碳化硅半导体装置
技术领域
本发明涉及具有实现栅极电容的降低的栅极结构的碳化硅半导体装置的制造方法及碳化硅半导体装置。
背景技术
与传统的硅(Si)相比，碳化硅(SiC)具有约3倍宽的禁带宽度、约10倍的绝缘破坏电场以及约3倍的导热性。因此与利用硅衬底制造的半导体装置(硅半导体装置)相比，利用碳化硅衬底制造的半导体装置(碳化硅半导体装置)具有能以低电阻高温动作的特征。特别是与作为硅半导体装置的MOSFET或IGBT相比，作为碳化硅半导体装置的MOSFET(金属氧化物半导体场效应晶体管：Metal OxideSemiconductor Field Effect Transistor)或IGBT(绝缘栅双极型晶体管：Insulated Gate Bipolor Transistor)可以减少通电时的损耗或开关动作时的损耗。特别是在高速进行开关动作时，可知与作为硅半导体装置的MOSFET或IGBT相比，作为碳化硅半导体装置的MOSFET或IGBT的减少损耗效果大。
可是在使作为碳化硅半导体装置的MOSFET或IGBT高速进行切换的场合，减少栅极电容是很重要的。
图9是表示具有实现该栅极电容的减少的栅极结构的传统平面型MOSFET的剖视图，例如，示出与专利文献1及2相当的栅极结构。此外图10至图14是表示图9的平面型MOSFET的一般制造工序的说明图。
参照图9至图14，就传统平面型MOSFET的制造工序及其结构进行说明。
首先，在n型的碳化硅衬底101的表面上，通过外延气相生长法形成n-型的碳化硅层102。接着，在碳化硅层102的所选择的区域，以抗蚀剂103为掩模，离子注入(箭头A)p型的杂质即铝(Al)形成阱区104。在离子注入后，除去抗蚀剂103。(参照图10)
接着，在阱区104的所选择的区域，以抗蚀剂105为掩模，离子注入(箭头B)n型的杂质即氮(N)或磷(P)，形成源极区106。在离子注入后，除去抗蚀剂105。(参照图11)
接着，以抗蚀剂107为掩模，离子注入(箭头C)p型的杂质即铝(Al)，以与源极区106的外侧相接触的方式形成接触区108。(参照图12)
接着，在除去抗蚀剂107后，进行活性化退火处理(例如，在氩(Ar)气氛中1500℃，30分钟)。(参照图13)
接着，在碳化硅层102的整个表面上，通过热氧化法来形成栅极氧化膜109。然后在栅极氧化膜109上，通过化学气相生长法等形成多晶硅膜，然后以抗蚀剂为掩模，通过干蚀刻法等除去不需要部分，形成栅电极110。这时，栅电极110不会形成在被阱区104夹持的碳化硅层102的区域即耗尽区111。(参照图14)
接着，在栅极氧化膜109及栅电极110的表面上，通过化学气相生长法形成层间绝缘膜112后，以抗蚀剂为掩模，通过干蚀刻法等除去不需要部分。
接着，在露出的接触区108、源极区106及层间绝缘膜112的表面上，通过物理气相生长法等形成源电极113。(参照图14)
最后，在碳化硅衬底101的背面上，通过物理气相生长法等形成漏电极114，完成图9所示的平面型MOSFET。
专利文献1：日本特开2002-190594号公报
专利文献2：日本特开2007-59636号公报
在图9所示那样的平面型MOSFET的场合，可以实现栅极电容的减少，但是图9的E部分所示的栅电极110内侧的栅电极端，换言之在耗尽区111上的栅电极110的栅电极端的电场变强，因此存在栅极氧化膜109的可靠性降低的问题。特别是，碳化硅的绝缘破坏电场比硅大一位，因此该栅电极端的电场大一位。因此，栅极氧化膜109的可靠性下降的问题显得更加明显。此外这问题在具有与平面型MOSFET相同的栅极结构的平面型IGBT中也同样发生。此外，从商业角度来看，要解决该问题时还需要抑制制造成本的增加。
发明内容
本发明的第一目的是为解决上述所示的问题而构思，提供一种碳化硅半导体装置的制造方法及碳化硅半导体装置，以在栅电极110内侧的耗尽区111上的栅电极端发生强电场的场合，也能缓冲施加于栅极氧化膜109的电场，并可以确保栅极氧化膜109的可靠性。
此外本发明的第二目的是提供在实现上述第一目的时极力抑制制造成本的增加的碳化硅半导体装置的制造方法及碳化硅半导体装置。
本发明的碳化硅半导体装置的制造方法，其特征在于包括：在第一导电型的碳化硅层的内部，不用活性化退火处理来扩散而在所述碳化硅层内离子注入第二导电型的第一杂质形成第二导电型的阱区的工序；在被所述碳化硅层的表面和所述阱区夹持的区域，不用所述活性化退火处理来扩散而在所述碳化硅层内离子注入成为第一导电型的第二杂质并且离子注入经所述活性化退火处理扩散而在所述碳化硅层内成为第二导电型的第三杂质形成第一导电型的源极区的工序；在被所述碳化硅层的表面和所述阱区夹持的区域，且在所述源极区内侧的所述碳化硅层，通过所述活性化退火处理扩散所述源极区所包含的所述第三杂质形成第二导电型的沟道区的工序；以及在所述碳化硅层的表面上，隔着栅极绝缘膜形成栅电极，以覆盖所述沟道区及处于所述沟道区的内外侧的所述碳化硅层的一部分表面露出部和一部分所述源极区的工序，所述阱区、所述沟道区及所述栅电极形成为在以所述源极区的内侧为基准设所述阱区的延伸长度为Lwell、所述沟道区的延伸长度为Lch、所述栅电极的延伸长度为Lg时，满足Lch＜Lg＜Lwell的关系。
(发明效果)
依据本发明的碳化硅半导体装置的制造方法，阱区、沟道区及栅电极形成为在以源极区的内侧为基准设阱区的延伸长度为Lwell、沟道区的延伸长度为Lch、栅电极的延伸长度为Lg时，满足Lch＜Lg＜Lwell的关系，因此仅位于碳化硅层的表面露出部的栅电极端的电场得到缓冲，从而能够确保栅极氧化膜的可靠性。
此外，依据本发明的碳化硅半导体装置的制造方法，在形成源极区时在碳化硅层内依次离子注入成为第一导电型的第二杂质和成为第二导电型的第三杂质，通过其后的活性化退火处理使第三杂质扩散在碳化硅层内形成沟道区，因此在形成沟道区时，无需形成新的抗蚀剂等的掩模而离子注入第三杂质，仅增加离子注入第三杂质的工序即可，因此能够极力抑制制造成本。
附图说明
图1是表示本发明实施方式1的碳化硅半导体装置的制造工序的说明图。
图2是表示本发明实施方式1的碳化硅半导体装置的制造工序的说明图。
图3是表示本发明实施方式1的碳化硅半导体装置的制造工序的说明图。
图4是表示本发明实施方式1的碳化硅半导体装置的制造工序的说明图。
图5是表示本发明实施方式1的碳化硅半导体装置的制造工序的说明图。
图6是表示本发明实施方式1的碳化硅半导体装置的制造工序的说明图。
图7是表示本发明实施方式1的碳化硅半导体装置的剖视图。
图8是表示本发明实施方式2的碳化硅半导体装置的剖视图。
图9是表示传统碳化硅半导体装置的剖视图。
图10是表示传统碳化硅半导体装置的制造工序的说明图。
图11是表示传统碳化硅半导体装置的制造工序的说明图。
图12是表示传统碳化硅半导体装置的制造工序的说明图。
图13是表示传统碳化硅半导体装置的制造工序的说明图。
图14是表示传统碳化硅半导体装置的制造工序的说明图。
具体实施方式
实施方式1
采用平面型MOSFET作为碳化硅半导体装置的一个例子，就本发明的实施方式1进行说明。图1～图6是表示平面型MOSFET的制造工序的说明图。此外图7是表示由该平面型MOSFET的制造工序获得的平面型MOSFET的结构的剖视图。
参照图1至图7，就本发明的平面型MOSFET的制造工序及其结构进行说明。
首先，通过外延晶体生长法，在n型(第一导电型)的碳化硅衬底1的表面上形成n-型(第一导电型)的碳化硅层2。由该碳化硅衬底1和碳化硅层2构成碳化硅晶片(wafer)。(参照图1)
接着，在从碳化硅层2表面规定深度的碳化硅层2内部，以抗蚀剂3为掩模，离子注入(箭头G)p型的杂质，隔着规定间隔有选择地形成p型(第二导电型)的阱区4。在此碳化硅层2中采用铝(Al)作为p型的杂质。在离子注入后，除去抗蚀剂3。此外通过离子注入来形成的阱区4的深度是通过注入的离子的加速电压来控制的，因此设定加速电压，以在规定深度的碳化硅层2内部形成阱区4。(参照图1)
接着，在阱区4上被碳化硅层2的表面和阱区4夹持的碳化硅层2的区域，以抗蚀剂5为掩模，依次离子注入(箭头H)n型的杂质和p型的杂质，有选择地形成n型(第一导电型)的源极区6。源极区6的n型的杂质浓度设定为相对浓于碳化硅层2的n型的杂质浓度。在此作为碳化硅层2中的n型的杂质，举出了氮(N)或磷(P)。此外在这里作为被注入的p型的杂质，采用硼(B)。此外需要使硼的注入量少于氮或磷的注入量，以使离子注入后的源极区6成为n型。此外需要使被注入的硼到达阱区4。再者如图2所示，源极区6进入阱区4也可。在离子注入后，除去抗蚀剂5。此外，通过离子注入形成的源极区6的深度是通过所注入的离子的加速电压来控制的，因此设定加速电压，以成为规定深度。此外n型的杂质即氮或磷和p型的杂质即硼的离子注入顺序可为逆向。(参照图2)
接着，在阱区4上被碳化硅层2的表面和阱区4夹持的区域，以抗蚀剂7为掩模，离子注入(箭头K)p型的杂质，有选择地形成p+型(第二导电型)的接触区8。在此接触区8形成为与源极区6的外侧相接触。此外接触区8的杂质浓度设定为相对浓于阱区4的杂质浓度。在这里碳化硅层2中采用铝作为p型的杂质。在离子注入后，除去抗蚀剂7。此外，通过离子注入形成的接触区8的深度是通过所注入的离子的加速电压来控制的，因此设定加速电压，以成为规定深度。(参照图3)
接着，对碳化硅晶片进行活性化退火处理(例如，在氩(Ar)气氛中1500℃，30分钟)。从而注入离子被电气活性化，恢复因离子注入而产生的晶体缺陷。(参照图4)
此外在活性化退火时，离子注入到源极区6的硼，如图4的点划线M所示，在源极区6周围扩散。在此碳化硅晶片为(0001)面，因此(0001)面内方向的扩散大于在(0001)面内垂直方向的扩散。即，硼的扩散在碳化硅晶片的面内方向(横向)大，而在深度方向(纵向)小。此外，作为杂质的铝、氮及磷，通过活性化退火而几乎不会扩散。因此离子注入时的形成轮廓被原样保留。(参照图4)
如此通过活性化退火处理来使离子注入至源极区6的硼向源极区6的周围扩散，以在阱区4上以与源极区6内侧相接触的方式，有选择地在被碳化硅层2的表面与阱区4夹持的区域形成p-型(第二导电型)的沟道区9。即，通过活性化退火处理使p型的杂质即硼扩散至n-型的碳化硅层2，通过将n型转换为p型，形成p-型的沟道区9。(参照图5)
再者硼为p型的杂质，因此即使扩散至p型的阱区4及p+型的接触区8，在功能上也没有问题。
接着，在高温的氧(O2)气氛中，对碳化硅层2的整个表面上形成由二氧化硅(SiO2)构成的栅极氧化膜10。又，在栅极氧化膜10的表面上，通过化学气相生长法形成多晶硅膜后，以抗蚀剂为掩模，通过湿蚀刻法或借助RIE(活性离子蚀刻：Reactive Ion Etching)等的干蚀刻法来除去不需要部分，形成栅电极11。这时，栅电极11形成为覆盖沟道区9。更详细地说，栅电极11形成为覆盖沟道区9、以及沟道区9的内外侧的碳化硅层2的一部分表面露出部及一部分源极区6。此外栅电极11不会形成在被阱区4及沟道区9夹持的碳化硅层2的区域即耗尽区12。(参照图6)。
接着，在栅极氧化膜10及栅电极11的表面上，通过利用TEOS(四乙氧基硅烷：Tetraethoxysilane)气体的化学气相生长法形成由二氧化硅(SiO2)构成的层间绝缘膜13后，以抗蚀剂为掩模，通过RIE等的干蚀刻法除去层间绝缘膜13及栅极氧化膜10，以使接触区8及一部分露出源极区6。然后，也除去抗蚀剂。(参照图6)
接着，在露出的接触区8、源极区6及层间绝缘膜13的表面上，例如通过溅镀等的物理气相生长法(PVD(Physical Vapor Deposition)法)，形成作为第一主电极的源电极14。源电极14与接触区8及源极区6电连接。(参照图6)
在此作为源电极14的材料构成例，举出铝(Al)。该场合，在露出的接触区8和源极区6的表面形成有用于得到欧姆接触的镍(Ni)合金。
最后，在半导体衬底1的背面上，通过溅镀等的物理气相生长法形成由导电膜构成的作为第二主电极的漏电极15。(参照图7)
在此作为漏电极15的材料构成例，举出镍(Ni)和金(Au)的叠层。该场合，在半导体衬底1的背面也形成有用于得到欧姆接触的镍(Ni)合金。
经上述步骤，完成本发明实施方式1的碳化硅半导体装置即平面型MOSFET。(参照图7)
可是，在这样制造的平面型MOSFET中，为了缓冲栅电极11内侧的栅电极端，即耗尽区12上的栅电极端(图中，N部分)的电场，需要使阱区4、沟道区9及栅电极11处于如下的位置关系。
即，如图7所示，在碳化硅晶片面内方向(横向)，以源极区6的内侧为基准，将向耗尽区12一侧延伸的长度，即阱区4的延伸长度设为Lwell、沟道区9的延伸长度设为Lch、栅电极11的延伸长度设为Lg的场合，需要满足Lch＜Lg＜Lwell的关系。
从而，在图7的N部分所示的栅电极11内侧的栅电极端，即耗尽区12上的栅电极端产生的强电场，被阱区4屏蔽。
在本发明实施方式1的碳化硅半导体装置的制造方法中，将阱区4、沟道区6及栅电极11形成为在将碳化硅晶片面内方向上的距离源极区6内侧的延伸长度，具体地说从源极区6的内侧向耗尽区12一侧延伸的长度设成阱区4为Lwell、沟道区9为Lch、栅电极11为Lg的情况下，满足Lch＜Lg＜Lwell的关系，因此到达碳化硅层2的表面露出部的耗尽区12上的栅电极11的栅电极端成为被阱区4屏蔽的栅极结构，所以与图9所示那样的传统栅极部的结构相比缓冲了电场。因而能够确保栅极氧化膜10的可靠性。
此外，在本发明实施方式1的碳化硅半导体装置的制造方法中，通过活性化退火处理扩散注入于源极区6的硼，形成了沟道区9。因此，除了在形成源极区6时追加了注入硼的工序以外，能够利用图10至图14所示的传统制造工序。在形成沟道区9时，无需重新形成抗蚀剂掩模后离子注入硼。因而能够抑制碳化硅半导体装置的制造成本。
而且，在本发明实施方式1的碳化硅半导体装置的制造方法中，通过利用了注入到源极区6的硼的扩散的自定位(self aligned)形成沟道区9，因此沟道长度的控制性与通过利用抗蚀剂掩模的离子注入来形成沟道区9的场合相比，显得非常优越。这对碳化硅半导体装置的小型化也是有效的。
实施方式2
在实施方式1中，例示了在耗尽区12上无栅电极11的平面型MOSFET，但是如图8所示，在整个耗尽区12上形成栅电极16的场合，也具有缓冲栅电极16的电场的效果。因而能够确保栅极氧化膜10的可靠性。此外在实施方式2中，栅电极16以外是与实施方式1所示的图7相等，因此采用图7中标记的符号相同的符号，并省略其说明。此外在制造工序中，由于采用实施方式1所示的工序也能容易达成，省略其说明。
此外在实施方式2中，也需要在将碳化硅晶片面内方向的从源极区6内侧向耗尽区12一侧延伸的长度设成阱区4为Lwell、沟道区9为Lch的情况下，满足Lch＜Lwell的关系。
此外在实施方式2中，也能得到如实施方式1所示那样的、制造成本的抑制及沟道长度的良好控制性。
再者在实施方式1及2中，作为碳化硅半导体装置以平面型MOSFET为例进行了说明，但是很显然，只要是具有相同的栅极结构的碳化硅半导体装置就能适用，例如可以对平面型IGBT适用。再者要对平面型IGBT适用时，在与半导体衬底1的第二主电极15相接触的一侧设置第二导电型的集电极层即可。
此外在实施方式1及2中，说明了作为活性化退火时在碳化硅层2内扩散的杂质即第一杂质采用铝，作为第二杂质采用氮及磷，并且作为活性化退火时向碳化硅层2内扩散的杂质即第三杂质采用硼，但是如果具有与在此所示的杂质相等的特性，具体而言在活性化退火处理时具有相等的碳化硅层2内的扩散特性的杂质就可以利用，采用这些杂质的情形，显然也属于本发明的范围。
符号说明
1n型(第一导电型)的碳化硅衬底；2n-型(第一导电型)的碳化硅层；3抗蚀剂；4p型(第二导电型)的阱区；5抗蚀剂；6n型(第一导电型)的源极区；7抗蚀剂；8p+型(第二导电型)的接触区；9p-型(第二导电型)的沟道区；10栅极氧化膜；11栅电极；12耗尽区；13层间绝缘膜；14作为第一主电极的源电极；15作为第二主电极的漏电极。

Claims (10)

1.一种碳化硅半导体装置的制造方法，其特征在于包括：
在第一导电型的碳化硅层的内部，不用活性化退火处理来扩散而在所述碳化硅层内离子注入第二导电型的第一杂质形成成为第二导电型的阱区的工序；
在被所述碳化硅层的表面和所述阱区夹持的区域，不用所述活性化退火处理来扩散而在所述碳化硅层内离子注入成为第一导电型的第二杂质并且离子注入经所述活性化退火处理扩散而在所述碳化硅层内成为第二导电型的第三杂质形成第一导电型的源极区的工序；
在被所述碳化硅层的表面和所述阱区夹持的区域，且在所述源极区内侧的所述碳化硅层，通过所述活性化退火处理扩散所述源极区所包含的所述第三杂质形成第二导电型的沟道区的工序；以及
在所述碳化硅层的表面上，隔着栅极绝缘膜形成栅电极，以覆盖所述沟道区及处于所述沟道区的内外侧的所述碳化硅层的一部分表面露出部和一部分所述源极区的工序，
所述阱区、所述沟道区及所述栅电极形成为在以所述源极区的内侧为基准设所述阱区的延伸长度为Lwell、所述沟道区的延伸长度为Lch、所述栅电极的延伸长度为Lg时，满足Lch＜Lg＜Lwell的关系。
2.如权利要求1所述的碳化硅半导体装置的制造方法，其特征在于：所述第一杂质为铝，所述第二杂质为氮或磷，所述第三杂质为硼。
3.一种碳化硅半导体装置的制造方法，其特征在于包括：
在第一导电型的碳化硅层的内部，不用活性化退火处理来扩散而在所述碳化硅层内离子注入第二导电型的第一杂质形成成为第二导电型的阱区的工序；
在被所述碳化硅层的表面和所述阱区夹持的区域，不用所述活性化退火处理来扩散而在所述碳化硅层内离子注入成为第一导电型的第二杂质并且离子注入经所述活性化退火处理扩散而在所述碳化硅层内成为第二导电型的第三杂质形成第一导电型的源极区的工序；
在被所述碳化硅层的表面和所述阱区夹持的区域，且在所述源极区内侧的所述碳化硅层，通过所述活性化退火处理扩散所述源极区所包含的所述第三杂质形成第二导电型的沟道区的工序；以及
在所述碳化硅层的表面上，隔着栅极绝缘膜形成栅电极，以覆盖所述沟道区及处于所述沟道区的内外侧的所述碳化硅层的表面露出部和一部分所述源极区的工序，
所述阱区、所述沟道区形成为在以所述源极区的内侧为基准设所述阱区的延伸长度为Lwell、所述沟道区的延伸长度为Lch时，满足Lch＜Lwell的关系。
4.如权利要求3所述的碳化硅半导体装置的制造方法，其特征在于：所述第一杂质为铝，所述第二杂质为氮或磷，所述第三杂质为硼。
5.一种碳化硅半导体装置，其特征在于包括：
第一导电型的半导体衬底；
第一导电型的碳化硅层，设置在所述半导体衬底的表面上；
第二导电型的阱区，以规定间隔相离间地选择性设置在所述碳化硅层内部的规定深度；
第一导电型的源极区，有选择地设置在被所述碳化硅层的表面和所述阱区夹持的区域；
第二导电型的接触区，设置在被所述碳化硅层的表面和所述阱区夹持的区域，以与所述源极区外侧相接触；
第二导电型的沟道区，设置在被所述碳化硅层的表面和所述阱区夹持的区域，以与所述源极区内侧相接触；
栅极绝缘膜，设置成经过所述碳化硅层的表面上的、所述源极区、所述沟道区及被所述沟道区所夹持的所述碳化硅层的露出部分；
栅电极，设置成经过所述栅极绝缘膜的表面上的、所述沟道区及处于所述沟道区的内外侧的一部分所述源极区和所述碳化硅层的一部分所述露出部分；
第一主电极，设置成经过所述碳化硅层的表面上的、所述接触区及所述源极区；以及
第二主电极，设置在所述半导体衬底的背面上，
所述阱区、所述沟道区及所述栅电极，在以所述源极区的内侧为基准，设所述阱区的延伸长度为Lwell、所述沟道区的延伸长度为Lch、所述栅电极的延伸长度为Lg时，满足Lch＜Lg＜Lwell的关系。
6.如权利要求5所述的碳化硅半导体装置，其特征在于：通过扩散所述源极区预先含有的硼来设置所述沟道区。
7.如权利要求5所述的碳化硅半导体装置，其特征在于：在所述半导体衬底的与所述第二主电极相接触的一侧具备第二导电型的集电极层。
8.一种碳化硅半导体装置，其特征在于包括：
第一导电型的半导体衬底；
第一导电型的碳化硅层，设置在所述半导体衬底的表面上；
第二导电型的阱区，以规定间隔相离间地选择性设置在所述碳化硅层内部的规定深度；
第一导电型的源极区，有选择地设置在被所述碳化硅层的表面和所述阱区夹持的区域；
第二导电型的接触区，设置在被所述碳化硅层的表面和所述阱区夹持的区域，以与所述源极区外侧相接触；
第二导电型的沟道区，设置在被所述碳化硅层的表面和所述阱区夹持的区域，以与所述源极区内侧相接触；
栅极绝缘膜，设置成经过所述碳化硅层的表面上的、所述源极区、所述沟道区及被所述沟道区所夹持的所述碳化硅层的露出部分；
栅电极，设置在所述栅极绝缘膜的表面上；
第一主电极，设置成经过所述碳化硅层的表面上的、所述接触区及所述源极区；以及
第二主电极，设置在所述半导体衬底的背面上，
所述阱区及所述沟道区在以所述源极区的内侧为基准，设所述阱区的延伸长度为Lwell、所述沟道区的延伸长度为Lch时，满足Lch＜Lwell的关系。
9.如权利要求8所述的碳化硅半导体装置，其特征在于：通过扩散所述源极区预先含有的硼来设置所述沟道区。
10.如权利要求8所述的碳化硅半导体装置，其特征在于：在所述半导体衬底的与所述第二主电极相接触的一侧具备第二导电型的集电极层。
CN2010101192388A 2009-04-08 2010-01-25 碳化硅半导体装置的制造方法及碳化硅半导体装置 Active CN101859706B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-094020 2009-04-08
JP2009094020A JP5452062B2 (ja) 2009-04-08 2009-04-08 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101859706A true CN101859706A (zh) 2010-10-13
CN101859706B CN101859706B (zh) 2012-07-11

Family

ID=42933663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101192388A Active CN101859706B (zh) 2009-04-08 2010-01-25 碳化硅半导体装置的制造方法及碳化硅半导体装置

Country Status (5)

Country Link
US (2) US8115211B2 (zh)
JP (1) JP5452062B2 (zh)
KR (1) KR101137429B1 (zh)
CN (1) CN101859706B (zh)
DE (1) DE102009056453B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104303312A (zh) * 2012-04-24 2015-01-21 富士电机株式会社 立式耐高压半导体装置及其制造方法
CN105874603A (zh) * 2014-11-26 2016-08-17 新电元工业株式会社 碳化硅半导体装置及其制造方法
CN111316406A (zh) * 2017-11-13 2020-06-19 三菱电机株式会社 碳化硅半导体装置以及碳化硅半导体装置的制造方法
CN111627998A (zh) * 2019-02-27 2020-09-04 无锡华润微电子有限公司 一种半导体器件制备方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478537B2 (en) * 2009-07-15 2016-10-25 Cree, Inc. High-gain wide bandgap darlington transistors and related methods of fabrication
JP6278549B2 (ja) * 2012-03-30 2018-02-14 富士電機株式会社 半導体装置
EP2955744A4 (en) * 2013-02-06 2016-08-03 Pvg Solutions Inc METHOD FOR FORMING BORON DIFFUSION LAYER AND METHOD FOR MANUFACTURING SOLAR BATTERY CELL
US9240476B2 (en) * 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
US9142668B2 (en) 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
US9768259B2 (en) 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
EP3046149B1 (en) * 2013-09-09 2019-08-21 Hitachi, Ltd. Semiconductor device, method for manufacturing same, power conversion apparatus, three-phase motor system, automobile, and rail vehicle
JP2016058530A (ja) 2014-09-09 2016-04-21 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9685550B2 (en) 2014-12-26 2017-06-20 Fairchild Semiconductor Corporation Silicon carbide (SiC) device with improved gate dielectric shielding
JP6280057B2 (ja) 2015-01-15 2018-02-14 トヨタ自動車株式会社 半導体装置とその製造方法
JP6977273B2 (ja) * 2016-06-16 2021-12-08 富士電機株式会社 半導体装置および製造方法
CN109037070A (zh) * 2017-06-09 2018-12-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法及半导体器件
US20220278205A1 (en) * 2019-08-01 2022-09-01 Hitachi Energy Switzerland Ag Silicon Carbide Transistor Device
JP2020036045A (ja) * 2019-11-29 2020-03-05 ローム株式会社 半導体装置
CN112259630B (zh) * 2020-10-26 2022-06-10 隆基绿能科技股份有限公司 碳化硅电池

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6393153A (ja) * 1986-10-07 1988-04-23 Toshiba Corp 半導体装置の製造方法
JP3471823B2 (ja) 1992-01-16 2003-12-02 富士電機株式会社 絶縁ゲート型半導体装置およびその製造方法
US6002159A (en) * 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5917203A (en) * 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
US5917204A (en) * 1997-03-31 1999-06-29 Motorola, Inc. Insulated gate bipolar transistor with reduced electric fields
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4595144B2 (ja) 1999-09-21 2010-12-08 株式会社デンソー 炭化珪素半導体装置及びその製造方法
CN1243373C (zh) * 1999-12-24 2006-02-22 住友电气工业株式会社 面结型场效应晶体管及其制造方法
WO2002043157A1 (fr) * 2000-11-21 2002-05-30 Matsushita Electric Industrial Co.,Ltd. Dispositif a semi-conducteur et procede de fabrication associe
JP2002190594A (ja) 2000-12-21 2002-07-05 Toshiba Corp 絶縁ゲート型パワー半導体装置
US6940110B2 (en) * 2002-11-29 2005-09-06 Matsushita Electric Industrial Co., Ltd. SiC-MISFET and method for fabricating the same
US7217954B2 (en) * 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
JP4604241B2 (ja) * 2004-11-18 2011-01-05 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
JP4586547B2 (ja) * 2005-01-24 2010-11-24 住友電気工業株式会社 接合型電界効果トランジスタ
JP2007059636A (ja) 2005-08-25 2007-03-08 Renesas Technology Corp Ｄｍｏｓｆｅｔおよびプレーナ型ｍｏｓｆｅｔ
CN1941296A (zh) * 2005-09-28 2007-04-04 中芯国际集成电路制造(上海)有限公司 应变硅cmos晶体管的原位掺杂硅锗与碳化硅源漏极区
JP5071763B2 (ja) 2006-10-16 2012-11-14 独立行政法人産業技術総合研究所 炭化ケイ素半導体装置およびその製造方法
JP5098489B2 (ja) * 2007-07-27 2012-12-12 住友電気工業株式会社 酸化膜電界効果トランジスタの製造方法
JP4935741B2 (ja) 2008-04-02 2012-05-23 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5223773B2 (ja) 2009-05-14 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5601849B2 (ja) 2010-02-09 2014-10-08 三菱電機株式会社 炭化珪素半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104303312A (zh) * 2012-04-24 2015-01-21 富士电机株式会社 立式耐高压半导体装置及其制造方法
CN104303312B (zh) * 2012-04-24 2018-03-20 富士电机株式会社 立式耐高压半导体装置及其制造方法
CN105874603A (zh) * 2014-11-26 2016-08-17 新电元工业株式会社 碳化硅半导体装置及其制造方法
CN105874603B (zh) * 2014-11-26 2019-05-17 新电元工业株式会社 碳化硅半导体装置及其制造方法
CN111316406A (zh) * 2017-11-13 2020-06-19 三菱电机株式会社 碳化硅半导体装置以及碳化硅半导体装置的制造方法
CN111627998A (zh) * 2019-02-27 2020-09-04 无锡华润微电子有限公司 一种半导体器件制备方法
CN111627998B (zh) * 2019-02-27 2023-08-25 无锡华润微电子有限公司 一种半导体器件制备方法

Also Published As

Publication number Publication date
US20100258815A1 (en) 2010-10-14
JP2010245389A (ja) 2010-10-28
DE102009056453A1 (de) 2010-11-11
CN101859706B (zh) 2012-07-11
KR20100112069A (ko) 2010-10-18
US8143094B2 (en) 2012-03-27
KR101137429B1 (ko) 2012-04-20
US20110244643A1 (en) 2011-10-06
JP5452062B2 (ja) 2014-03-26
US8115211B2 (en) 2012-02-14
DE102009056453B4 (de) 2012-03-08

Similar Documents

Publication Publication Date Title
CN101859706B (zh) 碳化硅半导体装置的制造方法及碳化硅半导体装置
CN102576723B (zh) 半导体装置及其制造方法
CN102244099B (zh) 外延沟道的SiCIEMOSFET器件及制备方法
US9755064B2 (en) Semiconductor device and method for manufacturing the same
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
JP5236281B2 (ja) 縦型ｍｏｓｆｅｔの製造方法
JP2012243966A (ja) 半導体装置
CN109616523B (zh) 一种4H-SiC MOSFET功率器件及其制造方法
CN103477439A (zh) 半导体装置及其制造方法
US8524585B2 (en) Method of manufacturing semiconductor device
CN102184964B (zh) N沟道积累型SiC IEMOSFET器件的制备方法
CN111048580A (zh) 一种碳化硅绝缘栅双极晶体管及其制作方法
JP2006156478A (ja) 炭化珪素半導体装置およびその製造方法
CN103681256B (zh) 一种碳化硅mosfet器件及其制作方法
US8765617B2 (en) Method of manufacturing semiconductor device
JP4049095B2 (ja) 半導体装置及びその製造方法
JP2018206872A (ja) 半導体装置
US9287363B2 (en) Semiconductor device, method of manufacturing the same and power semiconductor device including the same
CN101320688B (zh) 制造半导体器件的方法及所制造出的半导体器件
KR20080033351A (ko) 반도체 장치의 제조 방법
CN110556415B (zh) 一种高可靠性外延栅的SiC MOSFET器件及其制备方法
JP6815612B1 (ja) ＳｉＣパワーデバイス及び、ＳｉＣ半導体製造方法
JP2005101148A (ja) 半導体装置及びその製造方法
JP2010129628A (ja) 炭化珪素半導体装置の製造方法
CN116504834A (zh) SiC衬底高速LDMOS开关器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant