JP2016058530A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2016058530A
JP2016058530A JP2014183326A JP2014183326A JP2016058530A JP 2016058530 A JP2016058530 A JP 2016058530A JP 2014183326 A JP2014183326 A JP 2014183326A JP 2014183326 A JP2014183326 A JP 2014183326A JP 2016058530 A JP2016058530 A JP 2016058530A
Authority
JP
Japan
Prior art keywords
region
silicon carbide
drift region
main surface
body region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014183326A
Other languages
English (en)
Inventor
透 日吉
Toru Hiyoshi
透 日吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014183326A priority Critical patent/JP2016058530A/ja
Priority to US14/790,780 priority patent/US20160071949A1/en
Priority to CN201510450842.1A priority patent/CN105405765A/zh
Priority to DE102015214797.5A priority patent/DE102015214797A1/de
Publication of JP2016058530A publication Critical patent/JP2016058530A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】簡易なプロセスでゲート絶縁膜における電界集中を緩和可能な炭化珪素半導体装置の製造方法を提供する。【解決手段】炭化珪素半導体装置１の製造方法は以下の工程を備えている。炭化珪素基板１０は、主面１０ａに対して垂直な方向から見て、一辺の端部Ｃ０と、第１ボディ領域１３ａ１の端部に最も近い頂点Ｃ１と、第２ボディ領域１３ｂ１の端部に最も近い頂点Ｃ２とを含むように設けられ、第１ボディ領域１３ａ１および第２ボディ領域１３ｂ１の双方に電気的に接続され、かつ第２導電型を有する接続領域１７を有する。主面１０ａに平行な方向から見て、ゲート絶縁膜１５および接続領域１７の間には、第１ドリフト領域１２ａ１および第２ドリフト領域１２ｂ１が設けられている。接続領域１７と、第１ボディ領域１３ａ１と、第２ボディ領域１３ｂ１とは、イオン注入により形成される。【選択図】図１

Description

本発明は、炭化珪素半導体装置の製造方法に関し、特定的には、ゲート絶縁膜を形成する工程を有する炭化珪素半導体装置の製造方法に関する。
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
炭化珪素を用いたＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は、珪素を用いたＭＯＳＦＥＴよりも高い絶縁破壊耐性を有している。そのため、炭化珪素を用いたＭＯＳＦＥＴは、珪素を用いたＭＯＳＦＥＴと比較して、ゲート絶縁膜に印加される電圧が高くなる。たとえば、特開２０１０−２４５３８９号公報（特許文献１）に記載の炭化珪素ＭＯＳＦＥＴによれば、ウェル領域がＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）領域に張り出すように設けられている。
また特開２０１３−２４７２５２号公報（特許文献２）に記載の炭化珪素ＭＯＳＦＥＴは、六角形のセルが敷き詰められた構造を有しており、ｎ型打ち返し領域の下方において、あるセルのｐ型層の角部と当該セルと隣接するセルのｐ型層の角部とを結合する結合部を有している。
特開２０１０−２４５３８９号公報 特開２０１３−２４７２５２号公報
特開２０１０−２４５３８９号公報（特許文献１）に記載の炭化珪素ＭＯＳＦＥＴによれば、ゲート絶縁膜に印加される電界がある程度は緩和される。しかしながら、多角形のセルの頂点が重なる位置からボディ領域までの距離は、隣り合う２つの頂点の中間の位置からボディ領域までの距離よりも長い。そのため、ボディ領域から多角形のセルの頂点が重なる位置まで空乏層が十分に広がるまで時間を要するので、多角形のセルの頂点が重なる位置上のゲート絶縁膜の部分に印加される電界を十分に緩和することは困難であった。
また特開２０１３−２４７２５２号公報（特許文献２）に記載の炭化珪素ＭＯＳＦＥＴによれば、ｐ型のベース領域をエピタキシャル成長法により形成している。そのため、炭化珪素ＭＯＳＦＥＴの製造プロセスが複雑になっていた。
本発明の一態様の目的は、簡易なプロセスでゲート絶縁膜における電界集中を緩和可能な炭化珪素半導体装置の製造方法を提供することである。
本発明の一態様に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。主面を有する炭化珪素基板が準備される。炭化珪素基板の主面上にゲート絶縁膜が形成される。炭化珪素基板は、主面に対して垂直な方向から見て、多角形の外形を有し、かつ多角形の一辺を共有する第１セル領域および第２セル領域を含む。第１セル領域は、第１導電型を有する第１ソース領域と、第１ソース領域を取り囲み、第１導電型とは異なる第２導電型を有し、かつ主面に対して垂直な方向から見て多角形の外形を有する第１ボディ領域と、第１導電型を有しかつ第１ボディ領域によって第１ソース領域から隔てられた第１ドリフト領域とを有する。第２セル領域は、第１導電型を有する第２ソース領域と、第２ソース領域を取り囲み、第２導電型を有し、かつ主面に対して垂直な方向から見て多角形の外形を有する第２ボディ領域と、第１導電型を有し、第２ボディ領域によって第２ソース領域から隔てられ、かつ多角形の一辺において第１ドリフト領域と連接する第２ドリフト領域とを有する。炭化珪素基板は、主面に対して垂直な方向から見て、一辺の端部と、第１ボディ領域の端部に最も近い頂点と、第２ボディ領域の端部に最も近い頂点とを含むように設けられ、第１ボディ領域および第２ボディ領域の双方に電気的に接続され、かつ第２導電型を有する接続領域を有する。主面に平行な方向から見て、ゲート絶縁膜および接続領域の間には、第１ドリフト領域および第２ドリフト領域が設けられている。ゲート絶縁膜を形成する工程では、主面において、第１ソース領域と、第１ボディ領域と、第１ドリフト領域と、第２ソース領域と、第２ボディ領域と、第２ドリフト領域とに接するようにゲート絶縁膜が形成される。接続領域と、第１ボディ領域と、第２ボディ領域とは、イオン注入により形成される。
上記によれば、簡易なプロセスでゲート絶縁膜における電界集中を緩和可能な炭化珪素半導体装置の製造方法を提供することができる。
本発明の一実施の形態に係る炭化珪素半導体装置の縦断面模式図であり、図３のＩ−Ｉ折線矢視図に相当する。 本発明の一実施の形態に係る炭化珪素半導体装置の縦断面模式図であり、図３のＩＩ−ＩＩ線矢視図に相当する。 本発明の一実施の形態に係る炭化珪素半導体装置の炭化珪素基板の第１の例を示す横断面模式図であり、図１のＩＩＩ−ＩＩＩ線矢視図に相当する。 本発明の一実施の形態に係る炭化珪素半導体装置の炭化珪素基板の第１の例を示すハッチングを省略した横断面模式図であり、図１のＩＶ−ＩＶ線矢視図に相当する。 図４の領域Ｖの拡大図である。 本発明の一実施の形態に係る炭化珪素半導体装置の炭化珪素基板の第１の例を示す横断面模式図であり、図１のＩＶ−ＩＶ線矢視図に相当する。 本発明の一実施の形態に係る炭化珪素半導体装置の炭化珪素基板の第２の例を示すハッチングを省略した横断面模式図であり、図１のＩＶ−ＩＶ線矢視図に相当する。 本発明の一実施の形態に係る炭化珪素半導体装置の炭化珪素基板の第２の例を示す横断面模式図であり、図１のＩＶ−ＩＶ線矢視図に相当する。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第１の工程を概略的に示す縦断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第２の工程を概略的に示す横断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第２の工程を概略的に示す縦断面模式図であり、図１１のＸＩＩａ−ＸＩＩａ折線矢視図（ａ）および図１１のＸＩＩｂ−ＸＩＩｂ線矢視図（ｂ）に相当する。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第３の工程を概略的に示す横断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第３の工程を概略的に示す縦断面模式図であり、図１３のＸＩＶａ−ＸＩＶａ折線矢視図（ａ）および図１３のＸＩＶｂ−ＸＩＶｂ線矢視図（ｂ）に相当する。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第４の工程を概略的に示す縦断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第５の工程を概略的に示す縦断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第２の工程の変形例を概略的に示す横断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第２の工程の変形例を概略的に示す縦断面模式図であり、図１７のＸＶＩＩＩａ−ＸＶＩＩＩａ折線矢視図（ａ）および図１７のＸＶＩＩＩｂ−ＸＶＩＩＩｂ線矢視図（ｂ）に相当する。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第３の工程の変形例を概略的に示す横断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第３の工程の変形例を概略的に示す縦断面模式図であり、図１９のＸＸａ−ＸＸａ折線矢視図（ａ）および図１９のＸＸｂ−ＸＸｂ線矢視図（ｂ）に相当する。
［本発明の実施形態の説明］
次に本発明の実施態様を列記して説明する。
（１）本発明の一態様に係る炭化珪素半導体装置１の製造方法は以下の工程を備えている。主面１０ａを有する炭化珪素基板１０が準備される。炭化珪素基板１０の主面１０ａ上にゲート絶縁膜１５が形成される。炭化珪素基板１０は、主面１０ａに対して垂直な方向から見て、多角形の外形を有し、かつ多角形の一辺Ｍ１２を共有する第１セル領域ＣＬ１および第２セル領域ＣＬ２を含む。第１セル領域ＣＬ１は、第１導電型を有する第１ソース領域１４ａと、第１ソース領域１４ａを取り囲み、第１導電型とは異なる第２導電型を有し、かつ主面１０ａに対して垂直な方向から見て多角形の外形を有する第１ボディ領域１３ａ１と、第１導電型を有しかつ第１ボディ領域１３ａ１によって第１ソース領域１４ａから隔てられた第１ドリフト領域１２ａ１とを有する。第２セル領域ＣＬ２は、第１導電型を有する第２ソース領域１４ｂと、第２ソース領域１４ｂを取り囲み、第２導電型を有し、かつ主面１０ａに対して垂直な方向から見て多角形の外形を有する第２ボディ領域１３ｂ１と、第１導電型を有し、第２ボディ領域１３ｂ１によって第２ソース領域１４ｂから隔てられ、かつ多角形の一辺において第１ドリフト領域１２ａ１と連接する第２ドリフト領域１２ｂ１とを有する。炭化珪素基板１０は、主面１０ａに対して垂直な方向から見て、一辺の端部Ｃ０と、第１ボディ領域１３ａ１の端部に最も近い頂点Ｃ１と、第２ボディ領域１３ｂ１の端部に最も近い頂点Ｃ２とを含むように設けられ、第１ボディ領域１３ａ１および第２ボディ領域１３ｂ１の双方に電気的に接続され、かつ第２導電型を有する接続領域１７を有する。主面１０ａに平行な方向から見て、ゲート絶縁膜１５および接続領域１７の間には、第１ドリフト領域１２ａ１および第２ドリフト領域１２ｂ１が設けられている。ゲート絶縁膜１５を形成する工程では、主面１０ａにおいて、第１ソース領域１４ａと、第１ボディ領域１３ａ１と、第１ドリフト領域１２ａ１と、第２ソース領域１４ｂと、第２ボディ領域１３ｂ１と、第２ドリフト領域１２ｂ１とに接するようにゲート絶縁膜１５が形成される。接続領域１７と、第１ボディ領域１３ａ１と、第２ボディ領域１３ｂ１とは、イオン注入により形成される。
上記（１）係る炭化珪素半導体装置１の製造方法によれば、炭化珪素基板１０は、主面１０ａに対して垂直な方向から見て、一辺の端部Ｃ０と、第１ボディ領域１３ａ１の端部に最も近い頂点Ｃ１と、第２ボディ領域１３ｂ１の端部に最も近い頂点Ｃ２とを含むように設けられ、第１ボディ領域１３ａ１および第２ボディ領域１３ｂ１の双方に電気的に接続され、かつ第２導電型を有する接続領域１７を有する。これにより、接続領域１７の上方におけるゲート絶縁膜１５の部分に印加される電界を十分に緩和することができる。また、接続領域１７と、第１ボディ領域１３ａ１と、第２ボディ領域１３ｂ１とは、イオン注入により形成される。これにより、接続領域１７と、第１ボディ領域１３ａ１と、第２ボディ領域１３ｂ１をエピタキシャル成長法により形成する場合よりも簡易なプロセスで炭化珪素半導体装置を製造することができる。さらに、ゲート絶縁膜１５および接続領域１７の間には、第１ドリフト領域１２ａ１および第２ドリフト領域１２ｂ１が設けられている。これにより、接続領域１７がゲート絶縁膜１５と接している場合よりもオン抵抗を低減することができる。
（２）上記（１）に係る炭化珪素半導体装置１の製造方法において好ましくは、第１ドリフト領域１２ａ１および第２ドリフト領域１２ｂ１の双方は、エピタキシャル成長により形成される。これにより、第１ドリフト領域１２ａ１および第２ドリフト領域１２ｂ１がイオン注入で形成される場合よりも移動度を高くすることができる。
（３）上記（１）または（２）に係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０は、接続領域１７から見て、第１ドリフト領域１２ａ１および第２ドリフト領域１２ｂ１とは反対側に位置し、第１ドリフト領域１２ａ１および第２ドリフト領域１２ｂ１の双方と電気的に接続された下部ドリフト領域１２ａ３、１２ｂ３をさらに含む。第１ドリフト領域１２ａ１と、第２ドリフト領域１２ｂ１と、下部ドリフト領域とは、同一のエピタキシャル層形成工程において形成される。これにより、簡易な方法で、第１ドリフト領域１２ａ１と、第２ドリフト領域１２ｂ１と、下部ドリフト領域とを形成することができる。
（４）上記（１）〜（３）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、主面に対して垂直な方向から見て、接続領域１７は、多角形の外形に沿った形状を有する。これにより、ゲート絶縁膜１５と接続領域１７との重なり面積が大きくなるので、ゲート絶縁膜１５に高い電界が印加されることを効果的に抑制することができる。
（５）上記（１）〜（４）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、第１ドリフト領域１２ａ１および第２ドリフト領域１２ｂ１の双方の不純物濃度は、１×１０16ｃｍ-3以下である。これにより、第１ドリフト領域１２ａ１および第２ドリフト領域１２ｂ１を効果的に空乏化することができる。結果として、第１ドリフト領域１２ａ１および第２ドリフト領域１２ｂ１上に形成されるゲート絶縁膜１５に高い電界が印加されることを効果的に抑制することができる。
（６）上記（１）〜（５）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０を準備する工程は、主面１０ａを有し、かつ第１導電型を有する炭化珪素エピタキシャル層１２を形成する工程と、主面１０ａに対してイオン注入を行うことにより、主面１０ａから離間して設けられた接続領域１７を形成する工程と、主面１０ａに対してイオン注入を行うことにより、接続領域１７と電気的に接続される第１ボディ領域１３ａ１および接続領域１７と電気的に接続される第２ボディ領域１３ｂ１を形成する工程とを有する。これにより、簡易なプロセスでゲート絶縁膜１５における電界集中を緩和可能な炭化珪素半導体装置１の製造方法を提供することができる。
（７）上記（１）〜（５）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０を準備する工程は、主面１０ａを有し、かつ第１導電型を有する炭化珪素エピタキシャル層１２を形成する工程と、主面１０ａに対してイオン注入を行うことにより、主面１０ａに露出する第１ボディ領域１３ａ１および主面１０ａに露出する第２ボディ領域１３ｂ１を形成する工程と、主面１０ａに対してイオン注入を行うことにより、第１ボディ領域１３ａ１および第２ボディ領域１３ｂ１の双方と電気的に接続され、かつ主面１０ａから離間して設けられた接続領域１７を形成する工程とを有する。これにより、簡易なプロセスでゲート絶縁膜１５における電界集中を緩和可能な炭化珪素半導体装置１の製造方法を提供することができる。
（８）上記（６）または（７）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、第１ドリフト領域１２ａ１および第２ドリフト領域１２ｂ１の双方は、炭化珪素エピタキシャル層１２の主面１０ａに対してさらにイオン注入を行うことにより形成される。これにより、第１ドリフト領域１２ａ１および第２ドリフト領域１２ｂ１の各々における不純物濃度を高くすることができるので、炭化珪素半導体装置１の耐圧を向上することができる。
［本発明の実施形態の詳細］
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
図１〜図８を参照して、本発明の一実施の形態に係る炭化珪素半導体装置１の一例としてのＭＯＳＦＥＴの構成について説明する。図１は、図３のＩ−Ｉ折線矢視図に相当する。図２は、図３のＩＩ−ＩＩ線矢視図に相当する。
本実施の形態に係るＭＯＳＦＥＴ１は、炭化珪素基板１０と、ゲート絶縁膜１５と、ゲート電極２７と、ソース電極１６と、ドレイン電極２０と、層間絶縁膜２１と、上部保護電極１９と、下部保護電極２３とを主に有している。
炭化珪素基板１０は、炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に配置された炭化珪素エピタキシャル層２４とを主に有する。炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈを有する六方晶炭化珪素単結晶からなり、ｎ型（第１導電型）の導電型を有する。炭化珪素基板１０は、炭化珪素エピタキシャル層２４により構成される第１の主面１０ａと、第１の主面１０ａと反対側に位置し、炭化珪素単結晶基板１１により構成される第２の主面１０ｂとを有する。炭化珪素基板１０の第１の主面１０ａは、たとえば｛０００１｝面から８°以下程度オフした面であり、好ましくは（０００１）面から８°以下程度オフした面である。炭化珪素エピタキシャル層２４は、ドリフト領域と、ボディ領域と、ソース領域と、コンタクト領域と、接続領域１７とを主に有している。
ドリフト領域は、たとえば窒素（Ｎ）などのｎ型不純物を有しており、ｎ型の導電型を有する。ドリフト領域は、上部ドリフト領域と、中部ドリフト領域と、下部ドリフト領域とを含む。図１〜図３を参照して、上部ドリフト領域は、第１上部ドリフト領域１２ａ１と、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１とを有する。第１の主面１０ａと平行な方向に沿った、第２上部ドリフト領域１２ｂ１と第３上部ドリフト領域１２ｃ１との合計の幅Ｗは、たとえば１．５μｍ以上４μｍ以下である。図２および図４を参照して、中部ドリフト領域は、第１中部ドリフト領域１２ａ２と、第２中部ドリフト領域１２ｂ２と、第３中部ドリフト領域１２ｃ２とを含む。図１および図２を参照して、下部ドリフト領域は、第１下部ドリフト領域１２ａ３と、第２下部ドリフト領域１２ｂ３と、第３下部ドリフト領域１２ｃ３とを含む。下部ドリフト領域の厚みＨ３は、たとえば１０μｍ以上３００μｍ以下である。好ましくは、第１上部ドリフト領域１２ａ１と、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１との各々が含む窒素などのｎ型不純物の濃度は、１×１０15ｃｍ-3以上１×１０16ｃｍ-3以下である。好ましくは、第１中部ドリフト領域１２ａ２と、第２中部ドリフト領域１２ｂ２と、第３中部ドリフト領域１２ｃ２と、第１下部ドリフト領域１２ａ３と、第２下部ドリフト領域１２ｂ３と、第３下部ドリフト領域１２ｃ３との各々が含む窒素などのｎ型不純物の濃度は、１×１０14ｃｍ-3以上１×１０16ｃｍ-3以下である。第１上部ドリフト領域１２ａ１と、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１との各々が含む窒素などのｎ型不純物の濃度は、第１中部ドリフト領域１２ａ２と、第２中部ドリフト領域１２ｂ２と、第３中部ドリフト領域１２ｃ２と、第１下部ドリフト領域１２ａ３と、第２下部ドリフト領域１２ｂ３と、第３下部ドリフト領域１２ｃ３との各々が含む窒素などのｎ型不純物の濃度よりも高くてもよい。
ボディ領域は、たとえばアルミニウム（Ａｌ）またはホウ素（Ｂ）などのｐ不純物を含んでおり、ｐ型（第２導電型）の導電型を有する。図１および図２を参照して、ボディ領域は、第１ボディ領域１３ａと、第２ボディ領域１３ｂと、第３ボディ領域１３ｃとを主に含む。図２を参照して、第１ボディ領域１３ａは、第１上部ボディ領域１３ａ１と、第１下部ボディ領域１３ａ２とを含む。図１および図２を参照して、第２ボディ領域１３ｂは、第２上部ボディ領域１３ｂ１と、第２下部ボディ領域１３ｂ２とを含む。図１を参照して、第３ボディ領域１３ｃは、第３上部ボディ領域１３ｃ１と、第３下部ボディ領域１３ｃ２とを含む。第１下部ボディ領域１３ａ２と、第２下部ボディ領域１３ｂ２と、第３下部ボディ領域１３ｃ２と、接続領域１７の各々が含むアルミニウムやホウ素などのｐ型不純物の濃度は、たとえば５×１０17ｃｍ-3以上１×１０18ｃｍ-3以下である。第１下部ボディ領域１３ａ２と、第２下部ボディ領域１３ｂ２と、第３下部ボディ領域１３ｃ２と、接続領域１７の各々の厚みＨ２は、たとえば０．３μｍ以上０．４μｍ以下である。第１上部ボディ領域１３ａ１と、第２上部ボディ領域１３ｂ１と、第３上部ボディ領域１３ｃ１との各々が含むアルミニウムやホウ素などのｐ型不純物の濃度は、たとえば１×１０16ｃｍ-3以上１×１０18ｃｍ-3以下である。第１上部ボディ領域１３ａ１と、第２上部ボディ領域１３ｂ１と、第３上部ボディ領域１３ｃ１との各々の厚みＨ１は、たとえば０．２μｍ以上０．８μｍ以下である。
ソース領域は、リン（Ｐ）などのｎ型不純物を含んでおり、ｎ型の導電型を有する。図１〜図３を参照して、ソース領域は、第１ソース領域１４ａと、第２ソース領域１４ｂと、第３ソース領域１４ｃとを主に含む。第１ソース領域１４ａと、第２ソース領域１４ｂと、第３ソース領域１４ｃとの各々が含むリンなどのｎ型不純物の濃度は、たとえば１×１０20ｃｍ-3程度である。ソース領域は、ボディ領域によりドリフト領域から離間されている。ソース領域が含むリンなどのｎ型不純物の濃度は、ドリフト領域が含む窒素などのｎ型不純物の濃度よりも高い。
コンタクト領域は、たとえばアルミニウム（Ａｌ）などのｐ型不純物を含み、ｐ型の導電型を有する。コンタクト領域は、第１コンタクト領域１８ａと、第２コンタクト領域１８ｂと、第３コンタクト領域１８ｃとを主に含む。たとえばＡｌなどの不純物を含んでおり、ｐ型の導電型を有する。第１コンタクト領域１８ａと、第２コンタクト領域１８ｂと、第３コンタクト領域１８ｃとの各々が含むアルミニウムなどのｐ型不純物の濃度は、たとえば１×１０20ｃｍ-3程度である。コンタクト領域が含むアルミニウムなどのｐ型不純物の濃度は、ボディ領域が含むアルミニウムなどのｐ型不純物の濃度よりも高い。
図３を参照して、平面視（第１の主面１０ａに対して垂直な方向から見た視野）において、炭化珪素基板１０は、第１セル領域ＣＬ１と、第２セル領域ＣＬ２と、第３セル領域ＣＬ３とを有している。第１セル領域ＣＬ１と、第２セル領域ＣＬ２と、第３セル領域ＣＬ３との各々は、多角形の外形を有している。多角形とは、たとえば六角形であり、好ましくは正六角形である。多角形は、長方形や正方形などの四角形であってもよい。平面視において、第１セル領域ＣＬ１は、第２セル領域ＣＬ２と、第３セル領域ＣＬ３とに隣接する。第２セル領域ＣＬ２は、第１セル領域ＣＬ１と、第３セル領域ＣＬ３とに隣接する。第３セル領域ＣＬ３は、第１セル領域ＣＬ１と、第２セル領域ＣＬ２とに隣接する。
第１セル領域ＣＬ１は、第２セル領域ＣＬ２と辺Ｍ１２を共有する。第２セル領域ＣＬ２は、第３セル領域ＣＬ３と辺Ｍ２３を共有する。第３セル領域ＣＬ３は、第１セル領域ＣＬ１と辺Ｍ１３を共有する。辺Ｍ１２と、辺Ｍ２３と、辺Ｍ１３とは、三重点Ｃ０を共有する。第１上部ドリフト領域１２ａ１は、辺Ｍ１２において第２上部ドリフト領域１２ｂ１と接する。第２上部ドリフト領域１２ｂ１は、辺Ｍ２３において第３上部ドリフト領域１２ｃ１と接する。第３上部ドリフト領域１２ｃ１は、辺Ｍ１３において第１上部ドリフト領域１２ａ１と接する。
第１セル領域ＣＬ１は、第１ドリフト領域１２ａと、第１ボディ領域１３ａと、第１ソース領域１４ａと、第１コンタクト領域１８ａとを有する。平面視において、第１ボディ領域１３ａと、第１ソース領域１４ａと、第１コンタクト領域１８ａとの各々は、六角形の外形を有する。第１コンタクト領域１８ａは、第１ソース領域１４ａに取り囲まれている。第１ソース領域１４ａは、第１上部ボディ領域１３ａ１に取り囲まれている。第１上部ボディ領域１３ａ１は、第１上部ドリフト領域１２ａ１に取り込まれている。第１上部ドリフト領域１２ａ１は、第１上部ボディ領域１３ａ１によって第１ソース領域１４ａから隔てられている。
第２セル領域ＣＬ２は、第２ドリフト領域１２ｂと、第２ボディ領域１３ｂと、第２ソース領域１４ｂと、第２コンタクト領域１８ｂとを有する。平面視において、第２ボディ領域１３ｂと、第２ソース領域１４ｂと、第２コンタクト領域１８ｂとの各々は、六角形の外形を有する。第２コンタクト領域１８ｂは、第２ソース領域１４ｂに取り囲まれている。第２ソース領域１４ｂは、第２上部ボディ領域１３ｂ１に取り囲まれている。第２上部ボディ領域１３ｂ１は、第２上部ドリフト領域１２ｂ１に取り込まれている。第２上部ドリフト領域１２ｂ１は、第２上部ボディ領域１３ｂ１によって第２ソース領域１４ｂから隔てられている。
第３セル領域ＣＬ３は、第３ドリフト領域１２ｃと、第３ボディ領域１３ｃと、第３ソース領域１４ｃと、第３コンタクト領域１８ｃとを有する。平面視において、第３ボディ領域１３ｃと、第３ソース領域１４ｃと、第３コンタクト領域１８ｃとの各々は、六角形の外形を有する。第３コンタクト領域１８ｃは、第３ソース領域１４ｃに取り囲まれている。第３ソース領域１４ｃは、第３上部ボディ領域１３ｃ１に取り囲まれている。第３上部ボディ領域１３ｃ１は、第３上部ドリフト領域１２ｃ１に取り込まれている。第３上部ドリフト領域１２ｃ１は、第３上部ボディ領域１３ｃ１によって第３ソース領域１４ｃから隔てられている。
平面視において、第１コンタクト領域１８ａ、第２コンタクト領域１８ｂおよび第３コンタクト領域１８ｃの外形は、それぞれ、第１ソース領域１４ａ、第２ソース領域１４ｂおよび第３ソース領域１４ｃの外形の相似形であってもよい。同様に、平面視において、第１ソース領域１４ａ、第２ソース領域１４ｂおよび第３ソース領域１４ｃの外形は、それぞれ、第１ボディ領域１３ａ、第２ボディ領域１３ｂおよび第３ボディ領域１３ｃの外形の相似形であってもよい。
次に、接続領域１７の構成について図３〜図５を参照して説明する。なお図４は、図６においてハッチングを省略した図である。
図３〜図５を参照して、第１ボディ領域１３ａは頂点Ｃ１を有し、第２ボディ領域１３ｂは頂点Ｃ２を有し、第３ボディ領域１３ｃは頂点Ｃ３を有する。平面視において、接続領域１７は、３つのセル領域の頂点が重なった三重点である端部Ｃ０と、第１上部ボディ領域１３ａ１の端部Ｃ０に最も近い頂点Ｃ１と、第２上部ボディ領域１３ｂ１の端部Ｃ０に最も近い頂点Ｃ２と、第３上部ボディ領域１３ｃ１の端部Ｃ０に最も近い頂点Ｃ３とを含むように設けられている。接続領域１７は、第１上部ボディ領域１３ａ１と、第２上部ボディ領域１３ｂ１と、第３上部ボディ領域１３ｃ１とに電気的に接続されている。接続領域１７は、たとえばアルミニウムなどのｐ型不純物を含み、ｐ型の導電型を有する。図４および図５を参照して、好ましくは、平面視において、接続領域１７は、多角形（三角形）に沿った外形を有する。接続領域１７は、たとえば四角形や六角形などの三角形以外の多角形に沿った外形を有していてもよい。接続領域１７は、第１中部ドリフト領域１２ａ２と、第２中部ドリフト領域１２ｂ２と、第３中部ドリフト領域１２ｃ２とに接する。
図１を参照して、接続領域１７の上面は、第２上部ボディ領域１３ｂ１と、第２上部ドリフト領域１２ｂ１と、第３上部ボディ領域１３ｃ１と、第３上部ドリフト領域１２ｃ１とに接する。接続領域１７の下面は、第２下部ドリフト領域１２ｂ３と、第３下部ドリフト領域１２ｃ３とに接する。接続領域１７の側部１７ｂは、第２下部ボディ領域１３ｂ２と接しており、接続領域１７の側部１７ｃは、第３下部ボディ領域１３ｃ２と接している。図１、図３および図４を参照して、縦断面視（第１の主面に平行な方向から見た視野）において、ゲート絶縁膜１５および接続領域１７の間には、第１上部ドリフト領域１２ａ１と、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１とが設けられている。
図１および図２を参照し、ゲート絶縁膜１５は、たとえば二酸化珪素から構成されており、炭化珪素基板１０の第１の主面１０ａ上に設けられている。ゲート絶縁膜１５は、第１の主面１０ａにおいて、ボディ領域と、ソース領域と、ドリフト領域とに接している。具体的には、ゲート絶縁膜１５は、第１の主面１０ａにおいて、第１ソース領域１４ａと、第１上部ボディ領域１３ａ１と、第１上部ドリフト領域１２ａ１と、第２ソース領域１４ｂと、第２上部ボディ領域１３ｂ１と、第２上部ドリフト領域１２ｂ１と、第３ソース領域１４ｃと、第３上部ボディ領域１３ｃ１と、第３上部ドリフト領域１２ｃ１とに接する。ゲート絶縁膜１５に対面する第１上部ボディ領域１３ａ１、第２上部ボディ領域１３ｂ１および第３上部ボディ領域１３ｃ１にチャネル領域ＣＨが形成可能に構成されている。
ゲート電極２７は、ゲート絶縁膜１５上に設けられている。ゲート絶縁膜１５は、チャネル領域ＣＨに対面して設けられている。ゲート電極２７は、第１ソース領域１４ａと、第１上部ボディ領域１３ａ１と、第１上部ドリフト領域１２ａ１と、第２ソース領域１４ｂと、第２上部ボディ領域１３ｂ１と、第２上部ドリフト領域１２ｂ１と、第３ソース領域１４ｃと、第３上部ボディ領域１３ｃ１と、第３上部ドリフト領域１２ｃ１とに対面して設けられている。ゲート電極２７は、不純物が添加されたポリシリコンなどの導電体から構成されている。
層間絶縁膜２１は、ゲート電極２７を覆うように設けられている。層間絶縁膜２１は、たとえば二酸化珪素から構成されている。層間絶縁膜２１は、ゲート電極２７とソース電極１６とを絶縁している。層間絶縁膜２１は、ゲート絶縁膜１５に接している。
ソース電極１６は、炭化珪素基板１０の第１の主面１０ａにおいて、第１ソース領域１４ａと、第２ソース領域１４ｂと、第３ソース領域１４ｃとに接している。同様に、ソース電極１６は、炭化珪素基板１０の第１の主面１０ａにおいて、第１コンタクト領域１８ａと、第２コンタクト領域１８ｂと、第３コンタクト領域１８ｃとに接している。ソース電極１６は、たとえばアルミニウムを含む材料からなる。好ましくは、ソース電極１６は、ＴｉＡｌＳｉを含む材料からなる。ソース電極１６に接して上部保護電極１９が設けられている。上部保護電極１９は、層間絶縁膜２１を覆うように設けられている。
ドレイン電極２０は、炭化珪素基板１０の第２の主面１０ｂに接して設けられている。ドレイン電極２０は、たとえばＮｉＳｉなど、ｎ型の炭化珪素単結晶基板１１とオーミックコンタクト可能な材料から構成されており、炭化珪素単結晶基板１１と電気的に接続されている。ドレイン電極２０に接して下部保護電極２３が設けられている。
次に、接続領域の変形例の構成について図７および図８を参照して説明する。図７は、図８においてハッチングを省略した図である。
接続領域１７は、三重点である端部Ｃ０と第１上部ボディ領域１３ａ１の端部Ｃ０に最も近い頂点Ｃ１とを繋ぐ直線状の部分と、三重点である端部Ｃ０と第２上部ボディ領域１３ｂ１の端部Ｃ０に最も近い頂点Ｃ２とを繋ぐ直線状の部分と、三重点である端部Ｃ０と第３上部ボディ領域１３ｃ１の端部Ｃ０に最も近い頂点Ｃ３とを繋ぐ直線状の部分とにより構成されていてもよい。この場合、第１中部ドリフト領域１２ａ２および第２中部ドリフト領域１２ｂ２により構成される部分と、第２中部ドリフト領域１２ｂ２および第３中部ドリフト領域１２ｃ２により構成される部分と、第１中部ドリフト領域１２ａ２および第３中部ドリフト領域１２ｃ２により構成される部分とは、平面視において六角形になる。
接続領域１７が、三重点である端部Ｃ０と第１上部ボディ領域１３ａ１の端部Ｃ０に最も近い頂点Ｃ１とを繋ぐ直線状の部分と、三重点である端部Ｃ０と第２上部ボディ領域１３ｂ１の端部Ｃ０に最も近い頂点Ｃ２とを繋ぐ直線状の部分と、三重点である端部Ｃ０と第３上部ボディ領域１３ｃ１の端部Ｃ０に最も近い頂点Ｃ３とを繋ぐ直線状の部分とにより構成されている場合は、接続領域１７が三角形の外形に沿って形成されている場合よりも、第１中部ドリフト領域１２ａ２と、第２中部ドリフト領域１２ｂ２と、第３中部ドリフト領域１２ｃ２との平面視における総面積が大きくなる。そのため、オン抵抗を低減することができる。
次に、ＭＯＳＦＥＴの動作について説明する。図１および図２を参照して、ゲート電極２７の電圧が閾値電圧未満の状態、すなわちオフ状態では、ゲート絶縁膜１５の直下に位置するボディ領域とドリフト領域との間のｐｎ接合が逆バイアスとなり非導通状態となる。一方、ゲート電極２７に閾値電圧以上の電圧を印加すると、ゲート絶縁膜１５に対応するチャネル領域ＣＨにおいて反転層が形成される。その結果、ソース領域とドリフト領域とが電気的に接続され、ソース電極１６とドレイン電極２０との間に電流が流れる。
次に、本実施の形態に係るＭＯＳＦＥＴ１の製造方法について説明する。
まず炭化珪素基板を準備する工程（Ｓ１０：図９）が実施される。具体的には、図１０を参照して、たとえばポリタイプ４Ｈの六方晶炭化珪素からなる炭化珪素単結晶基板１１が準備される。次に、炭化珪素単結晶基板１１上にエピタキシャル成長によりｎ型（第１導電型）の炭化珪素エピタキシャル層１２が形成される。炭化珪素エピタキシャル層１２は、たとえば窒素（Ｎ）などのｎ型不純物を含んでいる。炭化珪素エピタキシャル層１２が含むｎ型不純物の濃度は、１×１０16ｃｍ-3以下である。以上により、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂを有し、かつｎ型を有する炭化珪素基板１０が準備される。炭化珪素エピタキシャル層１２は、第１の主面１０ａを構成する。炭化珪素単結晶基板１１は、第２の主面１０ｂを構成する。炭化珪素基板１０の第１の主面１０ａは、たとえば（０００１）面から８°以下程度オフした面であってもよい。以上のように、第１の主面１０ａを有し、かつｎ型を有する炭化珪素エピタキシャル層１２が形成される。炭化珪素エピタキシャル層１２は後述するドリフト領域を構成する。
次に、第１マスク層形成工程が実施される。具体的には、図１１および図１２を参照して、炭化珪素エピタキシャル層１２の第１の主面１０ａ上に第１マスク層３１が形成される。図１２（ａ）は、図１１のＸＩＩａ−ＸＩＩａ折線矢視断面図である。図１２（ｂ）は、図１１のＸＩＩｂ−ＸＩＩｂ線矢視断面図である。第１マスク層３１は、たとえば二酸化珪素から構成される。図１１を参照して、平面視において、第１マスク層３１は、第１ボディ領域１３ａと、第２ボディ領域１３ｂと、第３ボディ領域１３ｃとの各々が形成される領域上と、六角形の第１セル領域ＣＬ１の各頂点上と、六角形の第２セル領域ＣＬ２の各頂点上と、六角形の第３セル領域ＣＬ３の各頂点上から離間するように、六角形の第１セル領域ＣＬ１の各辺上と、六角形の第２セル領域ＣＬ２の各辺上と、六角形の第３セル領域ＣＬ３の各辺上とに形成される。平面視において、第１マスク層３１は、四角形の形状を有する。
次に、第１マスク層３１を用いて、たとえばアルミニウムイオンが炭化珪素エピタキシャル層１２に対してイオン注入される。これにより、第１下部ボディ領域１３ａ２と、第２下部ボディ領域１３ｂ２と、第３下部ボディ領域１３ｃ２と、接続領域１７とが形成される。つまり、第１下部ボディ領域１３ａ２と、第２下部ボディ領域１３ｂ２と、第３下部ボディ領域１３ｃ２と、接続領域１７とは、イオン注入により形成される。図１２（ａ）および図１２（ｂ）を参照して、第１下部ボディ領域１３ａ２と、第２下部ボディ領域１３ｂ２と、第３下部ボディ領域１３ｃ２と、接続領域１７とは、第１の主面１０ａから離間し、かつ第２の主面１０ｂから離間して、第１の主面１０ａと第２の主面１０ｂとの間に形成される。図１２（ａ）を参照して、接続領域１７は、側部１７ｂにおいて第２下部ボディ領域１３ｂ２と接し、かつ側部１７ｃにおいて第３下部ボディ領域１３ｃ２と接する。第２下部ボディ領域１３ｂ２と炭化珪素単結晶基板１１とに挟まれた領域は第２下部ドリフト領域１２ｂ３となり、かつ第３下部ボディ領域１３ｃ２と炭化珪素単結晶基板１１とに挟まれた領域は第３下部ドリフト領域１２ｃ３となる。図１２（ｂ）を参照して、辺Ｍ１２と第２下部ボディ領域１３ｂ２とに挟まれた領域は、第２中部ドリフト領域１２ｂ２となり、かつ辺Ｍ１２と第１下部ボディ領域１３ａ２とに挟まれた領域は、第１中部ドリフト領域１２ａ２となる。次に、第１マスク層３１が第１の主面１０ａ上から除去される。以上のように、炭化珪素エピタキシャル層１２の第１の主面１０ａに対してイオン注入を行うことにより、第１の主面１０ａから離間して設けられた接続領域１７が形成される。
次に、第２マスク層形成工程が実施される。具体的には、図１３および図１４を参照して、炭化珪素エピタキシャル層１２の第１の主面１０ａ上に第２マスク層３２が形成される。図１４（ａ）は、図１３のＸＩＶａ−ＸＩＶａ折線矢視断面図である。図１４（ｂ）は、図１３のＸＩＶｂ−ＸＩＶｂ線矢視断面図である。第２マスク層３２は、たとえば二酸化珪素から構成される。図１３を参照して、平面視において、第２マスク層３２は、第１ボディ領域１３ａと、第２ボディ領域１３ｂと、第３ボディ領域１３ｃとが形成される領域上とに六角形の開口を有する。第２マスク層３２は、六角形の第１セル領域ＣＬ１の各辺上と、六角形の第２セル領域ＣＬ２の各辺上と、六角形の第３セル領域ＣＬ３の各辺上とに形成される。平面視において、第２マスク層３２は、ハニカム構造を有する。
次に、第２マスク層３２を用いて、たとえばアルミニウムイオンが炭化珪素エピタキシャル層１２の第１の主面１０ａに対してイオン注入されることにより、第１上部ボディ領域１３ａ１と、第２上部ボディ領域１３ｂ１と、第３上部ボディ領域１３ｃ１とが形成される。第１上部ボディ領域１３ａ１は、接続領域１７と第１下部ボディ領域１３ａ２とに電気的に接続されるように形成される。第２上部ボディ領域１３ｂ１は、接続領域１７と第２下部ボディ領域１３ｂ２とに電気的に接続されるように形成される。第３上部ボディ領域１３ｃ１は、接続領域１７と第３下部ボディ領域１３ｃ２とに電気的に接続されるように形成される。図１４（ａ）を参照して、第２上部ボディ領域１３ｂ１は、第２下部ボディ領域１３ｂ２と接するように形成される。第３上部ボディ領域１３ｃ１は、第３下部ボディ領域１３ｃ２と接するように形成される。第２上部ボディ領域１３ｂ１と、第３上部ボディ領域１３ｃ１と、接続領域１７とに挟まれた領域は、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１とになる。つまり、第１上部ドリフト領域１２ａ１と、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１との各々は、第１の主面１０ａと接続領域１７との間に形成される。図１４（ｂ）を参照して、第１上部ボディ領域１３ａ１は、第１下部ボディ領域１３ａ２と接するように形成される。辺Ｍ１２と第２上部ボディ領域１３ｂ１とに挟まれた領域は、第２上部ドリフト領域１２ｂ１となり、かつ辺Ｍ１２と第１上部ボディ領域１３ａ１とに挟まれた領域は、第１上部ドリフト領域１２ａ１となる。次に、第２マスク層３２が第１の主面１０ａ上から除去される。
なお、第１上部ドリフト領域１２ａ１と、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１とは、ｎ型の導電型を有する炭化珪素エピタキシャル層１２の第１の主面１０ａに対して、さらに窒素などのｎ型不純物をイオン注入することにより形成されてもよい。この場合、第１上部ドリフト領域１２ａ１と、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１との各々が含む窒素などのｎ型不純物の濃度は、第１中部ドリフト領域１２ａ２と、第２中部ドリフト領域１２ｂ２と、第３中部ドリフト領域１２ｃ２と、第１下部ドリフト領域１２ａ３と、第２下部ドリフト領域１２ｂ３と、第３下部ドリフト領域１２ｃ３との各々が含む窒素などのｎ型不純物の濃度よりも高くなる。第１上部ドリフト領域１２ａ１と、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１との各々が含む窒素などのｎ型不純物の濃度は、１×１０16ｃｍ-3以下である。
次に、ソース領域形成工程が実施される。たとえば、炭化珪素基板１０の第１の主面１０ａ上に第３マスク層（図示せず）が形成される。第３マスク層は、第１ソース領域１４ａと、第２ソース領域１４ｂと、第３ソース領域１４ｃとが形成される予定の領域に開口を有する。次に、第３マスク層を用いて、第１ボディ領域１３ａと、第２ボディ領域１３ｂと、第３ボディ領域１３ｃとの各々に対して、たとえばリンイオンがイオン注入される。これにより、第１ボディ領域１３ａにより取り囲まれた第１ソース領域１４ａと、第２ボディ領域１３ｂにより取り囲まれた第２ソース領域１４ｂと、第３ボディ領域１３ｃにより取り囲まれた第３ソース領域１４ｃとが形成される。次に、第３マスク層が第１の主面１０ａ上から除去される。
次に、コンタクト領域形成工程が実施される。たとえば、炭化珪素基板１０の第１の主面１０ａ上に第４マスク層（図示せず）が形成される。第４マスク層は、第１コンタクト領域１８ａと、第２コンタクト領域１８ｂと、第３コンタクト領域１８ｃとが形成される予定の領域に開口を有する。次に、第４マスク層を用いて、第１ソース領域１４ａと、第２ソース領域１４ｂと、第３ソース領域１４ｃとに対して、たとえばアルミニウムイオンがイオン注入される。これにより、第１ソース領域１４ａにより取り囲まれた第１コンタクト領域１８ａと、第２ソース領域１４ｂにより取り囲まれた第２コンタクト領域１８ｂと、第３ソース領域１４ｃにより取り囲まれた第３コンタクト領域１８ｃとが形成される。次に、第４マスク層が第１の主面１０ａ上から除去される。
次に、活性化アニール工程が実施される。具体的には、たとえばアルゴンなどの不活性ガス雰囲気中において、炭化珪素基板１０をたとえば１７００℃程度に加熱して、３０分間程度保持する熱処理が実施される。これによりイオン注入された不純物が活性化する。
以上により、第１の主面１０ａを有する炭化珪素基板１０が準備される。図３を参照して、第１の主面１０ａに対して垂直な方向から見て、炭化珪素基板１０は、第１セル領域ＣＬ１と、第２セル領域ＣＬ２と、第３セル領域ＣＬ３とを有している。第１セル領域ＣＬ１と、第２セル領域ＣＬ２と、第３セル領域ＣＬ３との各々は、多角形の外形を有している。多角形とは、たとえば六角形であり、好ましくは正六角形である。多角形とは、長方形や正方形などの四角形であってもよい。平面視において、第１セル領域ＣＬ１は、第２セル領域ＣＬ２と、第３セル領域ＣＬ３とに隣接する。第２セル領域ＣＬ２は、第１セル領域ＣＬ１と、第３セル領域ＣＬ３とに隣接する。第３セル領域ＣＬ３は、第１セル領域ＣＬ１と、第２セル領域ＣＬ２とに隣接する。
第１セル領域ＣＬ１は、第２セル領域ＣＬ２と辺Ｍ１２を共有する。第２セル領域ＣＬ２は、第３セル領域ＣＬ３と辺Ｍ２３を共有する。第３セル領域ＣＬ３は、第１セル領域ＣＬ１と辺Ｍ１３を共有する。辺Ｍ１２と、辺Ｍ２３と、辺Ｍ１３とは、三重点Ｃ０を共有する。第１上部ドリフト領域１２ａ１は、辺Ｍ１２において第２上部ドリフト領域１２ｂ１と接する。第２上部ドリフト領域１２ｂ１は、辺Ｍ２３において第３上部ドリフト領域１２ｃ１と接する。第３上部ドリフト領域１２ｃ１は、辺Ｍ１３において第１上部ドリフト領域１２ａ１と接する。
第１セル領域ＣＬ１は、ｎ型を有する第１ソース領域１４ａと、第１ソース領域１４ａを取り囲み、ｎ型とは異なるｐ型を有し、かつ第１の主面１０ａに対して垂直な方向から見て多角形の外形を有する第１上部ボディ領域１３ａ１と、ｎ型を有しかつ第１上部ボディ領域１３ａ１によって第１ソース領域１４ａから隔てられた第１上部ドリフト領域１２ａ１とを有する。
第２セル領域ＣＬ２は、ｎ型を有する第２ソース領域１４ｂと、第２ソース領域１４ｂを取り囲み、ｐ型を有し、かつ第１の主面１０ａに対して垂直な方向から見て多角形の外形を有する第２上部ボディ領域１３ｂ１と、ｎ型を有し、第２上部ボディ領域１３ｂ１によって第２ソース領域１４ｂから隔てられ、かつ多角形の一辺Ｍ１２において第１上部ドリフト領域１２ａ１と連接する第２上部ドリフト領域１２ｂ１とを有する。
第３セル領域ＣＬ３は、ｎ型を有する第３ソース領域１４ｃと、第３ソース領域１４ｃを取り囲み、ｐ型を有し、かつ第１の主面１０ａに対して垂直な方向から見て多角形の外形を有する第３上部ボディ領域１３ｃ１と、ｎ型を有し、第３上部ボディ領域１３ｃ１によって第３ソース領域１４ｃから隔てられた第３上部ドリフト領域１２ｃ１とを有する。
図３〜図６を参照して、炭化珪素基板１０は、第１の主面１０ａに対して垂直な方向から見て、一辺Ｍ１２の端部Ｃ０と、第１上部ボディ領域１３ａ１の端部Ｃ０に最も近い頂点Ｃ１と、第２上部ボディ領域１３ｂ１の端部Ｃ０に最も近い頂点Ｃ２と、第３上部ボディ領域１３ｃ１の端部Ｃ０に最も近い頂点Ｃ３を含むように設けられ、第１上部ボディ領域１３ａ１と、第２上部ボディ領域１３ｂ１と、第３上部ボディ領域１３ｃ１とに電気的に接続され、かつｐ型を有する接続領域１７を有する。第１の主面１０ａに平行な方向から見て、ゲート絶縁膜１５および接続領域１７の間には、第１上部ドリフト領域１２ａ１と、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１とが設けられている。好ましくは、第１の主面１０ａに対して垂直な方向から見て、接続領域１７は、多角形の外形に沿った形状を有する。本実施の形態においては、接続領域１７は、三角形の外形に沿った形状を有する。
ドリフト領域は、上部ドリフト領域と、中部ドリフト領域と、下部ドリフト領域とを含む。上部ドリフト領域は、第１上部ドリフト領域１２ａ１と、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１とを含んでいる。中部ドリフト領域は、第１中部ドリフト領域１２ａ２と、第２中部ドリフト領域１２ｂ２と、第３中部ドリフト領域１２ｃ２とを含んでいる。下部ドリフト領域は、第１下部ドリフト領域１２ａ３と、第２下部ドリフト領域１２ｂ３と、第３下部ドリフト領域１２ｃ３とを有する。第１上部ドリフト領域１２ａ１と、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１と、第１中部ドリフト領域１２ａ２と、第２中部ドリフト領域１２ｂ２と、第３中部ドリフト領域１２ｃ２と、第１下部ドリフト領域１２ａ３と、第２下部ドリフト領域１２ｂ３と、第３下部ドリフト領域１２ｃ３とは、上述した炭化珪素エピタキシャル層１２を形成する工程において、エピタキシャル成長により形成される。欠陥導入抑制の観点からは、ドリフト領域に対してイオン注入が行われないことが望ましい。
下部ドリフト領域は、接続領域１７から見て、上部ドリフト領域と反対側に位置し、上部ドリフト領域と中部ドリフト領域を介して電気的に接続されている。より詳細には、第１下部ドリフト領域１２ａ３は、接続領域１７から見て第１上部ドリフト領域１２ａ１とは反対側に位置し、第１下部ドリフト領域１２ａ３と第１中部ドリフト領域１２ａ２を介して接続されている。同様に、第２下部ドリフト領域１２ｂ３は、接続領域１７から見て第２上部ドリフト領域１２ｂ１とは反対側に位置し、第２下部ドリフト領域１２ｂ３と第２中部ドリフト領域１２ｂ２を介して接続されている。同様に、第３下部ドリフト領域１２ｃ３は、接続領域１７から見て第３上部ドリフト領域１２ｃ１とは反対側に位置し、第３下部ドリフト領域１２ｃ３と第３中部ドリフト領域１２ｃ２を介して接続されている。上部ドリフト領域と、中部ドリフト領域と、下部ドリフト領域とは、同一のエピタキシャル層形成工程により形成される。より詳細には、第１上部ドリフト領域１２ａ１と、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１と、第１中部ドリフト領域１２ａ２と、第２中部ドリフト領域１２ｂ２と、第３中部ドリフト領域１２ｃ２と、第１下部ドリフト領域１２ａ３と、第２下部ドリフト領域１２ｂ３と、第３下部ドリフト領域１２ｃ３とは、上述した炭化珪素エピタキシャル層１２を形成する工程において、同一のエピタキシャル成長工程により形成される。
好ましくは、上部ドリフト領域が含む窒素などのｎ型不純物の濃度は、１×１０15ｃｍ-3以上１×１０16ｃｍ-3以下である。より詳細には、第１上部ドリフト領域１２ａ１と、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１とが含む窒素などのｎ型不純物の濃度は、１×１０15ｃｍ-3以上１×１０16ｃｍ-3以下である。中部ドリフト領域および下部ドリフト領域が含む窒素などのｎ型不純物の濃度は、たとえば１×１０14ｃｍ-3以上１×１０16ｃｍ-3以下である。
第１下部ボディ領域１３ａ２と、第２下部ボディ領域１３ｂ２と、第３下部ボディ領域１３ｃ２と、接続領域１７の各々が含むアルミニウムやホウ素などのｐ型不純物の濃度は、たとえば５×１０17ｃｍ-3以上１×１０18ｃｍ-3以下である。第１下部ボディ領域１３ａ２と、第２下部ボディ領域１３ｂ２と、第３下部ボディ領域１３ｃ２との各々の厚みＨ２は、たとえば０．３μｍ以上０．４μｍ以下である。第１上部ボディ領域１３ａ１と、第２上部ボディ領域１３ｂ１と、第３上部ボディ領域１３ｃ１との各々が含むアルミニウムやホウ素などのｐ型不純物の濃度は、たとえば１×１０16ｃｍ-3以上１×１０18ｃｍ-3以下である。第１上部ボディ領域１３ａ１と、第２上部ボディ領域１３ｂ１と、第３上部ボディ領域１３ｃ１との各々の厚みＨ１は、たとえば０．２μｍ以上０．８μｍ以下である。
次に、ゲート絶縁膜を形成する工程（Ｓ２０：図９）が実施される。図１５（ａ）および図１５（ｂ）を参照して、炭化珪素エピタキシャル層１２の第１の主面１０ａに接してゲート絶縁膜１５が形成される。具体的には、酸素雰囲気中において、炭化珪素基板１０をたとえば１３００℃程度に加熱して１時間程度保持する熱処理が実施される。これにより、炭化珪素基板１０の第１の主面１０ａにおいて、第１ソース領域１４ａと、第１上部ボディ領域１３ａ１と、第１上部ドリフト領域１２ａ１と、第２ソース領域１４ｂと、第２上部ボディ領域１３ｂ１と、第２上部ドリフト領域１２ｂ１と、第３ソース領域１４ｃと、第３上部ボディ領域１３ｃ１と、第３上部ドリフト領域１２ｃ１とに接するようにゲート絶縁膜１５が形成される。接続領域１７と、ゲート絶縁膜１５との間には、第１上部ドリフト領域１２ａ１と、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１とが配置される。
次に、窒素アニール工程が実施されてもよい。具体的には、一酸化窒素雰囲気中において、炭化珪素基板１０が１１００℃程度の温度でたとえば１時間程度保持される。次に、アルゴンや窒素などの不活性ガス中において、炭化珪素基板１０を加熱する熱処理が実施されてもよい。たとえばアルゴン雰囲気中において、炭化珪素基板１０は１１００℃以上１５００℃以下の温度で１時間程度保持される。
次に、ゲート電極を形成する工程（Ｓ３０：図９）が実施される。たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、フォトリソグラフィおよびエッチングにより、高濃度に不純物が添加された導電体であるポリシリコンからなるゲート電極２７がゲート絶縁膜１５上に形成される。ゲート電極２７は、平面視において、第１ソース領域１４ａと、第１上部ボディ領域１３ａ１と、第１上部ドリフト領域１２ａ１と、第２ソース領域１４ｂと、第２上部ボディ領域１３ｂ１と、第２上部ドリフト領域１２ｂ１と、第３ソース領域１４ｃと、第３上部ボディ領域１３ｃ１と、第３上部ドリフト領域１２ｃ１とに対面するゲート電極２７が形成される。ゲート電極２７は、平面視において、第１上部ドリフト領域１２ａ１と、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１と、接続領域１７とに重なるように形成される。好ましくは、ゲート電極２７は、平面視において、接続領域１７の全面を覆うように形成される。
次に、層間絶縁膜を形成する工程（Ｓ４０：図９）が実施される。たとえばＣＶＤ法により、層間絶縁膜２１が、ゲート電極２７を覆うように形成される。層間絶縁膜２１は、ゲート電極２７およびゲート絶縁膜１５の双方に接するように形成される。層間絶縁膜２１は、たとえば絶縁体である二酸化珪素により構成される。次に、フォトリソグラフィおよびエッチングによりソース電極を形成する予定の領域の層間絶縁膜２１とゲート絶縁膜１５が除去される。これにより、図１６（ａ）および図１６（ｂ）に示すように、第１コンタクト領域１８ａと、第２コンタクト領域１８ｂと、第３コンタクト領域１８ｃと、第１ソース領域１４ａと、第２ソース領域１４ｂと、第３ソース領域１４ｃとがゲート絶縁膜１５から露出する。
次に、ソース電極を形成する工程（Ｓ５０：図９）が実施される。たとえばスパッタリング法により、ソース領域およびコンタクト領域の双方と接するソース電極１６が形成される。ソース電極１６は、たとえばＴｉ（チタン）原子、Ａｌ（アルミニウム）原子およびＳｉ（珪素）原子を含んでいてもよい。ソース電極１６が形成された後、当該ソース電極１６がたとえば１０００℃程度で加熱される。これにより、ソース電極１６が加熱されてシリサイド化されることにより、ｎ型の導電型を有するソース領域とオーミック接合する。好ましくは、ソース電極１６はｐ型の導電型を有するコンタクト領域とオーミック接合する。次に、たとえばアルミニウムを含む上部保護電極１９が、ソース電極１６と接するように形成される。
次に、ドレイン電極を形成する工程（Ｓ６０：図９）が実施される。たとえばスパッタリング法により、炭化珪素単結晶基板１１の第２の主面１０ｂに接するドレイン電極２０が形成される。ドレイン電極２０は、たとえばＮｉＳｉを含む。ドレイン電極２０は、ｎ型の導電型を有する炭化珪素単結晶基板１１とオーミック接合する。次に、ドレイン電極２０に接する下部保護電極２３が形成される。以上の手順により、図１〜図６に示すＭＯＳＦＥＴ１が完成する。
次に、実施の形態の変形例に係る炭化珪素基板１０の製造方法について説明する。
まず、上述した炭化珪素基板準備工程（Ｓ１０：図９）が実施されることにより、第１の主面１０ａと、第２の主面１０ｂとを有する炭化珪素基板１０が準備される。炭化珪素エピタキシャル層１２はｎ型の導電型を有し、炭化珪素基板１０の第１の主面１０ａを構成する。炭化珪素単結晶基板１１はｎ型の導電型を有し、炭化珪素基板１０の第２の主面１０ｂを構成する。
次に、第１マスク層形成工程が実施される。具体的には、図１７および図１８を参照して、炭化珪素エピタキシャル層１２の第１の主面１０ａ上に第１マスク層３１が形成される。図１８（ａ）は、図１７のＸＶＩＩＩａ−ＸＶＩＩＩａ折線矢視断面図である。図１８（ｂ）は、図１７のＸＶＩＩＩｂ−ＸＶＩＩＩｂ線矢視断面図である。第１マスク層３１は、たとえば二酸化珪素から構成される。図１７を参照して、平面視において、第１マスク層３１は、第１ボディ領域１３ａと、第２ボディ領域１３ｂと、第３ボディ領域１３ｃとが形成される領域上とに六角形の開口を有する。第１マスク層３１は、六角形の第１セル領域ＣＬ１の各辺上と、六角形の第２セル領域ＣＬ２の各辺上と、六角形の第３セル領域ＣＬ３の各辺上とに形成される。平面視において、第１マスク層３１は、ハニカム構造を有する。
次に、第１マスク層３１を用いて、たとえばアルミニウムイオンが炭化珪素エピタキシャル層１２に対してイオン注入される。これにより、第１ボディ領域１３ａと、第２ボディ領域１３ｂと、第３ボディ領域１３ｃとが形成される。つまり、第１ボディ領域１３ａと、第２ボディ領域１３ｂと、第３ボディ領域１３ｃとは、イオン注入により形成される。図１８（ａ）および図１８（ｂ）を参照して、第１ボディ領域１３ａと、第２ボディ領域１３ｂと、第３ボディ領域１３ｃとは、炭化珪素エピタキシャル層１２の第１の主面１０ａに露出して形成される。第１ボディ領域１３ａと炭化珪素単結晶基板１１とに挟まれた領域は第１下部ドリフト領域１２ａ３となる。同様に、第２ボディ領域１３ｂと炭化珪素単結晶基板１１とに挟まれた領域は第２下部ドリフト領域１２ｂ３となる。同様に、第３ボディ領域１３ｃと炭化珪素単結晶基板１１とに挟まれた領域は第３下部ドリフト領域１２ｃ３となる。辺Ｍ１２と第２ボディ領域１３ｂとに挟まれた領域は、第２上部ドリフト領域１２ｂ１となり、かつ辺Ｍ１２と第１ボディ領域１３ａとに挟まれた領域は、第１上部ドリフト領域１２ａ１となる。同様に、辺Ｍ２３と第２ボディ領域１３ｂとに挟まれた領域は、第２上部ドリフト領域１２ｂ１となり、かつ辺Ｍ２３と第３ボディ領域１３ｃとに挟まれた領域は、第３上部ドリフト領域１２ｃ１となる。次に、第１マスク層３１が第１の主面１０ａ上から除去される。以上のように、炭化珪素エピタキシャル層１２の第１の主面１０ａに対してイオン注入を行うことにより、第１の主面１０ａに露出する第１上部ボディ領域１３ａ１と、第１の主面１０ａに露出する第２上部ボディ領域１３ｂ１と、第１の主面１０ａに露出する第３上部ボディ領域１３ｃ１とが形成される。
次に、第２マスク層形成工程が実施される。具体的には、図１９および図２０を参照して、炭化珪素エピタキシャル層１２の第１の主面１０ａ上に第２マスク層３２が形成される。図２０（ａ）は、図１９のＸＸａ−ＸＸａ折線矢視断面図である。図２０（ｂ）は、図１９のＸＸｂ−ＸＸｂ線矢視断面図である。第２マスク層３２は、たとえば二酸化珪素から構成される。図１９を参照して、平面視において、第２マスク層３２は、接続領域１７が形成される領域にたとえば三角形の開口を有する。第２マスク層３２は、六角形の第１セル領域ＣＬ１の各頂点上と、六角形の第２セル領域ＣＬ２の各頂点上と、六角形の第３セル領域ＣＬ３の各頂点上と、六角形の第１ボディ領域１３ａの各頂点上と、六角形の第２ボディ領域１３ｂの各頂点上と、六角形の第３ボディ領域１３ｃの各頂点上とに開口を有する。隣り合う２つの頂点上に形成される開口の形状は、共に三角形であるが、一方の三角形は、他方の三角形を第１の主面１０ａに対して垂直な直線を回転軸として１８０°回転させた形状を有する。第２マスク層３２は、第１の主面１０ａにおいて、第１ボディ領域１３ａと、第２ボディ領域１３ｂと、第３ボディ領域１３ｃと、第１上部ドリフト領域１２ａ１と、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１とに接する。
次に、第２マスク層３２を用いて、たとえばアルミニウムイオンが炭化珪素エピタキシャル層１２の第１の主面１０ａに対してイオン注入されることにより、接続領域１７が形成される。接続領域１７は、第１ボディ領域１３ａと、第２ボディ領域１３ｂと、第３ボディ領域１３ｃとに電気的に接続される。接続領域１７は、第１の主面１０ａから離間して設けられる。接続領域１７は、平面視において、第１ボディ領域１３ａの一部と、第２ボディ領域１３ｂの一部と、第３ボディ領域１３ｃの一部とに重なるように形成されてもよい。ボディ領域と重なるように形成された接続領域１７の部分におけるｐ型不純物の濃度は、ボディ領域と重ならないように形成された接続領域の部分におけるｐ型不純物の濃度よりも高い。図２０（ａ）に示すように、接続領域１７と第１の主面１０ａとの間には、第１上部ドリフト領域１２ａ１と、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１と、第１ボディ領域１３ａの一部と、第２ボディ領域１３ｂの一部と、第３ボディ領域１３ｃの一部とが配置されるように、接続領域１７が形成される。以上のように、第１の主面１０ａに対してイオン注入を行うことにより、第１ボディ領域１３ａと、第２ボディ領域１３ｂと、第３ボディ領域１３ｃとに電気的に接続され、かつ第１の主面１０ａから離間して設けられた接続領域１７が形成されてもよい。
なお、第１上部ドリフト領域１２ａ１と、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１とは、ｎ型の導電型を有する炭化珪素エピタキシャル層１２の第１の主面１０ａに対して、さらに窒素などのｎ型不純物をイオン注入することにより形成されてもよい。この場合、第１上部ドリフト領域１２ａ１と、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１との各々が含む窒素などのｎ型不純物の濃度は、第１中部ドリフト領域１２ａ２と、第２中部ドリフト領域１２ｂ２と、第３中部ドリフト領域１２ｃ２と、第１下部ドリフト領域１２ａ３と、第２下部ドリフト領域１２ｂ３と、第３下部ドリフト領域１２ｃ３との各々が含む窒素などのｎ型不純物の濃度よりも高くなる。第１上部ドリフト領域１２ａ１と、第２上部ドリフト領域１２ｂ１と、第３上部ドリフト領域１２ｃ１との各々が含む窒素などのｎ型不純物の濃度は、１×１０16ｃｍ-3以下である。
次に、上述したソース領域形成工程と、コンタクト領域形成工程と、活性化アニール工程とが実施されることにより、変形例に係る炭化珪素基板１０が準備される。次に、上述したゲート絶縁膜を形成する工程（Ｓ２０：図９）、ゲート電極を形成する工程（Ｓ３０：図９）、層間絶縁膜を形成する工程（Ｓ４０：図９）、ソース電極を形成する工程（Ｓ５０：図９）およびドレイン電極を形成する工程（Ｓ６０：図９）等が実施されることにより、実施の形態の変形例に係るＭＯＳＦＥＴが製造される。
上記実施の形態において、第１導電型はｎ型であり、かつ第２導電型はｐ型であるとして説明したが、第１導電型をｐ型とし、かつ第２導電型をｎ型としてもよい。炭化珪素半導体装置としてＭＯＳＦＥＴを例に挙げて説明したが、炭化珪素半導体装置は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。
次に、本実施の形態に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１の製造方法の作用効果について説明する。
本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、炭化珪素基板１０は、第１の主面１０ａに対して垂直な方向から見て、一辺の端部Ｃ０と、第１上部ボディ領域１３ａ１の端部に最も近い頂点Ｃ１と、第２上部ボディ領域１３ｂ１の端部に最も近い頂点Ｃ２とを含むように設けられ、第１上部ボディ領域１３ａ１および第２上部ボディ領域１３ｂ１の双方に電気的に接続され、かつｐ型を有する接続領域１７を有する。これにより、接続領域１７の上方におけるゲート絶縁膜１５の部分に印加される電界を十分に緩和することができる。また、接続領域１７と、第１上部ボディ領域１３ａ１と、第２上部ボディ領域１３ｂ１とは、イオン注入により形成される。これにより、接続領域１７と、第１上部ボディ領域１３ａ１と、第２上部ボディ領域１３ｂ１をエピタキシャル成長法により形成する場合よりも簡易なプロセスでＭＯＳＦＥＴ１を製造することができる。さらに、ゲート絶縁膜１５および接続領域１７の間には、第１上部ドリフト領域１２ａ１および第２上部ドリフト領域１２ｂ１が設けられている。これにより、接続領域１７がゲート絶縁膜１５と接している場合よりもオン抵抗を低減することができる。
また本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、第１上部ドリフト領域１２ａ１および第２上部ドリフト領域１２ｂ１の双方は、エピタキシャル成長により形成される。これにより、第１上部ドリフト領域１２ａ１および第２上部ドリフト領域１２ｂ１がイオン注入で形成される場合よりも移動度を高くすることができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、炭化珪素基板１０は、接続領域１７から見て、第１上部ドリフト領域１２ａ１および第２上部ドリフト領域１２ｂ１とは反対側に位置し、第１ドリフト領域１２ａ１および第２ドリフト領域１２ｂ１の双方と電気的に接続された第１下部ドリフト領域１２ａ３および第２下部ドリフト領域１２ｂ３をさらに含む。第１ドリフト領域１２ａ１と、第２ドリフト領域１２ｂ１と、第１下部ドリフト領域１２ａ３と、第２下部ドリフト領域１２ｂ３とは、同一のエピタキシャル層形成工程において形成される。これにより、簡易な方法で、第１ドリフト領域１２ａ１と、第２ドリフト領域１２ｂ１と、第１下部ドリフト領域１２ａ３と、第２下部ドリフト領域１２ｂ３とを形成することができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、第１の主面１０ａに対して垂直な方向から見て、接続領域１７は、多角形の外形に沿った形状を有する。これにより、ゲート絶縁膜１５と接続領域１７との重なり面積が大きくなるので、ゲート絶縁膜１５に高い電界が印加されることを効果的に抑制することができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、第１ドリフト領域１２ａ１および第２ドリフト領域１２ｂ１の双方の不純物濃度は、１×１０16ｃｍ-3以下である。これにより、第１ドリフト領域１２ａ１および第２ドリフト領域１２ｂ１を効果的に空乏化することができる。結果として、第１ドリフト領域１２ａ１および第２ドリフト領域１２ｂ１上に形成されるゲート絶縁膜１５に高い電界が印加されることを効果的に抑制することができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、炭化珪素基板を準備する工程は、第１の主面１０ａを有し、かつｎ型を有する炭化珪素エピタキシャル層１２を形成する工程と、第１の主面１０ａに対してイオン注入を行うことにより、第１の主面１０ａから離間して設けられた接続領域１７を形成する工程と、第１の主面１０ａに対してイオン注入を行うことにより、接続領域１７と電気的に接続される第１上部ボディ領域１３ａ１および接続領域１７と電気的に接続される第２上部ボディ領域１３ｂ１を形成する工程とを有する。これにより、簡易なプロセスでゲート絶縁膜１５における電界集中を緩和可能なＭＯＳＦＥＴ１の製造方法を提供することができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法の変形例によれば、炭化珪素基板を準備する工程は、第１の主面１０ａを有し、かつｎ型を有する炭化珪素エピタキシャル層１２を形成する工程と、第１の主面１０ａに対してイオン注入を行うことにより、第１の主面１０ａに露出する第１上部ボディ領域１３ａ１および第１の主面１０ａに露出する第２上部ボディ領域１３ｂ１を形成する工程と、第１の主面１０ａに対してイオン注入を行うことにより、第１上部ボディ領域１３ａ１および第２上部ボディ領域１３ｂ１の双方と電気的に接続され、かつ第１の主面１０ａから離間して設けられた接続領域１７を形成する工程とを有する。これにより、簡易なプロセスでゲート絶縁膜１５における電界集中を緩和可能なＭＯＳＦＥＴ１の製造方法を提供することができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、第１上部ドリフト領域１２ａ１および第２上部ドリフト領域１２ｂ１の双方は、炭化珪素エピタキシャル層１２の第１の主面１０ａに対してさらにイオン注入を行うことにより形成される。これにより、第１上部ドリフト領域１２ａ１および第２上部ドリフト領域１２ｂ１の各々における不純物濃度を高くすることができるので、ＭＯＳＦＥＴ１の耐圧を向上することができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ ＭＯＳＦＥＴ（炭化珪素半導体装置）
１０ 炭化珪素基板
１０ａ 第１の主面
１０ｂ 第２の主面
１１ 炭化珪素単結晶基板
１２，２４ 炭化珪素エピタキシャル層
１２ａ，１２ａ１ 第１ドリフト領域
１２ａ１ 第１上部ドリフト領域
１２ａ２ 第１中部ドリフト領域
１２ａ３ 第１下部ドリフト領域（下部ドリフト領域）
１２ｂ，１２ｂ１ 第２ドリフト領域
１２ｂ１ 第２上部ドリフト領域
１２ｂ２ 第２中部ドリフト領域
１２ｂ３ 第２下部ドリフト領域
１２ｃ 第３ドリフト領域
１２ｃ１ 第３上部ドリフト領域
１２ｃ２ 第３中部ドリフト領域
１２ｃ３ 第３下部ドリフト領域
１３ａ，１３ａ１ 第１ボディ領域
１３ａ１ 第１上部ボディ領域
１３ａ２ 第１下部ボディ領域
１３ｂ，１３ｂ１ 第２ボディ領域
１３ｂ１ 第２上部ボディ領域
１３ｂ２ 第２下部ボディ領域
１３ｃ 第３ボディ領域
１３ｃ１ 第３上部ボディ領域
１３ｃ２ 第３下部ボディ領域
１４ａ 第１ソース領域
１４ｂ 第２ソース領域
１４ｃ 第３ソース領域
１５ ゲート絶縁膜
１６ ソース電極
１７ 接続領域
１７ｂ，１７ｃ 側部
１８ａ 第１コンタクト領域
１８ｂ 第２コンタクト領域
１８ｃ 第３コンタクト領域
１９ 上部保護電極
２０ ドレイン電極
２１ 層間絶縁膜
２３ 下部保護電極
２７ ゲート電極
３１ 第１マスク層
３２ 第２マスク層
Ｃ０ 三重点（端部）
Ｃ１，Ｃ２，Ｃ３ 頂点
ＣＨ チャネル領域
ＣＬ１ 第１セル領域
ＣＬ２ 第２セル領域
ＣＬ３ 第３セル領域
Ｈ１，Ｈ２，Ｈ３ 厚み
Ｍ１２，Ｍ１３，Ｍ２３ 辺

Claims (8)

  1. 主面を有する炭化珪素基板を準備する工程と、
    前記炭化珪素基板の前記主面上にゲート絶縁膜を形成する工程とを備え、
    前記炭化珪素基板は、
    前記主面に対して垂直な方向から見て、多角形の外形を有し、かつ前記多角形の一辺を共有する第１セル領域および第２セル領域を含み、
    前記第１セル領域は、第１導電型を有する第１ソース領域と、前記第１ソース領域を取り囲み、前記第１導電型とは異なる第２導電型を有し、かつ前記主面に対して垂直な方向から見て前記多角形の外形を有する第１ボディ領域と、前記第１導電型を有しかつ前記第１ボディ領域によって前記第１ソース領域から隔てられた第１ドリフト領域とを有し、
    前記第２セル領域は、前記第１導電型を有する第２ソース領域と、前記第２ソース領域を取り囲み、前記第２導電型を有し、かつ前記主面に対して垂直な方向から見て前記多角形の外形を有する第２ボディ領域と、前記第１導電型を有し、前記第２ボディ領域によって前記第２ソース領域から隔てられ、かつ前記多角形の前記一辺において前記第１ドリフト領域と連接する第２ドリフト領域とを有し、
    前記炭化珪素基板は、前記主面に対して垂直な方向から見て、前記一辺の端部と、前記第１ボディ領域の前記端部に最も近い頂点と、前記第２ボディ領域の前記端部に最も近い頂点とを含むように設けられ、前記第１ボディ領域および前記第２ボディ領域の双方に電気的に接続され、かつ前記第２導電型を有する接続領域を有し、
    前記主面に平行な方向から見て、前記ゲート絶縁膜および前記接続領域の間には、前記第１ドリフト領域および前記第２ドリフト領域が設けられており、
    前記ゲート絶縁膜を形成する工程では、前記主面において、前記第１ソース領域と、前記第１ボディ領域と、前記第１ドリフト領域と、前記第２ソース領域と、前記第２ボディ領域と、前記第２ドリフト領域とに接するように前記ゲート絶縁膜が形成され、
    前記接続領域と、前記第１ボディ領域と、前記第２ボディ領域とは、イオン注入により形成される、炭化珪素半導体装置の製造方法。
  2. 前記第１ドリフト領域および前記第２ドリフト領域の双方は、エピタキシャル成長により形成される、請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記炭化珪素基板は、前記接続領域から見て、前記第１ドリフト領域および前記第２ドリフト領域とは反対側に位置し、前記第１ドリフト領域および前記第２ドリフト領域の双方と電気的に接続された下部ドリフト領域をさらに含み、
    前記第１ドリフト領域と、前記第２ドリフト領域と、前記下部ドリフト領域とは、同一のエピタキシャル層形成工程において形成される、請求項１または請求項２に記載の炭化珪素半導体装置の製造方法。
  4. 前記主面に対して垂直な方向から見て、前記接続領域は、多角形の外形に沿った形状を有する、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  5. 前記第１ドリフト領域および前記第２ドリフト領域の双方の不純物濃度は、１×１０16ｃｍ-3以下である、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  6. 前記炭化珪素基板を準備する工程は、
    前記主面を有し、かつ前記第１導電型を有する炭化珪素エピタキシャル層を形成する工程と、
    前記主面に対してイオン注入を行うことにより、前記主面から離間して設けられた前記接続領域を形成する工程と、
    前記主面に対してイオン注入を行うことにより、前記接続領域と電気的に接続される前記第１ボディ領域および前記接続領域と電気的に接続される前記第２ボディ領域を形成する工程とを有する、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  7. 前記炭化珪素基板を準備する工程は、
    前記主面を有し、かつ前記第１導電型を有する炭化珪素エピタキシャル層を形成する工程と、
    前記主面に対してイオン注入を行うことにより、前記主面に露出する前記第１ボディ領域および前記主面に露出する前記第２ボディ領域を形成する工程と、
    前記主面に対してイオン注入を行うことにより、前記第１ボディ領域および前記第２ボディ領域の双方と電気的に接続され、かつ前記主面から離間して設けられた前記接続領域を形成する工程とを有する、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  8. 前記第１ドリフト領域および前記第２ドリフト領域の双方は、前記炭化珪素エピタキシャル層の前記主面に対してさらにイオン注入を行うことにより形成される、請求項６または請求項７のいずれかに記載の炭化珪素半導体装置の製造方法。
JP2014183326A 2014-09-09 2014-09-09 炭化珪素半導体装置の製造方法 Pending JP2016058530A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014183326A JP2016058530A (ja) 2014-09-09 2014-09-09 炭化珪素半導体装置の製造方法
US14/790,780 US20160071949A1 (en) 2014-09-09 2015-07-02 Method for manufacturing silicon carbide semiconductor device
CN201510450842.1A CN105405765A (zh) 2014-09-09 2015-07-28 制造碳化硅半导体器件的方法
DE102015214797.5A DE102015214797A1 (de) 2014-09-09 2015-08-04 Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014183326A JP2016058530A (ja) 2014-09-09 2014-09-09 炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2016058530A true JP2016058530A (ja) 2016-04-21

Family

ID=55358677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014183326A Pending JP2016058530A (ja) 2014-09-09 2014-09-09 炭化珪素半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20160071949A1 (ja)
JP (1) JP2016058530A (ja)
CN (1) CN105405765A (ja)
DE (1) DE102015214797A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019519916A (ja) * 2016-05-23 2019-07-11 ゼネラル・エレクトリック・カンパニイ 炭化ケイ素金属酸化物半導体（ｍｏｓ）デバイスセルにおける電界シールド

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046247A (ja) * 2016-09-16 2018-03-22 株式会社東芝 半導体装置
CN114203825B (zh) * 2021-12-13 2023-03-24 无锡新洁能股份有限公司 一种垂直型碳化硅功率mosfet器件及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077354A (ja) * 1999-08-31 2001-03-23 Miyazaki Oki Electric Co Ltd 縦型絶縁ゲート半導体装置
JP2009099714A (ja) * 2007-10-16 2009-05-07 Oki Semiconductor Co Ltd 半導体装置とその製造方法
JP2011049267A (ja) * 2009-08-26 2011-03-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2011135995A1 (ja) * 2010-04-26 2011-11-03 三菱電機株式会社 半導体装置
JP2012253108A (ja) * 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
WO2013161420A1 (ja) * 2012-04-24 2013-10-31 富士電機株式会社 縦型高耐圧半導体装置およびその製造方法
JP2013247252A (ja) * 2012-05-25 2013-12-09 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452062B2 (ja) 2009-04-08 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077354A (ja) * 1999-08-31 2001-03-23 Miyazaki Oki Electric Co Ltd 縦型絶縁ゲート半導体装置
JP2009099714A (ja) * 2007-10-16 2009-05-07 Oki Semiconductor Co Ltd 半導体装置とその製造方法
JP2011049267A (ja) * 2009-08-26 2011-03-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2011135995A1 (ja) * 2010-04-26 2011-11-03 三菱電機株式会社 半導体装置
JP2012253108A (ja) * 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
WO2013161420A1 (ja) * 2012-04-24 2013-10-31 富士電機株式会社 縦型高耐圧半導体装置およびその製造方法
JP2013247252A (ja) * 2012-05-25 2013-12-09 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019519916A (ja) * 2016-05-23 2019-07-11 ゼネラル・エレクトリック・カンパニイ 炭化ケイ素金属酸化物半導体（ｍｏｓ）デバイスセルにおける電界シールド
JP7080536B2 (ja) 2016-05-23 2022-06-06 ゼネラル・エレクトリック・カンパニイ 炭化ケイ素金属酸化物半導体（ｍｏｓ）デバイスセルにおける電界シールド

Also Published As

Publication number Publication date
DE102015214797A1 (de) 2016-03-10
US20160071949A1 (en) 2016-03-10
CN105405765A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
JP5939127B2 (ja) 炭化珪素半導体装置
WO2014112204A1 (ja) 炭化珪素半導体装置
US9716157B2 (en) Silicon carbide semiconductor device
US9362121B2 (en) Method of manufacturing a silicon carbide semiconductor device
JP6206339B2 (ja) 炭化珪素半導体装置の製造方法
WO2015025625A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6183200B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2015029607A1 (ja) 炭化珪素半導体装置およびその製造方法
JP5751146B2 (ja) 半導体装置およびその製造方法
JP2016058530A (ja) 炭化珪素半導体装置の製造方法
WO2015015938A1 (ja) 炭化珪素半導体装置の製造方法
US9722027B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP5920010B2 (ja) 半導体装置
WO2015076020A1 (ja) 半導体装置
JP2016167632A (ja) 炭化珪素半導体装置
JP2015073051A (ja) 炭化珪素半導体装置およびその製造方法
JP2015115570A (ja) 炭化珪素半導体装置およびその製造方法
JP2016122697A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180327