CN116504834A - SiC衬底高速LDMOS开关器件及其制作方法 - Google Patents

SiC衬底高速LDMOS开关器件及其制作方法 Download PDF

Info

Publication number
CN116504834A
CN116504834A CN202210274773.3A CN202210274773A CN116504834A CN 116504834 A CN116504834 A CN 116504834A CN 202210274773 A CN202210274773 A CN 202210274773A CN 116504834 A CN116504834 A CN 116504834A
Authority
CN
China
Prior art keywords
region
layer
silicon carbide
drain
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210274773.3A
Other languages
English (en)
Inventor
岳丹诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huatai Electronics Co Ltd
Original Assignee
Suzhou Huatai Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huatai Electronics Co Ltd filed Critical Suzhou Huatai Electronics Co Ltd
Priority to CN202210274773.3A priority Critical patent/CN116504834A/zh
Publication of CN116504834A publication Critical patent/CN116504834A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明公开了一种SiC衬底高速LDMOS开关器件及其制作方法。所述SiC衬底高速LDMOS开关器件，包括：衬底、外延层和绝缘介质层；所述外延层内分布有体区和漏区缓冲区，所述体区内分布有源区接触区、体区接触区和沟道区；源极、漏极和栅极，所述源极与所述源区接触区电性连接，所述栅极沿器件覆盖在所述沟道区上方，所述漏极还经掺杂的多晶碳化硅层与所述漏区缓冲区电性连接，且所述漏区缓冲区内与所述掺杂的多晶碳化硅层接触的区域还形成有漏区增强区。本发明的漏极增强区的设置降低了器件电阻，增加了器件饱和电流；漏区缓冲区与漏极接触金属之间的多晶碳化硅层可以通过扩散形成漏区增强区，从而降低器件的导通电阻，增加开关速度。

Description

SiC衬底高速LDMOS开关器件及其制作方法
技术领域
本发明涉及一种LDMOS开关器件，特别涉及一种SiC衬底高速LDMOS开关器件及其制作方法，属于半导体技术领域。
背景技术
SiC材料作为第三代半导体因其宽禁带特性以及高的载流子迁移率被广泛应用于大功率器件中。而SiC LDMOS由于输出电容低，开关速度快，在高频高压场景中具有广阔的应用前景，进一步降低器件的输出电容可以降低器件开关时间，提高器件工作频率，提升工作效率，对于SiC LDMOS器件具有重大意义。
发明内容
本发明的主要目的在于提供一种SiC衬底高速LDMOS开关器件及其制作方法，以克服现有技术中的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例提供了一种SiC衬底高速LDMOS开关器件，包括：沿器件纵向方向依次设置的衬底、外延层和绝缘介质层；所述外延层内分布有体区和漏区缓冲区，所述体区内分布有源区接触区、体区接触区和沟道区；以及
源极、漏极和栅极，所述源极与所述源区接触区电性连接，所述漏极设置在所述绝缘介质层上，且所述栅极沿器件纵向方向覆盖在所述沟道区上方，所述漏极还经掺杂的多晶碳化硅层与所述漏区缓冲区电性连接，且所述漏区缓冲区内与所述掺杂的多晶碳化硅层接触的区域还形成有漏区增强区，其中，所述漏区增强区是由所述掺杂的多晶碳化硅层内的掺杂物扩散至漏区缓冲区内形成，所述掺杂的多晶碳化硅层、源区接触区、漏区缓冲区的掺杂类型相同。
本发明实施例还提供所述的SiC衬底高速LDMOS开关器件的制作方法，包括：
提供碳化硅晶圆和硅晶圆，所述碳化硅晶圆包括碳化硅衬底和形成在碳化硅衬底上的碳化硅外延层，在碳化硅外延层表层的碳化硅热氧化形成第一氧化硅层，将硅晶圆表层的硅热氧化形成第二氧化硅层，将所述第一氧化硅层和第二氧化硅层结合形成栅极氧化层，除去所述硅晶圆未被氧化的部分；
采用离子注入工艺在所述碳化硅外延层内制作形成体区和漏区缓冲区，以及在所述体区内制作形成源区接触区、体区接触区和沟道区；
在所述栅极氧化层上制作形成绝缘介质层，并在所述绝缘介质层上制作形成暴露所述漏区缓冲区的接触通孔，之后在所述接触通孔内制作形成多晶碳化硅层，且所述多晶碳化硅层与所述漏区缓冲区接触；
对所述多晶碳化硅层进行重掺杂后再进行热扩散处理，以使所述多晶碳化硅层中的掺杂物扩散至漏区缓冲区，并在所述漏区缓冲区与多晶碳化硅层接触的区域形成漏区增强区；
以及，制作源极、漏极和栅极，且使所述源极与所述源区接触区电性连接，所述漏极设置在所述多晶碳化硅层上，且所述栅极设置在所述栅极氧化层上，且所述栅极沿沿器件纵向方向覆盖在所述沟道区上方。
与现有技术相比，本发明的优点包括：
1)本发明实施例提供的一种SiC衬底高速LDMOS开关器件，漏区增强区的设置降低了器件电阻，增加了器件饱和电流；以及，漏区缓冲区与漏极接触金属之间的多晶碳化硅层可以通过扩散形成漏区增强区，从而降低器件的输出电容 10％，从而增加器件开关速度；
2)本发明实施例提供的一种SiC衬底高速LDMOS开关器件，多晶碳化硅层在绝缘介质层内的延伸部分可以调节漏区缓冲区的边缘电场，使得漏区增强区的边缘电场降低20％以上，从而增加器件的雪崩击穿能力的稳定性。
附图说明
图1是本发明一典型实施案例中提供的一种SiC衬底高速LDMOS开关器件的截面结构示意图；
图2-图7分别是本发明一典型实施案例中提供的一种SiC衬底高速LDMOS 开关器件的制作流程结构示意图。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例提供的一种SiC衬底高速LDMOS开关器件，其中的栅极氧化层是通过在碳化硅衬底热生长薄的第一氧化硅层，在硅晶圆热生长栅介质层厚度的第二氧化硅层，通过键合的方式将化硅衬底上的第一氧化硅层与硅晶圆上的第二氧化硅层结合，从而获得低陷阱浓度和界面态的高质量LDMOS栅极氧化层，这不仅增加了沟道区域的电子迁移率，并且改善了碳化硅LDMOS栅极氧化层的可靠性问题；以及，本发明实施例提供的一种SiC衬底高速LDMOS开关器件的漏区增强区与漏极接触金属之间增加了一层掺杂的多晶碳化硅层，从而降低了器件的输出电容，增加了器件的开关速度；同时，为了提高开关器件抵抗电压和电流过冲的能力，本发明实施例提供的器件设置了漏区缓冲区，为了提高器件的速度，本发明实施例提供的器件设置了漏区增强区，且所述漏区增强区、漏区缓冲区和源区接触区的掺杂类型相同。
目前的SiC LDMOS开关器件由于热生长栅氧工艺获得的氧化层有较高的缺陷，使得器件的沟道区域迁移率较低，因此开关速度受限，饱和输出电流较低。同时由于栅氧化层在高工作电压下热载流子注入效应显著，可靠性问题严重制约了SiC LDMOS器件的应用。
本发明实施例提供的一种SiC衬底高速LDMOS开关器件，针对于上述SiC LDMOS器件的问题，在制作栅氧化层时采用smart-cut技术，在SiC上热生长薄氧化层，并且在Si晶圆上热生长栅氧厚度的氧化层，将SiC衬底上的氧化层与Si晶圆上的氧化层键合，在剥离层将Si与SiO2剥离即可获得低陷阱浓度的高质量SiC LDMOS栅极氧化层。
为了提高开关速度、降低开关损耗，本发明实施例提供的一种SiC衬底高速 LDMOS开关器件，在制作漏极接触结构时，在淀积接触金属前淀积多晶碳化硅于接触孔内，多晶硅碳化硅与漏区缓冲区直接接触，原位掺杂多晶碳化硅，使得多晶碳化硅具有良好的导电性，多晶硅碳化硅掺杂类型与源区接触区、漏区缓冲区相同，热扩散使得多晶碳化硅内的掺杂扩散至漏区缓冲区，在多晶碳化硅上淀积接触金属，多晶碳化硅可以在绝缘介质层内延伸。
为了提高器件承受反向电压的能力和电流过冲能力，本发明设置有漏区缓冲区，漏区缓冲区掺杂类型与源区接触区掺杂类型相同。
本发明实施例提供的一种SiC衬底高速LDMOS开关器件，包括：沿器件纵向方向依次设置的衬底、外延层和绝缘介质层；所述外延层内分布有体区和漏区缓冲区，所述体区内分布有源区接触区、体区接触区和沟道区；以及
源极、漏极和栅极，所述源极与所述源区接触区电性连接，所述漏极设置在所述绝缘介质层上，且所述栅极沿器件纵向方向覆盖在所述沟道区上方，所述漏极还经掺杂的多晶碳化硅层与所述漏区缓冲区电性连接，且所述漏区缓冲区内与所述掺杂的多晶碳化硅层接触的区域还形成有漏区增强区，其中，所述漏区增强区是由所述掺杂的多晶碳化硅层内的掺杂物扩散至漏区缓冲区内形成，所述掺杂的多晶碳化硅层、源区接触区、漏区缓冲区的掺杂类型相同。
在一具体实施方式中，所述漏区增强区的厚度为1000A-3000A，所述漏区增强区的掺杂浓度为2×1017-2×1019cm-3。
在一具体实施方式中，所述绝缘介质层内设置有接触通孔，所述掺杂的多晶碳化硅层的局部设置在所述接触通孔内并与所述漏区增强区电性连接。
在一具体实施方式中，所述绝缘介质层的材质包括氧化硅，所述绝缘介质层的厚度为1-10μm。
在一具体实施方式中，所述掺杂的多晶碳化硅层包括第一部分和第二部分，所述第一部分设置在所述接触通孔内并与所述漏区增强区直接接触，所述第二部分设置在所述接触通孔外，且所述第二部分的宽度或横截面面积大于所述第一部分的宽度或横截面面积。
在一具体实施方式中，所述掺杂的多晶碳化硅层上还设置有漏极接触金属以形成欧姆接触，所述漏极设置在所述接触金属上。所述接触金属的材质包括镍和镍的化合物，所述接触金属的厚度为200A-1000A。
在一具体实施方式中，所述的SiC衬底高速LDMOS开关器件还包括：与所述栅极配合的场板，至少所述场板的部分沿器件的纵向方向设置在所述栅极的上方；优选的，所述场板位于所述栅极和漏极之间。
在一具体实施方式中，所述栅极与外延层之间还设置有栅极氧化层，所述栅极氧化层的材质包括氧化硅，所述栅极氧化层的厚度为20-5000埃米。
在一具体实施方式中，所述栅极包括多晶硅栅极。
在一具体实施方式中，所述衬底和外延层的材质均为碳化硅。
本发明实施例还提供所述的SiC衬底高速LDMOS开关器件的制作方法，包括：
提供碳化硅晶圆和硅晶圆，所述碳化硅晶圆包括碳化硅衬底和形成在碳化硅衬底上的碳化硅外延层，在碳化硅外延层表层的碳化硅热氧化形成第一氧化硅层，将硅晶圆表层的硅热氧化形成第二氧化硅层，将所述第一氧化硅层和第二氧化硅层结合形成栅极氧化层，除去所述硅晶圆未被氧化的部分；
采用离子注入工艺在所述碳化硅外延层内制作形成体区和漏区缓冲区，以及在所述体区内制作形成源区接触区、体区接触区和沟道区；
在所述栅极氧化层上制作形成绝缘介质层，并在所述绝缘介质层上制作形成暴露所述漏区缓冲区的接触通孔，之后在所述接触通孔内制作形成多晶碳化硅层，且所述多晶碳化硅层与所述漏区缓冲区接触；
对所述多晶碳化硅层进行重掺杂后再进行热扩散处理，以使所述多晶碳化硅层中的掺杂物扩散至漏区缓冲区，并在所述漏区缓冲区与多晶碳化硅层接触的区域形成漏区增强区；
以及，制作源极、漏极和栅极，且使所述源极与所述源区接触区电性连接，所述漏极设置在所述多晶碳化硅层上，且所述栅极设置在所述栅极氧化层上，且所述栅极沿沿器件纵向方向覆盖在所述沟道区上方。
在一具体实施方式中，所述第一氧化硅层的厚度大于0而小于20埃米，所述第二氧化硅层的厚度在20-10000埃米。
在一具体实施方式中，所述的制作方法包括：先在所述多晶碳化硅层上制作形成金属硅化物层，再在所述金属硅化物层上制作形成漏极。
在一具体实施方式中，所述的制作方法还包括：制作与所述栅极相匹配的场板。
如下将结合附图以及具体实施案例对该技术方案、其实施过程及原理等作进一步的解释说明，除非特别说明的之外，本发明实施例所采用的离子注入等工艺均可以采用本领域技术人员已知的设备和工艺实现。
实施例1
请参阅图1，一种SiC衬底高速LDMOS开关器件，包括：沿器件纵向方向依次设置的碳化硅衬底21、碳化硅外延层22、栅极氧化层28和绝缘介质层210，以及，源极211、漏极213和栅极212；
所述碳化硅外延层22内分布有体区23和漏区缓冲区27，所述体区23内分布有源区接触区24、体区接触区29和沟道区26；
所述源极211与所述源区接触区24电性连接，所述漏极213设置在所述绝缘介质层210上，且所述栅极212设置在栅极氧化层28上，且所述栅极212沿器件纵向方向覆盖在所述沟道区24上方，所述漏极213设置在绝缘介质层210 上，且所述漏极213还经掺杂的多晶碳化硅层31与所述漏区缓冲区27电性连接，且所述漏区缓冲区27内与所述掺杂的多晶碳化硅层31接触的区域还形成有漏区增强区25，
其中，所述漏区增强区25是由所述掺杂的多晶碳化硅层31内的掺杂物扩散至漏区缓冲区27内形成，所述掺杂的多晶碳化硅层31、源区接触区24、漏区缓冲区27的掺杂类型相同。
在本实施例中，所述体区23和漏区缓冲区27于器件的横向方向上相邻接，于器件的纵向方向上，所述体区23和漏区缓冲区27的顶部表面与所述碳化硅外延层22的表面齐平。
在本实施例中，所述源区接触区24、体区接触区29和沟道区26于器件的横向方向上相邻接，于器件的纵向方向上，所述源区接触区24、体区接触区29 和沟道区26的顶部表面与所述体区23的表面齐平。
在本实施例中，所述体区23和漏区缓冲区27是通过离子注入工艺等在碳化硅外延层内形成的，所述源区接触区24、体区接触区29和沟道区26是过离子注入工艺等在体区23内形成的；需要说明的是，所述的离子注入工艺可以采用本领域技术人员已知的方式和设备实现，在此不对其具体的工艺参数进行限定。
在本实施例中，所述绝缘介质层210和栅极氧化层28对应漏区增强区25 的区域还设置有接触通孔，所述掺杂的多晶碳化硅层31的局部设置在所述接触通孔内并与所述漏区增强区25电性连接。
在本实施例中，所述漏区增强区25的厚度为100A-3000A，所述漏区增强区的掺杂浓度为2×1017-2×1019cm-3。
在本实施例中，所述绝缘介质层210的材质包括氧化硅，所述绝缘介质层 210的厚度为1-10μm。
在本实施例中，所述栅极氧化层28的材质包括氧化硅，所述栅极氧化层的厚度为20-5000埃米。
在本实施例中，所述栅极212可以是多晶硅栅极。
在本实施例中，所述掺杂的多晶碳化硅层31包括第一部分和第二部分，所述第一部分设置在所述接触通孔内并与所述漏区增强区25直接接触，所述第二部分设置在所述接触通孔外，且所述第二部分的宽度或横截面面积大于所述第一部分的宽度或横截面面积。
在本实施例中，所述掺杂的多晶碳化硅层31上还设置有金属硅化物层32，所述漏极213设置在所述接触金属32上，其中，所述金属硅化物层32的材质可以是镍或者镍的化合物，所述接触金属32的厚度为200A-1000A。
在本实施例中，所述的SiC衬底高速LDMOS开关器件还包括与所述栅极 212配合的场板214，至少所述场板214的部分沿器件的纵向方向设置在所述栅极212的上方。
在本实施例中，所述场板214位于所述栅极212和漏极213之间，所述场板的材质和结构等可以采用本领域技术人员已知的。
在本实施例中，请参阅图2-图7，一种SiC衬底高速LDMOS开关器件，包括如下步骤：
1)提供如图2所示的碳化硅晶圆和硅晶圆；
所述碳化硅晶圆包括碳化硅衬底21和形成在碳化硅衬底21上的碳化硅外延层22，在碳化硅外延层21表层的碳化硅热氧化形成第一氧化硅层28’，将硅晶圆220表层的硅热氧化形成第二氧化硅层221，将所述第一氧化硅层28’和第二氧化硅层221键合形成栅极氧化层；
在本实施例中，可以通过使氧源气体与碳化硅外延层22的表层碳化硅在 1200-1400℃的温度条件下接触进行热氧化反应，从而形成第一氧化硅层28’，所述氧源气体包括氧气、含氧气体或水蒸气等；在所述的热氧化反应结束之后，将碳化硅晶圆快速降温至300℃以下。
在本实施例中，所述第一氧化硅层28’的厚度为0-20埃米，所述第二氧化硅层221的厚度为20-10000埃米；
2)请参阅图3，将硅晶圆未被氧化的部分剥离，之后可以对硅晶圆进行研磨处理，直至暴露键合形成的栅极氧化层，所述栅极氧化层的厚度取决于器件的性能需求，一般所述栅极氧化层厚度为20-5000埃米；
在本实施例中，可以采用Smart Cut技术，于400-600℃条件下自氢离子注入层将部分未被氧化的硅晶圆剥离，紧接着对分离获得的包含栅极氧化层的碳化硅晶圆进行高温快速退火，以除去栅极氧化层中的残余氢，从而改善第一氧化硅层和第二氧化硅层界面的融合程度，其中，所述高温快速退火在N2、NO、N2O 中的任意一种气体气氛或两种以上气体形成的混合气体气氛条件下进行的，所述高温快速退火的温度为900-1700℃、时间为5-15h；
3)请参阅图4，在栅极氧化层28上淀积多晶硅，并刻蚀形成栅极212，再采用离子注入工艺在所述碳化硅外延层22内加工形成体区23和漏区缓冲区27，采用离子注入工艺在所述体区23内加工形成源区接触区24、体区接触区29和沟道区26，且使所述沟道区26位于所述栅极212的下方；以及，在所述栅极氧化层28上制作淀积氧化硅作为绝缘介质层210，并将所述绝缘介质层210磨平，所述绝缘介质层210对应设置在所述栅极212的内侧；
需要说明的是，所述体区23、漏区缓冲区27、源区接触区24、体区接触区 29、沟道区26绝缘介质层210的尺寸等可以根据具体需求进行调整，在此不做具体的限定；
在本实施例中，淀积多晶硅的同时对多晶硅进行原位掺杂，紧接着对淀积多晶硅后的晶圆进行高温热退火，从而修复多晶硅中晶格损伤，降低多晶硅电阻，所述高温退火温度为600-1400℃、时间为0.5-2h。
在本实施例在离子注入前图形化形成硬掩膜，硬掩膜的材料可以是氧化硅、碳化硅、多晶硅或上述多种，随后采用高温注入，从而降低注入工艺带来的晶格损伤，一般的在200-800℃条件下进行离子注入工艺，优选地，体区注入能量为 50-1000KeV，漏区缓冲区注入能量在20KeV-1000KeV，源区接触区注入能量在 20KeV-100KeV，体区接触区注入能量在20KeV-100KeV，注入完成后在 1200-1800℃氩气气氛条件下进行退火，激活注入的掺杂，并进一步降低材料的晶格损伤。
在本实施例中所述绝缘介质层210采用CVD淀积形成，材料可以是本征二氧化硅USG、硼磷硅玻璃BPSG、磷硅玻璃PSG等一种或多种，淀积完成后紧接着对淀积的绝缘介质层进行高温退火，所述高温快速退火在N2、NO、N2O中的任意一种气体气氛或两种以上气体形成的混合气体气氛条件下进行的，所述高温快速退火的温度为900-1700℃、时间为0.5-10h。
4)请参阅图5，在所述绝缘介质层210与漏极对应的区域刻蚀形成暴露所述漏区缓冲区27的接触通孔，并在所述接触通孔内淀积多晶碳化硅并加工形成预定的形状，从而形成多晶碳化硅层，所述多晶碳化硅层与所述漏区缓冲区27 直接接触；
5)请参阅图6，对所述多晶碳化硅层进行重掺杂，并使所述多晶碳化硅层内的掺杂物扩杂至与多晶碳化硅层31接触的漏区缓冲区27内，从而在所漏区缓冲区27内形成漏区增强区25，所述漏区增强区25与所述多晶碳化硅层31直接接触；
在本实施例中，所述多晶碳化硅层31在绝缘介质层210内延伸，所述多晶碳化硅层31位于所述绝缘介质层210内的部分作为漏极场板，以调节漏极电场分布；
在本实施例中，所述漏区增强区25的厚度为100A-3000A，所述漏区增强区的掺杂浓度为2×1017-2×1019cm-3；
6)请参阅图7，在所述绝缘介质层210上淀积形成场板214、制作源极211 和漏极213，以及，刻蚀接触通孔并淀积接触金属，与上层金属形成互联；
其中，所述源极211与所述源区接触区24连接，所述场板214位于所述栅极212和漏极213之间，且所述场板214的部分延伸至所述栅极212的上方；
在本实施例中，还可以先在所述掺杂的多晶碳化硅层31上通过PEALD淀积形成接触金属32，再在所述接触金属32上制作漏极213，接触金属可以采用镍以及镍的化合物以形成欧姆接触，接触金属淀积完成后需要快速热退火，所述快速热退火在Ar或其他惰性气体的气氛下进行，所述高温快速热退火的温度为 900-1400℃、时间为0.1-10min。
本发明实施例提供的一种SiC衬底高速LDMOS开关器件，通过本发明实施例提供的制作方法键合获得的SiC LDMOS栅极氧化层具有低的陷阱浓度和低的界面态，因此载流子流过沟道区域时收到的栅极氧化层的陷阱和界面态的散射降低，而迁移率增加，从而大幅度增强了器件的开关速度。
本发明实施例提供的一种SiC衬底高速LDMOS开关器件，在高压工作环境下的热载流子注入效应降低，器件可靠性有较大改善。
本发明实施例提供的一种SiC衬底高速LDMOS开关器件，漏极增强区的设置降低了器件电阻，增加了器件饱和电流；以及，漏区缓冲区与漏极接触金属之间的多晶碳化硅层可以通过扩散形成漏区增强区，从而降低器件的导通电阻，增加开关速度。
本发明实施例提供的一种SiC衬底高速LDMOS开关器件，多晶碳化硅层在绝缘介质层内的延伸部分可以调节漏区缓冲区的边缘电场，增加器件的雪崩击穿能力的稳定性。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种SiC衬底高速LDMOS开关器件，其特征在于，包括：沿器件纵向方向依次设置的衬底、外延层和绝缘介质层；所述外延层内分布有体区和漏区缓冲区，所述体区内分布有源区接触区、体区接触区和沟道区；以及
源极、漏极和栅极，所述源极与所述源区接触区电性连接，所述漏极设置在所述绝缘介质层上，且所述栅极沿器件纵向方向覆盖在所述沟道区上方，所述漏极还经掺杂的多晶碳化硅层与所述漏区缓冲区电性连接，且所述漏区缓冲区内与所述掺杂的多晶碳化硅层接触的区域还形成有漏区增强区，其中，所述漏区增强区是由所述掺杂的多晶碳化硅层内的掺杂物扩散至漏区缓冲区内形成，所述掺杂的多晶碳化硅层、源区接触区、漏区缓冲区的掺杂类型相同。
2.根据权利要求1所述的SiC衬底高速LDMOS开关器件，其特征在于：所述漏区增强区的厚度为100A-3000A，所述漏区增强区的掺杂浓度为2×1017-2×1019cm-3。
3.根据权利要求1所述的SiC衬底高速LDMOS开关器件，其特征在于：所述绝缘介质层内设置有接触通孔，所述掺杂的多晶碳化硅层的局部设置在所述接触通孔内并与所述漏区增强区电性连接；
优选的，所述绝缘介质层的材质包括氧化硅，所述绝缘介质层的厚度为1-10μm。
4.根据权利要求1或3所述的SiC衬底高速LDMOS开关器件，其特征在于：所述掺杂的多晶碳化硅层包括第一部分和第二部分，所述第一部分设置在所述接触通孔内并与所述漏区增强区直接接触，所述第二部分设置在所述接触通孔外，且所述第二部分的宽度或横截面面积大于所述第一部分的宽度或横截面面积。
5.根据权利要求1或3所述的SiC衬底高速LDMOS开关器件，其特征在于：所述掺杂的多晶碳化硅层上还设置有接触金属，所述漏极设置在所述接触金属上。
优选的，所述接触金属的材质包括镍和镍的化合物，所述接触金属的厚度为200A-1000A。
6.根据权利要求1或3所述的SiC衬底高速LDMOS开关器件，其特征在于，还包括：与所述栅极配合的场板，至少所述场板的部分沿器件的纵向方向设置在所述栅极的上方；优选的，所述场板位于所述栅极和漏极之间；
优选的，所述栅极与外延层之间还设置有栅极氧化层，所述栅极氧化层的材质包括氧化硅，所述栅极氧化层的厚度为20-5000埃米；优选的，所述栅极包括多晶硅栅极。
7.根据权利要求1所述的SiC衬底高速LDMOS开关器件，其特征在于：所述衬底和外延层的材质均为碳化硅。
8.如权利要求1-7中任一项所述的SiC衬底高速LDMOS开关器件的制作方法，其特征在于，包括：
提供碳化硅晶圆和硅晶圆，所述碳化硅晶圆包括碳化硅衬底和形成在碳化硅衬底上的碳化硅外延层，在碳化硅外延层表层的碳化硅热氧化形成第一氧化硅层，将硅晶圆表层的硅热氧化形成第二氧化硅层，将所述第一氧化硅层和第二氧化硅层结合形成栅极氧化层，除去所述硅晶圆未被氧化的部分；
采用离子注入工艺在所述碳化硅外延层内制作形成体区和漏区缓冲区，以及在所述体区内制作形成源区接触区、体区接触区和沟道区；
在所述栅极氧化层上制作形成绝缘介质层，并在所述绝缘介质层上制作形成暴露所述漏区缓冲区的接触通孔，之后在所述接触通孔内制作形成多晶碳化硅层，且所述多晶碳化硅层与所述漏区缓冲区接触；
对所述多晶碳化硅层进行重掺杂后再进行热扩散处理，以使所述多晶碳化硅层中的掺杂物扩散至漏区缓冲区，并在所述漏区缓冲区与多晶碳化硅层接触的区域形成漏区增强区；
以及，制作源极、漏极和栅极，且使所述源极与所述源区接触区电性连接，所述漏极设置在所述多晶碳化硅层上，且所述栅极设置在所述栅极氧化层上，且所述栅极沿沿器件纵向方向覆盖在所述沟道区上方。
9.根据权利要求7所述的制作方法，其特征在于：所述第一氧化硅层的厚度大于0而小于20埃米，所述第二氧化硅层的厚度在20-10000埃米。
10.根据权利要求7所述的制作方法，其特征在于，包括：先在所述多晶碳化硅层上制作形成金属硅化物层，再在所述金属硅化物层上制作形成漏极；
优选的，所述的制作方法还包括：制作与所述栅极相匹配的场板。
CN202210274773.3A 2022-03-18 2022-03-18 SiC衬底高速LDMOS开关器件及其制作方法 Pending CN116504834A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210274773.3A CN116504834A (zh) 2022-03-18 2022-03-18 SiC衬底高速LDMOS开关器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210274773.3A CN116504834A (zh) 2022-03-18 2022-03-18 SiC衬底高速LDMOS开关器件及其制作方法

Publications (1)

Publication Number Publication Date
CN116504834A true CN116504834A (zh) 2023-07-28

Family

ID=87317204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210274773.3A Pending CN116504834A (zh) 2022-03-18 2022-03-18 SiC衬底高速LDMOS开关器件及其制作方法

Country Status (1)

Country Link
CN (1) CN116504834A (zh)

Similar Documents

Publication Publication Date Title
CN106876485B (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
TWI404131B (zh) 具平緩通道之碳化矽裝置之製造方法
CN102694009B (zh) 半导体器件及其制造方法
CN101859706B (zh) 碳化硅半导体装置的制造方法及碳化硅半导体装置
CN103928344B (zh) 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法
EP2242107A1 (en) Semiconductor device
CN102832248A (zh) 基于半超结的碳化硅mosfet及制作方法
JP7054403B2 (ja) 半導体装置の製造方法
CN103681854A (zh) 半导体器件及其制造方法
WO2017041268A1 (zh) 碳化硅mosfet器件及其制作方法
JP2006066439A (ja) 半導体装置およびその製造方法
JP4990458B2 (ja) 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ
JP2009016530A (ja) 炭化珪素電界効果型トランジスタ及びその製造方法
CN104737292A (zh) 碳化硅半导体器件及其制造方法
TW200805657A (en) Power semiconductor device having improved performance and method
JP4842527B2 (ja) 半導体装置の製造方法
WO2002103804A1 (en) Symmetric trench mosfet device and method of making same
CN111048580A (zh) 一种碳化硅绝缘栅双极晶体管及其制作方法
CN114496784B (zh) 一种底部保护接地沟槽型碳化硅mosfet及其制备方法
JP2017175115A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
US20200161442A1 (en) Systems and methods for in-situ doped semiconductor gate electrodes for wide bandgap semiconductor power devices
CN111697071B (zh) Mos场效应晶体管及制备的方法、电子设备
WO2012105170A1 (ja) 半導体装置およびその製造方法
CN104517837A (zh) 一种绝缘栅双极型晶体管的制造方法
CN116504834A (zh) SiC衬底高速LDMOS开关器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination