JP5236281B2 - 縦型mosfetの製造方法 - Google Patents
縦型mosfetの製造方法 Download PDFInfo
- Publication number
- JP5236281B2 JP5236281B2 JP2007336781A JP2007336781A JP5236281B2 JP 5236281 B2 JP5236281 B2 JP 5236281B2 JP 2007336781 A JP2007336781 A JP 2007336781A JP 2007336781 A JP2007336781 A JP 2007336781A JP 5236281 B2 JP5236281 B2 JP 5236281B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mosfet
- buffer layer
- gas
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
以下、本発明の実施例について図面を参照しつつ説明する。以下に示す実施例においてはSiC基板を使用したMOSFETに本発明を適用した場合を例に説明するが、本発明は、通常のSi基板を使用したMOSFETにも適用可能である。図4は本発明の第1実施例に係るSiC基板を使用した縦型MOSFETの単位セルの断面構造図である。MOSFET100は、ドレインとして機能する不純物濃度1×1020cm−3のn型4H−SiC単結晶からなるn型SiC基板層10上に例えば不純物濃度5×1015cm−3のn型単結晶からなるn型ドリフト層12がバッファー層11を介して形成されている。バッファー層11は、その不純物濃度がSiC基板層10よりも低く、且つドリフト層12よりも高く設定されたn型SiC単結晶からなり、ドリフト層12からSiC基板層10に至る区間の不純物濃度勾配を緩和させる役割を担う層である。具体的には、バッファー層11は基板表面からの深さ位置に応じて互いに異なる濃度のドーパントがSiC中にドーピングされた3つの層11a、11b、11cからなり、SiC基板層10に隣接する最下層11aが最も不純物濃度が高く、ドリフト層12に隣接する最上層11cが最も不純物濃度が低く、これらの層の中間に形成された中間層11bは最上層11cと最下層11aの中間の不純物濃度で形成される。すなわち、バッファー層11は、深さ位置に応じて段階的に不純物濃度が変化する濃度分布となっている。ドリフト層12の表面には例えば濃度5×1015cm−3のp型SiC単結晶からなるp型ボディ領域13が形成される。p型ボディ領域13内部には例えば濃度5×1020cm−3のn型SiC単結晶からなるn型ソース領域14が形成される。n型ソース領域14の端部からp型ボディ領域13の端部に至る部分は反転層が形成されるチャンネル領域である。SiC基板表面にはチャンネル領域を覆うようにSiO2からなるゲート酸化膜15が形成され、ゲート酸化膜15上にはポリシリコンからなるゲート電極16が形成されている。n型SiC基板層10の裏面にはこれと電気的に接続されたドレイン電極17が形成され、n型ソース領域14上にはこれと電気的に接続されたソース電極18が形成されている。ゲート電極16は層間絶縁膜19により覆われており、ゲート電極16とソース電極18とは絶縁されている。
図9に本発明の第2実施例に係るSiC基板を使用した縦型MOSFET200の単位セルの断面構造図を示す。第2実施例に係るMOSFET200の基本構造は、第1実施例のものと同様であるがバッファー層の構造が若干異なる。すなわち、第1実施例のMOSFET100に設けられたバッファー層11は、不純物濃度が段階的に変化するように積層された複数の層により構成されていた。これに対し本実施例に係るMOSFET200に設けられたバッファー層11´の構造は、深さ位置に応じて不純物濃度が連続的に変化する単一の層によって構成されている。図10は、図9に示すMOSFET200のC−C線に沿った断面における不純物濃度分布を示したものである。バッファー層11´は、基板表面からの深さ位置が増すにつれて不純物濃度が単調に増加するような濃度分布を有する。また、ドリフト層12との界面付近における不純物濃度はドリフト層12の不純物濃度と一致し、SiC基板層10との界面付近の不純物濃度はSiC基板層10の不純物濃度と一致している。このように、バッファー層11´の不純物濃度を連続的に変化させることによっても第1実施例と同様の効果を得ることができる。すなわち、バッファー層11´がドリフト層12とSiC基板層10との間に設けられることにより、動作時において電流密度が過剰となるSiC基板層10(ドレイン)近傍の電界強度が従来構造と比較して低下するという効果が得られる。これにより、セルの微細化に伴ってドレイン近傍で電流密度過剰部分が生じた場合でも、電界集中が起こりにくくなり、SiC基板を使用したMOSFETにおいて大電流化および高耐圧化を図ることが可能となる。
11 バッファー層
12 ドリフト層
13 p型ボディ領域
14 n型ソース領域
15 ゲート酸化膜
16 ゲート電極
17 ドレイン電極
18 ソース電極
Claims (1)
- 縦型MOSFETの製造方法であって、
第1の導電型を有する半導体からなる基板を用意するステップと、
前記基板上に原料ガスおよび前記第1の導電型のドーパントガスを導入して気相反応によりバッファー層をエピタキシャル成長させるバッファー層形成ステップと、
前記バッファー層上に原料ガスおよび前記第1の導電型のドーパントガスを導入して気相反応によりドリフト層をエピタキシャル成長させるドリフト層形成ステップと、
前記ドリフト層表面に第2の導電型の不純物をイオン注入してボディ領域を形成するステップと、
前記ボディ領域内に前記第1の導電型の不純物をイオン注入してソース領域を形成するステップと、を含み、
前記バッファー層形成ステップにおいて、前記ドーパントガスの導入量を順次減少させ、
前記ドリフト層形成ステップにおいては、前記ドーパントガスとして窒素を用い、前記基板が設置されたチャンバー内に前記原料ガスおよび前記ドーパントガスを導入し、前記ドーパントガスの導入量を前記チャンバー内の真空度により制御することを特徴とする縦型MOSFETの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007336781A JP5236281B2 (ja) | 2007-12-27 | 2007-12-27 | 縦型mosfetの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007336781A JP5236281B2 (ja) | 2007-12-27 | 2007-12-27 | 縦型mosfetの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009158788A JP2009158788A (ja) | 2009-07-16 |
JP5236281B2 true JP5236281B2 (ja) | 2013-07-17 |
Family
ID=40962468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007336781A Active JP5236281B2 (ja) | 2007-12-27 | 2007-12-27 | 縦型mosfetの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5236281B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170100629A (ko) * | 2015-01-27 | 2017-09-04 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5458509B2 (ja) * | 2008-06-04 | 2014-04-02 | 日立金属株式会社 | 炭化珪素半導体基板 |
KR101375494B1 (ko) * | 2010-01-08 | 2014-03-17 | 미쓰비시덴키 가부시키가이샤 | 에피택셜 웨이퍼 및 반도체 소자 |
JP2012253108A (ja) | 2011-06-01 | 2012-12-20 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
JP5637086B2 (ja) * | 2011-07-07 | 2014-12-10 | 三菱電機株式会社 | エピタキシャルウエハ及び半導体素子 |
JP5900698B2 (ja) | 2013-02-13 | 2016-04-06 | 富士電機株式会社 | 半導体装置 |
JP2017139362A (ja) * | 2016-02-04 | 2017-08-10 | 株式会社東芝 | 半導体装置 |
US10615274B2 (en) | 2017-12-21 | 2020-04-07 | Cree, Inc. | Vertical semiconductor device with improved ruggedness |
US11489069B2 (en) | 2017-12-21 | 2022-11-01 | Wolfspeed, Inc. | Vertical semiconductor device with improved ruggedness |
CN108305900B (zh) * | 2017-12-29 | 2022-02-15 | 重庆中科渝芯电子有限公司 | 一种功率mosfet的缓变掺杂材料片及其制造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57153469A (en) * | 1981-03-18 | 1982-09-22 | Toshiba Corp | Insulated gate type field effect transistor |
JPH0734471B2 (ja) * | 1987-09-24 | 1995-04-12 | 三菱電機株式会社 | 電界効果型半導体装置 |
JP3428459B2 (ja) * | 1998-09-01 | 2003-07-22 | 富士電機株式会社 | 炭化けい素nチャネルMOS半導体素子およびその製造方法 |
JP2000243957A (ja) * | 1999-02-24 | 2000-09-08 | Nec Corp | 半導体装置およびその製造方法 |
JP2000286415A (ja) * | 1999-03-29 | 2000-10-13 | Sanyo Electric Co Ltd | Mosfet素子及びその製造方法 |
-
2007
- 2007-12-27 JP JP2007336781A patent/JP5236281B2/ja active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170100629A (ko) * | 2015-01-27 | 2017-09-04 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
KR101970087B1 (ko) * | 2015-01-27 | 2019-04-17 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
US10290711B2 (en) | 2015-01-27 | 2019-05-14 | Mitsubishi Electric Corporation | Semiconductor device |
US10665677B2 (en) | 2015-01-27 | 2020-05-26 | Mitsubishi Electric Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2009158788A (ja) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5236281B2 (ja) | 縦型mosfetの製造方法 | |
US8697555B2 (en) | Method of producing semiconductor device and semiconductor device | |
JP5603008B2 (ja) | 大きな反転層移動度を有するSiCMOSFETの形成方法 | |
CN101859706B (zh) | 碳化硅半导体装置的制造方法及碳化硅半导体装置 | |
JP5433352B2 (ja) | 半導体装置の製造方法 | |
JP3811624B2 (ja) | 半導体装置 | |
JP5519901B2 (ja) | 炭化珪素電界効果型トランジスタ及びその製造方法 | |
JP4965576B2 (ja) | 半導体装置及びその製造方法 | |
KR102324000B1 (ko) | 실리콘 탄화물 반도체 디바이스 및 그 제조 방법 | |
WO2012036229A1 (ja) | 半導体装置およびその製造方法 | |
JP7103444B2 (ja) | 炭化珪素半導体素子 | |
JP2006066439A (ja) | 半導体装置およびその製造方法 | |
US6559068B2 (en) | Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor | |
JP4857697B2 (ja) | 炭化珪素半導体装置 | |
JP2014222735A (ja) | 半導体装置及びその製造方法 | |
JP4549167B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP4842527B2 (ja) | 半導体装置の製造方法 | |
JP2010034481A (ja) | 半導体装置の製造方法および半導体装置 | |
CN103681256B (zh) | 一种碳化硅mosfet器件及其制作方法 | |
JP2009043880A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
JP5197474B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2014222734A (ja) | 半導体装置及びその製造方法 | |
JP4857698B2 (ja) | 炭化珪素半導体装置 | |
CN105161526B (zh) | 提高垂直导电结构SiC MOSFET沟道迁移率的方法 | |
JP2004039946A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130327 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5236281 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |