JP5458509B2 - 炭化珪素半導体基板 - Google Patents

炭化珪素半導体基板 Download PDF

Info

Publication number
JP5458509B2
JP5458509B2 JP2008146711A JP2008146711A JP5458509B2 JP 5458509 B2 JP5458509 B2 JP 5458509B2 JP 2008146711 A JP2008146711 A JP 2008146711A JP 2008146711 A JP2008146711 A JP 2008146711A JP 5458509 B2 JP5458509 B2 JP 5458509B2
Authority
JP
Japan
Prior art keywords
layer
silicon carbide
donor concentration
base substrate
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008146711A
Other languages
English (en)
Other versions
JP2009295728A (ja
Inventor
俊之 大野
夏樹 横山
肇 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2008146711A priority Critical patent/JP5458509B2/ja
Priority to CN200910203104.1A priority patent/CN101599428B/zh
Priority to US12/453,985 priority patent/US8203150B2/en
Publication of JP2009295728A publication Critical patent/JP2009295728A/ja
Application granted granted Critical
Publication of JP5458509B2 publication Critical patent/JP5458509B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Description

本発明は、炭化珪素半導体基板およびその製造方法に関する。
炭化珪素（シリコンカーバイド、ＳｉＣ）はシリコン（Ｓｉ）に比べてバンドギャップが大きく、絶縁破壊電界が大きいことから、次世代の電力制御用の半導体装置（パワーデバイス）への応用が期待されている。炭化珪素には多くの結晶構造があることが知られているが、このうち実用的なパワーデバイスを作成するために用いられているのは、六方晶の４Ｈ−ＳｉＣおよび６Ｈ−ＳｉＣである。
パワーデバイスの多くは、半導体装置内に大きな電流を通電する必要があるために、デバイスの一方の表面と裏面にそれぞれ電極を設け、主たる電流が両者の間を流れるような構造をもつ。また、主たる電流が通電されている状態（オン状態）と主たる電流を遮断した状態（オフ状態）を実現する機能が必要である。オン状態では通電電流に発生する抵抗（オン抵抗）はより小さいことがデバイスの損失を減らす意味で重要であり、また、オフ状態では所定の印加電圧に対して漏れ電流を極力減らすことが求められる。
炭化珪素を用いて、前記のようなパワーデバイスの機能を生じさせるために、炭化珪素パワーデバイスは、低抵抗のｎ型炭化珪素単結晶のウエハを下地基板とし、その上にエピタキシャル成長によって所定の厚さとドナー濃度を有する単結晶の炭化珪素層を形成したものを用いることが一般的である．この炭化珪素エピタキシャル層の内部にｐｎ接合などを初めとする半導体デバイスの基本構造を作り込む。エピタキシャル層は高抵抗であり、そのドナー濃度と厚さはデバイスの仕様である耐電圧値を満足し且つオン抵抗が極力小さくなるように最適に設計される。このように、デバイスの形成に炭化珪素単結晶のウエハ上に設けたエピタキシャル層を用いる理由は、必要とされる高抵抗炭化珪素層の厚さが数ミクロンから数十ミクロン程度で、従来のシリコンを用いたデバイスに必要な高抵抗層に比べて十分の一程度に薄いためである。
炭化珪素単結晶ウエハの開発において、大口径化及びウエハインゴットの長尺化を実現するために、その表面を｛０００１｝結晶面にする必要があった。従来、｛０００１｝結晶面上に炭化珪素単結晶層をエピタキシャル成長する際には、ウエハと異なる結晶型（ポリタイプ）の炭化珪素が混在してしまうことが問題であったが、エピタキシャル成長するウエハの表面を｛０００１｝結晶面から数度傾けた面とすることによって、この問題は解決し、ウエハと同じポリタイプの炭化珪素単結晶層を容易に形成できるようになった。現在市販されている４Ｈ−ＳｉＣウエハは｛０００１｝結晶面を４度あるいは８度傾斜させたものである。
大口径化の開発と共に、炭化珪素単結晶ウエハの品質を改善する試みも精力的に進められている。しかしながら、現在でも、炭化珪素単結晶ウエハ中には平方センチメートルあたり１０００個から１００００個の転位と呼ばれる線状の結晶構造欠陥が存在している。炭化珪素には３種類の転位が知られている。これらは、転位線の方向が｛０００１｝結晶面に概ね垂直である貫通らせん転位と貫通刃状転位、および転位線の方向が｛０００１｝結晶面に平行である基底面転位（ベーサルプレーン転位）である。一般に、結晶中の転位はバーガースベクトルと転位線の方向によって特定される。炭化珪素中の貫通刃状転位と基底面転位はバーガースベクトルが等しく、両者は転位線の方向の違いによって区別されるものである。
炭化珪素単結晶ウエハ中のこれらの転位は、転位線の一端がウエハの表面に露出していると、ウエハ上に炭化珪素単結晶層をエピタキシャル成長する際にエピタキシャル成長層に引き継がれる。ウエハ表面が｛０００１｝結晶面に平行な場合には基底面転位はウエハの表面に露出することはなく、エピタキシャル成長層に引き継がれることはない。しかし、上述のように｛０００１｝結晶面が傾斜している場合には、この面上にある基底面転位の一部はウエハ表面に露出してしまうので、その場合はエピタキシャル成長層に伝播してしまう。その際、伝播した基底面転位の多くは転位線の方向を｛０００１｝結晶面に垂直な方向に変えて、エピタキシャル成長層中では貫通刃状転位となるが、ウエハの表面に露出した基底面転位の１０〜２０％ほどは、そのまま基底面転位としてエピタキシャル層中に引き継がれることが、ジャーナルオブクリスタルグロウス２６０巻の２０９頁から２１６頁（非特許文献１）に記載されている。逆に、ウエハの表面に露出した貫通刃状転位はほぼ１００％貫通刃状転位としてエピタキシャル層に伝播し、貫通刃状転位から基底面転位への変換はほとんど生じないことも同誌に記載されている。
エピタキシャル成長した炭化珪素層中の転位が、デバイスの性能や信頼性に対して、どのような影響を及ぼすかについての研究が進められている。いまだ、すべてが解明されているわけではないが、エピタキシャル層中の基底面転位は、ｐｎ接合ダイオードを長時間通電した際にオン抵抗を増大させ、金属酸化膜半導体型の電界効果トランジスタ（ＭＯＳＦＥＴ）のゲート酸化膜の信頼性を悪くする原因となることが明らかになっている。一方、貫通らせん転位の一部はデバイスに影響を与えるといわれているものの詳細は明らかではない。また、貫通刃状転位のデバイスへの影響は現時点では認められていない。従って、デバイスの諸構造が作りこまれるエピタキシャル層中では、少なくとも基底面転位は出来るだけ少ないこと、できれば皆無であることが望ましい。そのために、基板となる炭化珪素単結晶ウエハ中の基底面転位を著しく減らすことができればよいが、転位密度を減少させることはまだ目途がついていない。そこで、炭化珪素単結晶ウエハの表面に露出した基底面転位がエピタキシャル成長層に伝播する際に、そのまま基底面転位としてエピタキシャル層中に引き継がれるものの割合を低減すること、別の表現をすると、ウエハの基底面転位がエピタキシャル成長層に伝播する際に、貫通刃状転位に変換される変換効率を高めることが重要な技術となっている。
特表２００７−５０６２８９ 特開２００３−３１８３８８号公報 ジャーナルオブクリスタルグロウス、２６０巻、２０９頁〜２１６頁 マテリアルズサイエンスフォーラム、５２７−５２９巻、２４３頁〜２４６頁 マテリアルズサイエンスフォーラム、５２７−５２９巻、１３２９頁〜１３３４頁 マテリアルズサイエンスフォーラム、４８２−４８５巻、８９頁〜９２頁 フィジカル・レヴュー・レターズ、９１巻、２２６１０７頁
ウエハの基底面転位がエピタキシャル層で貫通刃状転位に変換される変換効率を高め、その結果、エピタキシャル層中の基底面転位密度を低減する手段として、例えば、特表２００７−５０６２８９（特許文献１）に開示されているように、炭化珪素単結晶ウエハの表面に露出している基底面転位の部分に選択性エッチングを施して転位を中心とした凹部を形成し、そのようなウエハ上にエピタキシャル層を成長させるという方法がある。このように形成したエピタキシャル層では、マテリアルズサイエンスフォーラム、５２７−５２９巻の２４３頁から２４６頁（非特許文献２）に記載されているように、基底面転位密度は著しく減少している。
しかしながら、マテリアルズサイエンスフォーラム、５２７−５２９巻の１３２９頁から１３３４頁（非特許文献３）に記載されているように、そのようなエピタキシャル層に作りこまれたｐｎ接合ダイオードでは、オン状態の特性の信頼性は基底面転位密度の減少によって確かに向上しているものの、オフ状態の特性は逆に悪化している。これは、凹みのあるウエハ上にエピタキシャル層を成長しているために、凹み部の周辺に別の結晶欠陥が発生したことによると考えられる。このように、炭化珪素単結晶ウエハの表面に露出している基底面転位の部分に選択性エッチングを施して凹部を形成し、そのようなウエハ上にエピタキシャル層を成長させるという方法は、基底面転位密度の減少には有効であるが、総合的に考えると、半導体装置を作り込むためのエピタキシャル層の形成方法としては適していない。エピタキシャル層の膜質になんら影響を及ぼさずに、エピタキシャル層中の基底面転位密度を減らす手段が必要である。
そこで、本願発明の目的は、炭化珪素半導体基板において、エピタキシャル層の膜質を損ねるなんら影響を及ぼさずに、エピタキシャル層中の基底面転位密度を減らす方法を提供することである。
図１は本願発明の実施例である炭化珪素半導体基板の断面の概略と構成する各層のドナー濃度の大小を模式的に示したものであるが、本願発明は必ずしもこれに限定されるものではない。本願発明は炭化珪素単結晶ウエハからなる下地基板１１とその一方の表面上に形成された炭化珪素エピタキシャル成長層１２によって構成される炭化珪素半導体基板であって、下地基板１１とデバイスの構成要素が作り込まれる炭化珪素エピタキシャル層（これを以下ではドリフト層と呼ぶ）１３の間に、炭化珪素単結晶ウエハ中の基底面転位がエピタキシャル成長層中に伝播する際に貫通刃状転位に変換される変換効率の高い炭化珪素からなるバッファ層（これを以下では転位変換層と呼ぶ）１４をエピタキシャル成長によって設けることを特徴とする。
転位変換層を形成するための条件に関して、本願発明者らは基礎実験を行って、以下のような知見を得た。第１は、下地基板が低抵抗のｎ型、すなわち高ドナー濃度の炭化珪素単結晶ウエハである場合、エピタキシャル層のドナー濃度が小さいほど、ウエハの基底面転位がエピタキシャル層に伝播する際に、貫通刃状転位に変換される割合が大きいということである。第２は基底面転位から貫通刃状転位への変換は、下地基板とエピタキシャル成長層との界面付近で生じる現象でエピタキシャル成長中には変換は生じないということである。
高ドナー濃度の炭化珪素単結晶ウエハと低ドナー濃度のエピタキシャル層の界面で基底面転位が伝播する際に貫通刃状転位に変換され、その変換の割合がエピタキシャル層のドナー濃度の差が小さいほど大きくなるのは以下のような理由によると考えられる。ｎ型のドーパントである窒素は炭化珪素中の炭素サイトに置換することによってドナーとなるが、炭素の四面体配位共有結合半径が０．０７７ｎｍであるのに対して窒素のそれは０．０７０ ｎｍと小さい。従って、窒素のドーピングに伴い炭化珪素の結晶は縮小することになる。下地基板のドナー濃度は通常１０１８ｃｍ−３台であるのに対してエピタキシャル層のそれは１０１４〜１０１７ｃｍ−３であるから、ドナー濃度の大きい基板の方が結晶は縮んでいることになり、基板との界面近くのエピタキシャル層には圧縮応力が働いている。基底面転位の貫通刃状転位への変換にはこの圧縮応力が影響すると考えられる。すなわち、エピタキシャル層中に圧縮応力が存在すると、基板から伝播してきた基底面転位はそのままでは伝わりにくく、折れ曲がって貫通刃状転位に変換されるような作用をエピタキシャル層から受けると考えられる。エピタキシャル層のドナー濃度が小さくなるほど基板とのドナー濃度差は大きくなるわけだから、従って、エピタキシャル層中の圧縮応力も大きくなる。これらのことより、エピタキシャル層のドナー濃度が小さいほど、ウエハの基底面転位がエピタキシャル層に伝播する際に、貫通刃状転位に変換される割合が大きいと考えられる。
以上は、炭化珪素エピタキシャル層を炭化珪素単結晶ウエハ上に形成した場合の、ウエハからエピタキシャル層への基底面転位の伝播についての知見と考察であるが、炭化珪素エピタキシャル層上にドナー濃度の異なる第２のエピタキシャル層を形成した場合についても同様であると考えられる。すなわち高ドナー濃度の炭化珪素エピタキシャル層上に低ドナー濃度のエピタキシャル層が形成されている場合、高ドナー濃度の炭化珪素エピタキシャル層側から低ドナー濃度のエピタキシャル層へ伝播される基底面転位は貫通刃状転位に変換され、両者のドナー濃度差が大きいほど変換の効率は大きいと推測される。
本願発明では、基底面転位から貫通刃状転位への変換の効率をより高めるために、転位変換層は少なくとも２層以上の炭化珪素層によって構成されること、そして各層間の界面、すなわち、ドリフト層と転位変換層を構成する炭化珪素層の界面、転位変換層内の炭化珪素層間の界面、転位変換層を構成する炭化珪素層と下地基板の界面において、ドナー濃度の段差が存在し、界面のドリフト層側は下地基板側よりも低いドナー濃度を有することを特徴とする。図１は転位変換層１４が３層の炭化珪素層１４１、１４２、１４３によって構成されている例である。この場合、炭化珪素層１４１、１４２、１４３のドナー濃度はこの順で順次低くなっており、最もドリフト層側の炭化珪素層１４３は、接触するドリフト層１３よりもドナー濃度は高く、最も下地基板側の炭化珪素層１４１は、接触する下地基板１１よりもドナー濃度は低くなっている。その結果、図１では、下地基板１１と転位変換層を構成する最も下地基板側の炭化珪素層１４１の界面１５、転位変換層１４内の炭化珪素層間の界面１６、１７、転位変換層を構成する最もドリフト層側の炭化珪素層とドリフト層の界面１８においてドナー濃度の段差が存在し、界面のドリフト層側は下地基板側よりもドナー濃度は低くなっている。
本願発明の炭化珪素半導体基板では、下地基板と転位変換層を構成する炭化珪素層の界面、転位変換層内の炭化珪素層間の界面、転位変換層を構成する炭化珪素層とドリフト層の界面においてドナー濃度の段差が存在する。基底面転位は、これらの界面を通過して伝播する際に、この界面において貫通刃状転位に効率的に変換される．下地基板上にドリフト層が直接接して形成されている場合、このような界面は一つであるので変換は１回だけである。しかし、本発明では下地基板とドリフト層の間に２層以上の炭化珪素層を設けているので、下地基板からドリフト層に至る間に界面は３面以上あることになる。従って、基底面転位の貫通刃状転位への変換の機会は３回以上あることになり、変換効率は極めて高くなる。図１はこの界面が４枚ある例である。
本願発明の図１の実施例は、下地基板１１とドリフト層１３の間に、ドリフト層１３よりも大きく、且つ、下地基板１１よりも小さいドナー濃度を有し、下地基板側からドリフト層側へ順次ドナー濃度が低減される２層以上の炭化珪素層を設けるものだが、例えば、特開２００３−３１８３８８号公報（特許文献２）に開示されているように、下地基板とドリフト層の間にドリフト層よりも大きく、且つ、下地基板よりも小さいドナー濃度を有する１層からなるバッファ層を設けるという技術がある．この技術の一例を図２に示す。同公報によると、このバッファ層２３は、半導体装置がオフ状態の際に、ドリフト層２２の上部から下部基板２１の方向に伸びる空乏層が下地基板２１にまで到達しにくくするという効果をねらったものとされているが、転位変換層としての機能も有している可能性がある。しかしながら、この場合、バッファ層２３は１層であり、基底面転位が伝播する界面は２４、２５の２面であるため、基底面転位の貫通刃状転位への変換の機会は２回である。本発明では、この技術を改良し、基底面転位の貫通刃状転位への変換効率を高めている。
前述したように、高ドナー濃度の炭化珪素エピタキシャル層（あるいは炭化珪素単結晶ウエハ）から低ドナー濃度のエピタキシャル層に伝播される基底面転位の貫通刃状転位への変換は、両者のドナー濃度差が大きいほど変換の効率は大きいと考えられ、また、変換をもたらす界面の数が多いほど変換の機会は多くなる。そのため、転位変換層を構成する炭化珪素層において厚み方向にドナー濃度を一様にするのではなく、界面におけるドナー濃度差がより大きくなるように、炭化珪素層内の下部から上部にむけて徐々にドナー濃度が大きくなるような濃度勾配をもたせることは、変換効率を高めるためには有効と考えられる。そのような実施例を図３Ａ及びＢに示す。
図３Ａでは、転位変換層３３を構成する炭化珪素層は３層で図１の実施例と同じである。しかし、転位変換層３３を構成する炭化珪素層３３１、３３２、３３３内のドナー濃度は各層内で厚み方向に一様ではなく、下地基板３１側からドリフト層３２側に向かって増大するような濃度勾配が設けられている。その結果、界面３４、３５、３６、３７におけるドナー濃度差は図１の実施例の場合よりも大きくなっている。
図３Ｂは、転位変換層３０３を構成する炭化珪素層は２層である。そして転位変換層３０３を構成する炭化珪素層３０３２内のドナー濃度は各層内で厚み方向に一様であるが、炭化珪素層３０３１内のドナー濃度は下地基板３０１側からドリフト層３０２側に向かって増大するような濃度勾配が設けられている。このように、転位変換層を構成する炭化珪素層内の厚み方向のドナー濃度を一様にする場合と勾配を設ける場合を適宜組み合わせることも可能である。
高ドナー濃度の炭化珪素エピタキシャル層（もしくは下地基板）から低ドナー濃度のエピタキシャル層に伝播される基底面転位の貫通刃状転位への変換は、両者のドナー濃度差が大きいほど変換の効率は大きいという知見を用いることによって、従来技術である図２の炭化珪素半導体基板に改良を加えることができる。図４は、そのような発明の実施例である。図４で、転位変換層４３を構成する炭化珪素層は１層で図２の従来例と同じである。しかし、転位変換層４３を構成する炭化珪素層内のドナー濃度は各層内で厚み方向に一様ではなく、下地基板４１側からドリフト層４２側に向かって増大するような濃度勾配が設けられている。その結果、界面４４、４５におけるドナー濃度差は図２の従来例の界面２４、２５よりもそれぞれ大きくなっている。このように、層構成は従来例と同じであっても、界面のドナー濃度差を大きくすることによって、ドリフト層内の基底面転位密度を従来例よりも低減することが可能となる。
本願発明において、２層以上の炭化珪素層によって構成される転位変換層およびドリフト層は炭化珪素単結晶ウエハからなる下地基板上に炭化珪素を、化学気相堆積（ＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法を用いて順次エピタキシャル成長させることによって形成することができる。例えば、下地基板上に転位変換層内の第１炭化珪素層の成長を始め、所定の成長時間経過後に原料ガスの供給は止めないで、すなわち、成長を中断しないで、ドナーとなる窒素ガスの添加量をすばやく切り替え、転位変換層内の第２の炭化珪素層の成長を開始する、というように成長を止めずに成長条件を段階的に切り替えながら連続的に成長していくといった方法が考えられる。一方、下地基板上に転位変換層内の第１炭化珪素層となるエピタキシャル成長層が所望の厚さに達した後に成長を一旦中断し、原料ガスの供給を止めて、１４００℃以上１６００℃以下の雰囲気中に一時的に保持し、その後に第２の炭化珪素層となるエピタキシャル層の成長を開始し、このエピタキシャル成長層が所望の厚さに達した後に成長を再度中断する工程を繰り返すといった断続的な成長方法も可能である。この後者の断続的な成長方法は、次のエピタキシャル層が成長を始める前に高温雰囲気中に保持することによって既存のエピタキシャル層の表面が最適な状態に処理されるので、個々の界面における基底面転位の貫通刃状転位への変換をさらに高めることができる。この成長中断時の雰囲気条件としては、水素気流中が一般的であるが水素とプロパンなど炭化水素ガスの混合雰囲気も考えられる。
以上のように、本発明を用いると、ドリフト層に新たな欠陥を発生させることなく、ドリフト層内の基底面転位密度を低減することが可能となる。また、本発明を採用したエピタキシャル層付きの炭化珪素単結晶ウエハ（炭化珪素エピウエハ）は従来の炭化珪素エピウエハと全く同様にして、デバイス形成のために用いることができる。すなわち、本発明により基底面転位密度を著しく減少低減したドリフト層内にダイオードやトランジスタなどの半導体デバイスを作り込むことは可能である。
本発明の炭化珪素半導体基板のドリフト層の上部あるいはドリフト層内にｐ型の不純物を含むｐ型層を設け、このｐ型層に接触して設けられた上部電極と、下地基板に接触して設けられた下部電極とを備えていることにより、オフ状態の特性を損なわず、かつオン状態の信頼性の向上したｐｎ接合ダイオードを実現することができる。
また、本発明の炭化珪素半導体基板のドリフト層の上部あるいはドリフト層内にｐ型の不純物を含むｐ型層を設け、このドリフト層及びｐ型層に接触して設けられた上部電極と、下地基板に接触して設けられた下部電極とを備えることにより、ショットキー障壁とｐｎ接合の複合したダイオードの、オフ状態の特性を損なわずかつオン状態の信頼性を向上することができる。
また、本発明の炭化珪素半導体基板のドリフト層の上部あるいはドリフト層内にｐ型の不純物を含みチャネルとして機能するｐ型層を設け、このｐ型層の表面に設けられたゲート絶縁膜と、ゲート絶縁膜の上に設けられたゲート電極と、ｐ型層の上部あるいはｐ型層内に設けられドリフト層よりもドナー濃度の高いｎ型のソース層とソース層に接触して設けられたソース電極と、下地基板に接触して設けられたドレイン電極とを備えることにより、縦型構造のＭＯＳＦＥＴの信頼性を向上することができる。
本願発明のひとつの形態によれば、炭化珪素半導体単結晶からなる下地基板に基底面転位密度の小さな半導体層を有する炭化珪素半導体基板を提供することができる。
さらに、前記炭化珪素半導体基板を用いることによって、基底面転位密度の小さなドリフト層を提供し、この層内に半導体デバイスを形成することができる。
以下に、実施例を図を用いて詳細に述べる。
本発明の第１の実施例として、図１で断面構造を示した炭化珪素半導体基板の製造方法について説明する。
図５Ａ〜Ｅは、本実施例に係る炭化珪素半導体基板の製造工程を示す断面図である。
まず、図５Ａに示す工程で、炭化珪素単結晶ウエハからなる下地基板５１を準備する。炭化珪素単結晶ウエハは、直径５０ｍｍ、［１１−２０］方向に８度傾斜した（０００１）Ｓｉ面のｎ型４Ｈ−ＳｉＣで、ドナー濃度は５×１０１８ｃｍ−３である。｛０００１｝面の炭化珪素単結晶ウエハには面極性があり、一方は最表面がシリコン原子からなるＳｉ面（（０００１）Ｓｉ面と記す）であり、他方は最表面が炭素原子からなるＣ面（（０００−１）Ｃ面と記す）である。本実施例ではＳｉ面側を用いる。Ｃ面側を用いる場合、成長条件が多少異なるものの、炭化珪素半導体基板の製造工程自体はＳｉ面の場合と同様である。用いるウエハのＳｉ面側の表面は、機械的に鏡面研磨した後にＣＭＰ処理が施されている。
なお、本実施例に用いた炭化珪素単結晶ウエハは上記のように、８度傾斜した｛０００１｝結晶面を用いている。下地のウエハ基板の傾斜角を大きくすることは、表面状態の良好なエピタキシャル膜が得られ易いという長所があるが、反面、基板表面に露出する基底面転位を増やす欠点がある。これまでに｛０００１｝結晶面を最大４５度まで傾斜した基板面上へのエピタキシャル成長の実験例の報告がある（非特許文献４参照）。
しかし、表面自由エネルギーは傾斜が１３から１４度とした場合に極小となる結果が報告されている（非特許文献５参照）。よって、｛０００１｝結晶面の傾斜を１５度より小さく保つことが、良好なエピタキシャル膜が得られる条件となる。
次に、図５Ｂに示す工程で、図５Ａの下地基板５１をＲＣＡ洗浄した後、ホットウォール型ＣＶＤ装置の反応炉内のサセプタに設置する。ついで、反応炉を３×１０−５Ｐａ以下の真空度になるまで減圧する。ついで、ガス供給系より、キャリアガスである水素を２０ｓｌｍの流量で供給して反応炉の圧力を１３．３ｋＰａとする。水素ガスの流量を維持した状態で、高周波誘導加熱装置を用いて、サセプタを加熱する。
サセプタが１４００℃に達したら、水素気流中、この温度で５分間保持する。５分経過後再びサセプタの温度を上げ、１５００℃に達したらこの温度で保持する。ついで０．９ｓｃｃｍのプロパンガスを反応炉に供給する。ついで、３．０ｓｃｃｍのモノシランガスと１０ｓｃｃｍの窒素ガスを同時に反応炉に供給する。モノシランガスの供給により炭化珪素窒素エピタキシャル膜の成長が始まる。この状態で７分保持することにより、約０．５μｍの厚さの炭化珪素層５３１が下地基板５１のＳｉ面上にエピタキシャル成長する。事前に行われている予備実験の結果より、炭化珪素層５３１のドナー濃度は１×１０１８ｃｍ−３と予想される。
次に、図５Ｃに示す工程で、炭化珪素層５３１を成長させるための保持時間が経過したら即座に、窒素ガスの流量を１．５ｓｃｃｍとする。窒素ガス流量の変更に要する時間は１秒程度である。他の成長条件は変更しない。この状態で７分保持することにより、約０．５μｍの厚さの炭化珪素層５３２が炭化珪素層５３１の上にエピタキシャル成長する。事前に行われている予備実験の結果より、炭化珪素層５３２のドナー濃度は１×１０１７ｃｍ−３と予想される。
次に、図５Ｄに示す工程で、炭化珪素層５３２を成長させるための保持時間が経過したら即座に、窒素ガスの流量を０．３ｓｃｃｍとする。窒素ガス流量の変更に要する時間は１秒程度である。他の成長条件は変更しない。この状態で７分保持することにより、約０．５μｍの厚さの炭化珪素層５３３が炭化珪素層５３２の上にエピタキシャル成長する。事前に行われている予備実験の結果より、炭化珪素層５３３のドナー濃度は２×１０１６ｃｍ−３と予想される。炭化珪素層５３１、５３２、５３３は転位変換層５３を構成する。
次に、図５Ｅに示す工程で、炭化珪素層５３３を成長させるための保持時間が経過したら即座に、モノシランの流量を６．０ｓｃｃｍに、プロパンの流量を２．４ｓｃｃｍに、窒素ガスの流量を１．０ｓｃｃｍにする。モノシランガス流量、プロパンガス流量および窒素ガス流量の変更に要する時間は１秒程度である。他の成長条件は変更しない。この状態で１２０分保持することにより、約２０μｍの厚さのドリフト層５２が炭化珪素層５３３の上にエピタキシャル成長する。
ドリフト層を形成した後、モノシランガス及び窒素ガスの供給を止める．ついで、プロパンガスの供給を止める．ついで、高周波加熱も止め、水素気流中で冷却する．
サセプタの温度が、十分、下がった後、水素の供給を止め、反応炉内を排気した後、基板を取り出す。このドリフト層のドナー濃度は５×１０１５ｃｍ−３であった。
以上の工程により、本実施形態に係る炭化珪素半導体基板が形成された．この炭化珪素半導体基板を水酸化カリウム溶融液を用いてエッチピットを形成し、基底面転位密度を求めたところ、２３ｃｍ−２であった。
本実施例の比較例として、転位変換層を設けずにドリフト層を形成した．これを比較例１とする。図６Ａ〜Ｂは、比較例１の炭化珪素半導体基板の製造工程を示す断面図である。
まず、図６Ａに示す工程で、炭化珪素単結晶ウエハからなる下地基板６１を準備する。炭化珪素単結晶ウエハは、直径５０ｍｍ、［１１−２０］方向に８度傾斜した（０００１）Ｓｉ面のｎ型４Ｈ−ＳｉＣで、ドナー濃度は５×１０１８ｃｍ−３である。このウエハのＳｉ面側の表面は機械的に鏡面研磨した後に、ＣＭＰ処理がされている。
次に、図６Ｂに示す工程で、図６Ａの下地基板６１をＲＣＡ洗浄した後、ホットウォール型ＣＶＤ装置の反応炉内のサセプタに設置し、反応炉を３×１０−５Ｐａ以下の真空度になるまで減圧する。ついで、ガス供給系より、キャリアガスである水素を２０ｓｌｍの流量で供給して反応炉の圧力を１３．３ｋＰａとする。水素ガスの流量を維持した状態で、高周波誘導加熱装置を用いて、サセプタを加熱する。
サセプタが１４００℃に達したら、水素気流中、この温度で５分間保持する。サセプタが１５００℃に達したら、この温度で保持し、２．４ｓｃｃｍのプロパンガスを反応炉に供給する。ついで、６．０ｓｃｃｍのモノシランガスと１．０ｓｃｃｍの窒素ガスを同時に反応炉に供給する。モノシランガスの供給により炭化珪素窒素エピタキシャル膜の成長が始まる．この状態で１２０分保持することにより、約２０μｍの厚さのドリフト層６２が下地基板６１の上に形成される。
ドリフト層を形成した後、モノシランガス及び窒素ガスの供給を止める。ついで、プロパンガスの供給を止める。ついで、高周波加熱も止め、水素気流中で冷却する。
サセプタの温度が、十分、下がった後、水素の供給を止め、反応炉内を排気した後、基板を取り出す．このドリフト層のドナー濃度は５×１０１５ｃｍ−３であった．
以上の工程により、本実施形態に係る炭化珪素半導体基板の比較例１が形成された。この炭化珪素半導体基板を水酸化カリウム溶融液を用いてエッチピットを形成し、基底面転位密度を求めたところ、１１３ｃｍ−２であった。
本実施例の他の比較例として、１層からなる転位変換層の上にドリフト層を形成した。これを比較例２とする。図７Ａ〜Ｃは、比較例２の炭化珪素半導体基板の製造工程を示す断面図である。
まず、図７Ａに示す工程で、炭化珪素単結晶ウエハからなる下地基板７１を準備する。炭化珪素単結晶ウエハは、直径５０ｍｍ、［１１−２０］方向に８度傾斜した（０００１）Ｓｉ面のｎ型４Ｈ−ＳｉＣで、ドナー濃度は５×１０１８ｃｍ−３である。このウエハのＳｉ面側の表面は機械的に鏡面研磨した後に、ＣＭＰ処理がされている。
次に、図７Ｂに示す工程で、図７Ａの下地基板７１をＲＣＡ洗浄した後、ホットウォール型ＣＶＤ装置の反応炉内のサセプタに設置し、反応炉を３×１０−５Ｐａ以下の真空度になるまで減圧する。ついで、ガス供給系より、キャリアガスである水素を２０ｓｌｍの流量で供給して反応炉の圧力を１３．３ｋＰａとする。水素ガスの流量を維持した状態で、高周波誘導加熱装置を用いて、サセプタを加熱する。
サセプタが１４００℃に達したら、水素気流中、この温度で５分間保持する。サセプタが１５００℃に達したら、この温度で保持し、０．９ｓｃｃｍのプロパンガスを反応炉に供給する。ついで、３．０ｓｃｃｍのモノシランガスと１０ｓｃｃｍの窒素ガスを同時に反応炉に供給する。モノシランガスの供給により炭化珪素窒素エピタキシャル膜の成長が始まる．この状態で７分保持することにより、約０．５μｍの厚さの転位変換層７３が下地基板７１の上に形成される。
次に、図７Ｃに示す工程で、転位変換層７３を成長させるための保持時間が経過したら即座に、モノシランの流量を６．０ｓｃｃｍに、プロパンの流量を２．４ｓｃｃｍに、窒素ガスの流量を１．０ｓｃｃｍにする。モノシランガス流量、プロパンガス流量および窒素ガス流量の変更に要する時間は１秒程度である。他の成長条件は変更しない。この状態で１２０分保持することにより、約２０μｍの厚さのドリフト層７２が転位変換層７３の上にエピタキシャル成長する。
ドリフト層を形成した後、モノシランガス及び窒素ガスの供給を止める。ついで、プロパンガスの供給を止める。ついで、高周波加熱も止め、水素気流中で冷却する。
サセプタの温度が、十分、下がった後、水素の供給を止め、反応炉内を排気した後、基板を取り出す．このドリフト層のドナー濃度は５×１０１５ｃｍ−３であった。
以上の工程により、本実施形態に係る炭化珪素半導体基板の比較例２が形成された。この炭化珪素半導体基板を水酸化カリウム溶融液を用いてエッチピットを形成し、基底面転位密度を求めたところ、８７ｃｍ−２であった。
以上のように、本発明による図５Ａ〜Ｅの転位変換層５３を設けることによって、転位変換層を設けない場合および従来例のように一層からなる転位変換層（バッファ層）を設ける場合に比べて、ドリフト層の基底面転位密度を著しく低減することができる。
本発明の第２の実施例として、図１で断面構造を示した炭化珪素半導体基板の、実施例１とは異なる製造方法について説明する．
図８Ａ〜Ｅは、本実施例に係る炭化珪素半導体基板の製造工程を示す断面図である．
まず、図８Ａに示す工程で、炭化珪素単結晶ウエハからなる下地基板８１を準備する。炭化珪素単結晶ウエハは、直径５０ｍｍ、［１１−２０］方向に８度傾斜した（０００１）Ｓｉ面のｎ型４Ｈ−ＳｉＣで、ドナー濃度は５×１０１８ｃｍ−３である。このウエハのＳｉ面側の表面は機械的に鏡面研磨した後に、ＣＭＰ処理がされている。
次に、図８Ｂに示す工程で、図８Ａの下地基板８１をＲＣＡ洗浄した後、ホットウォール型ＣＶＤ装置の反応炉内のサセプタに設置する。ついで、反応炉を３×１０−５Ｐａ以下の真空度になるまで減圧する。ついで、ガス供給系より、キャリアガスである水素を２０ｓｌｍの流量で供給して反応炉の圧力を１３．３ｋＰａとする。水素ガスの流量を維持した状態で、高周波誘導加熱装置を用いて、サセプタを加熱する。
サセプタが１４００℃に達したら、水素気流中、この温度で５分間保持する。５分経過後再びサセプタの温度を上げ、１５００℃に達したらこの温度で保持する。ついで０．９ｓｃｃｍのプロパンガスを反応炉に供給する。ついで、３．０ｓｃｃｍのモノシランガスと１０ｓｃｃｍの窒素ガスを同時に反応炉に供給する。モノシランガスの供給により炭化珪素窒素エピタキシャル膜の成長が始まる。この状態で７分保持することにより、約０．５μｍの厚さの炭化珪素層８３１が下地基板８１のＳｉ面上にエピタキシャル成長する。事前に行われている予備実験の結果より、炭化珪素層８３１のドナー濃度は１×１０１８ｃｍ−３と予想される。
次に、図８Ｃに示す工程で、炭化珪素層８３１を成長させるための保持時間が経過した後、モノシランガス、プロパンガス、窒素ガスの供給を止め、水素気流中、１５００℃で３０秒保持する。その後、０．９ｓｃｃｍのプロパンガスを反応炉に供給する。ついで、３ｓｃｃｍのモノシランガスと１．５ｃｃｍの窒素ガスを同時に反応炉に供給する。モノシランガスの供給により炭化珪素窒素エピタキシャル膜の成長が再び始まる。この状態で７分保持することにより、約０．５μｍの厚さの炭化珪素層８３２が炭化珪素層８３１の上にエピタキシャル成長する。事前に行われている予備実験の結果より、炭化珪素層８３２のドナー濃度は１×１０１７ｃｍ−３と予想される。
次に、図８Ｄに示す工程で、炭化珪素層８３２を成長させるための保持時間が経過した後、モノシランガス、プロパンガス、窒素ガスの供給を止め、水素気流中、１５００℃で３０秒保持する。その後、０．９ｓｃｃｍのプロパンガスを反応炉に供給する。ついで、３．０ｓｃｃｍのモノシランガスと０．３ｓｃｃｍの窒素ガスを同時に反応炉に供給する。モノシランガスの供給により炭化珪素窒素エピタキシャル膜の成長が再び始まる。この状態で７分保持することにより、約０．５μｍの厚さの炭化珪素層８３３が炭化珪素層８３２の上にエピタキシャル成長する。事前に行われている予備実験の結果より、炭化珪素層８３３のドナー濃度は２×１０１６ｃｍ−３と予想される。炭化珪素層８３１、８３２、８３３は転位変換層８３を構成する。
次に、図８Ｅに示す工程で、炭化珪素層８３３を成長させるための保持時間が経過した後、モノシランガス、プロパンガス、窒素ガスの供給を止め、水素気流中、１５００℃で３０秒保持する。その後、２．４ｓｃｃｍのプロパンガスを反応炉に供給する。ついで、６．０ｓｃｃｍのモノシランガスと１．０ｓｃｃｍの窒素ガスを同時に反応炉に供給する。モノシランガスの供給により炭化珪素窒素エピタキシャル膜の成長が再び始まる。この状態で１２０分保持することにより、約２０μｍの厚さのドリフト層８２が炭化珪素層８３３の上にエピタキシャル成長する。
ドリフト層を形成した後、モノシランガス及び窒素ガスの供給を止める．ついで、プロパンガスの供給を止める．ついで、高周波加熱も止め、水素気流中で冷却する．
サセプタの温度が、十分、下がった後、水素の供給を止め、反応炉内を排気した後、基板を取り出す。このドリフト層のドナー濃度は５×１０１５ｃｍ−３であった。
以上の工程により、本実施形態に係る炭化珪素半導体基板が形成された．この炭化珪素半導体基板を水酸化カリウム溶融液を用いてエッチピットを形成し、基底面転位密度を求めたところ、１１ｃｍ−２であった。
以上のように、本実施形態は、実施例１において、各層を連続的に成長するのではなく、成長を一旦中断し、成長層を水素雰囲気中で保持した後の次の層を成長するという方法を用いている。このような断続的な成長方法を用いることにより、ドリフト層の基底面転位密度をさらに低減することができる。
本発明の第３の実施例として、図３Ａで断面構造を示した炭化珪素半導体基板の製造方法について説明する．
図９Ａ〜Ｅは、本実施例に係る炭化珪素半導体基板の製造工程を示す断面図である．
まず、図９Ａに示す工程で、炭化珪素単結晶ウエハからなる下地基板９１を準備する。炭化珪素単結晶ウエハは、直径５０ｍｍ、［１１−２０］方向に８度傾斜した（０００１）Ｓｉ面のｎ型４Ｈ−ＳｉＣで、ドナー濃度は５×１０１８ｃｍ−３である。このウエハのＳｉ面側の表面は機械的に鏡面研磨した後に、ＣＭＰ処理がされている。
次に、図９Ｂに示す工程で、図９Ａの下地基板９１をＲＣＡ洗浄した後、ホットウォール型ＣＶＤ装置の反応炉内のサセプタに設置する。ついで、反応炉を３×１０−５Ｐａ以下の真空度になるまで減圧する。ついで、ガス供給系より、キャリアガスである水素を２０ｓｌｍの流量で供給して反応炉の圧力を１３．３ｋＰａとする。水素ガスの流量を維持した状態で、高周波誘導加熱装置を用いて、サセプタを加熱する。
サセプタが１４００℃に達したら、水素気流中、この温度で５分間保持する。５分経過後再びサセプタの温度を上げ、１５００℃に達したらこの温度で保持する。ついで０．９ｓｃｃｍのプロパンガスを反応炉に供給する。ついで、３．０ｓｃｃｍのモノシランガスと１．５ｓｃｃｍの窒素ガスを同時に反応炉に供給する。モノシランガスの供給により炭化珪素窒素エピタキシャル膜の成長が始まる。この状態で７分保持することにより、約０．５μｍの厚さの炭化珪素層９３１が下地基板９１のＳｉ面上にエピタキシャル成長する。窒素ガスの供給量は供給開始時は１．５ｓｃｃｍであるが、時間の経過とともに一様に増大させ７分後には２０ｓｃｃｍとなっているようにする。
次に、図７Ｃに示す工程で、炭化珪素層９３１を成長させるための保持時間が経過した後、モノシランガス、プロパンガス、窒素ガスの供給を止め、水素気流中、１５００℃で３０秒保持することでエピ成長を中断する。その後、０．９ｓｃｃｍのプロパンガスを反応炉に供給する。ついで、３．０ｓｃｃｍのモノシランガスと０．６ｓｃｃｍの窒素ガスを同時に反応炉に供給する。モノシランガスの供給により炭化珪素窒素エピタキシャル膜の成長が再び始まる。この状態で７分保持することにより、約０．５μｍの厚さの炭化珪素層９３２が炭化珪素層９３１の上にエピタキシャル成長する。窒素ガスの供給量は供給開始時は０．６ｓｃｃｍであるが、時間の経過とともに一様に増大させ７分後には８ｓｃｃｍとなっているようにする。
次に、図９Ｄに示す工程で、炭化珪素層９３２を成長させるための保持時間が経過した後、モノシランガス、プロパンガス、窒素ガスの供給を止め、水素気流中、１５００℃で３０秒保持する。その後、０．９ｓｃｃｍのプロパンガスを反応炉に供給する。ついで、３．０ｓｃｃｍのモノシランガスと０．２ｓｃｃｍの窒素ガスを同時に反応炉に供給する。モノシランガスの供給により炭化珪素窒素エピタキシャル膜の成長が再び始まる。この状態で７分保持することにより、約０．５μｍの厚さの炭化珪素層９３３が炭化珪素層９３２の上にエピタキシャル成長する。窒素ガスの供給量は供給開始時は０．２ｓｃｃｍであるが、時間の経過とともに一様に増大させ７分後には３．５ｓｃｃｍとなっているようにする。炭化珪素層９３１、９３２、９３３は転位変換層９３を構成する。
次に、図９Ｅに示す工程で、炭化珪素層９３３を成長させるための保持時間が経過した後、モノシランガス、プロパンガス、窒素ガスの供給を止め、水素気流中、１５００℃で３０秒保持する。その後、２．４ｓｃｃｍのプロパンガスを反応炉に供給する。ついで、６．０ｓｃｃｍのモノシランガスと１．０ｓｃｃｍの窒素ガスを同時に反応炉に供給する。モノシランガスの供給により炭化珪素窒素エピタキシャル膜の成長が再び始まる。この状態で１２０分保持することにより、約２０μｍの厚さのドリフト層９２が炭化珪素層９３３の上にエピタキシャル成長する。
ドリフト層を形成した後、モノシランガス及び窒素ガスの供給を止める．ついで、プロパンガスの供給を止める．ついで、高周波加熱も止め、水素気流中で冷却する．
サセプタの温度が、十分、下がった後、水素の供給を止め、反応炉内を排気した後、基板を取り出す。このドリフト層のドナー濃度は５×１０１５ｃｍ−３であった。
以上の工程により、本実施形態に係る炭化珪素半導体基板が形成された．この炭化珪素半導体基板の一部を水酸化カリウム溶融液を用いてエッチピットを形成し、基底面転位密度を求めたところ、６ｃｍ−２であった。
以上の工程による炭化珪素半導体基板の窒素濃度の厚み方向の変化を二次イオン質量分析法により測定した。その分析結果より求めたドナー濃度分布の概略図を図９Ｆに示す。この窒素濃度は室温における炭化珪素中のドナー濃度とほぼ等しいと考えられる。転位変換層９３を構成する炭化珪素層９３１、９３２、９３３の各層内においてドリフト層側になるにつれてドナー濃度は増大している。その結果、各層の界面９４、９５、９６、９７におけるをドナー濃度差は実施例２の界面８４、８５、８６、８７におけるをドナー濃度差よりもそれぞれ大きくなっている。
以上のように、本実施形態では、実施例２と転位変換層を構成する炭化珪素層の数、すなわち、転位の変換が生じる界面の数は同一であるが、界面におけるドナー濃度差を大きくすることによって各界面における基底面転位の変換効率を高めることにより、ドリフト層の基底面転位密度をさらに低減することができる。
本発明の第４の実施例として、図４で断面構造を示した炭化珪素半導体基板の製造方法について説明する．
図１０Ａ〜Ｃは、本実施例に係る炭化珪素半導体基板の製造工程を示す断面図である。
まず、図１０Ａに示す工程で、炭化珪素単結晶ウエハからなる下地基板１０１を準備する。炭化珪素単結晶ウエハは、直径５０ｍｍ、［１１−２０］方向に８度傾斜した（０００１）Ｓｉ面のｎ型４Ｈ−ＳｉＣで、ドナー濃度は５×１０１８ｃｍ−３である。このウエハのＳｉ面側の表面は機械的に鏡面研磨した後に、ＣＭＰ処理がされている。
次に、図１０Ｂに示す工程で、図１０Ａの下地基板１０１をＲＣＡ洗浄した後、ホットウォール型ＣＶＤ装置の反応炉内のサセプタに設置する。ついで、反応炉を３×１０−５Ｐａ以下の真空度になるまで減圧する。ついで、ガス供給系より、キャリアガスである水素を２０ｓｌｍの流量で供給して反応炉の圧力を１３．３ｋＰａとする。水素ガスの流量を維持した状態で、高周波誘導加熱装置を用いて、サセプタを加熱する。
サセプタが１４００℃に達したら、水素気流中、この温度で５分間保持する。５分経過後再びサセプタの温度を上げ、１５００℃に達したらこの温度で保持する。ついで０．９ｓｃｃｍのプロパンガスを反応炉に供給する。ついで、３．０ｓｃｃｍのモノシランガスと１．５ｓｃｃｍの窒素ガスを同時に反応炉に供給する。モノシランガスの供給により炭化珪素窒素エピタキシャル膜の成長が始まる。この状態で７分保持することにより、約０．５μｍの厚さの転位変換層１０３が下地基板１０１のＳｉ面上にエピタキシャル成長する。窒素ガスの供給量は供給開始時は１．５ｓｃｃｍであるが、時間の経過とともに一様に増大させ７分後には２０ｓｃｃｍとなっているようにする。
次に、図１０Ｃに示す工程で、炭化珪素層１０３を成長させるための保持時間が経過した後、モノシランガス、プロパンガス、窒素ガスの供給を止め、水素気流中、１５００℃で３０秒保持する。その後、２．４ｓｃｃｍのプロパンガスを反応炉に供給する。ついで、６．０ｓｃｃｍのモノシランガスと１．０ｓｃｃｍの窒素ガスを同時に反応炉に供給する。モノシランガスの供給により炭化珪素窒素エピタキシャル膜の成長が再び始まる。この状態で１２０分保持することにより、約２０μｍの厚さのドリフト層１０２が炭化珪素層１０３の上にエピタキシャル成長する。
ドリフト層を形成した後、モノシランガス及び窒素ガスの供給を止める．ついで、プロパンガスの供給を止める．ついで、高周波加熱も止め、水素気流中で冷却する．
サセプタの温度が、十分、下がった後、水素の供給を止め、反応炉内を排気した後、基板を取り出す。このドリフト層のドナー濃度は５×１０１５ｃｍ−３であった。
以上の工程により、本実施形態に係る炭化珪素半導体基板が形成された．この炭化珪素半導体基板の一部を水酸化カリウム溶融液を用いてエッチピットを形成し、基底面転位密度を求めたところ、４５ｃｍ−２であった。
以上の工程による炭化珪素半導体基板の窒素濃度の厚み方向の変化を二次イオン質量分析法により測定した。その結果から求めたドナー濃度分布の概略図を図１０Ｄに示す。この窒素濃度は室温における炭化珪素中のドナー濃度とほぼ等しいと考えられる。転位変換層１０３においてドリフト層側になるにつれてドナー濃度は増大している。その結果、各層の界面１０４、１０５におけるドナー濃度差は実施例１の従来例２の界面７４、７５におけるドナー濃度差よりも大きくなっている。
以上のように、本実施形態では、従来例２と転位変換層を構成する炭化珪素層の数、すなわち、転位の変換が生じる界面の数は同一であるが、界面におけるドナー濃度差を大きくすることによって各界面における基底面転位の変換効率を高めることにより、ドリフト層の基底面転位密度をさらに低減することができる。
本発明の実施例に係る炭化珪素半導体基板の構成を示す断面図とドナー濃度の厚み方向の変化を示す概略図である。 公知の技術による炭化珪素半導体基板の構成を示す断面図とドナー濃度の厚み方向の変化を示す概略図である。 本発明の実施例に係る炭化珪素半導体基板の構成を示す断面図とドナー濃度の厚み方向の変化を示す概略図である。 本発明の実施例に係る炭化珪素半導体基板の構成を示す断面図とドナー濃度の厚み方向の変化を示す概略図である。 本発明の実施例に係る炭化珪素半導体基板の構成を示す断面図とドナー濃度の厚み方向の変化を示す概略図である 本発明の第１の実施例に係る炭化珪素半導体基板の製造工程を示す断面図である。 本発明の第１の実施例に係る炭化珪素半導体基板の製造工程を示す断面図である。 本発明の第１の実施例に係る炭化珪素半導体基板の製造工程を示す断面図である。 本発明の第１の実施例に係る炭化珪素半導体基板の製造工程を示す断面図である。 本発明の第１の実施例に係る炭化珪素半導体基板の製造工程を示す断面図である。 比較例１に係る炭化珪素半導体基板の製造工程を示す断面図である。 比較例１に係る炭化珪素半導体基板の製造工程を示す断面図である。 比較例２に係る炭化珪素半導体基板の製造工程を示す断面図である。 比較例２に係る炭化珪素半導体基板の製造工程を示す断面図である。 比較例２に係る炭化珪素半導体基板の製造工程を示す断面図である。 本発明の第２の実施例に係る炭化珪素半導体基板の製造工程を示す断面図である。 本発明の第２の実施例に係る炭化珪素半導体基板の製造工程を示す断面図である。 本発明の第２の実施例に係る炭化珪素半導体基板の製造工程を示す断面図である。 本発明の第２の実施例に係る炭化珪素半導体基板の製造工程を示す断面図である。 本発明の第２の実施例に係る炭化珪素半導体基板の製造工程を示す断面図である。 本発明の第３の実施例に係る炭化珪素半導体基板の製造工程を示す断面図である。 本発明の第３の実施例に係る炭化珪素半導体基板の製造工程を示す断面図である。 本発明の第３の実施例に係る炭化珪素半導体基板の製造工程を示す断面図である。 本発明の第３の実施例に係る炭化珪素半導体基板の製造工程を示す断面図である。 本発明の第３の実施例に係る炭化珪素半導体基板の製造工程を示す断面図である。 本発明の第３の実施例に係る炭化珪素半導体基板のドナー濃度の厚み方向の変化を示す概略図である。 本発明の第４の実施例に係る炭化珪素半導体基板の製造工程を示す断面図である。 本発明の第４の実施例に係る炭化珪素半導体基板の製造工程を示す断面図である。 本発明の第４の実施例に係る炭化珪素半導体基板の製造工程を示す断面図である。 本発明の第４の実施例に係る炭化珪素半導体基板のドナー濃度の厚み方向の変化を示す概略図である。
符号の説明
１１…下地基板、１２…エピタキシャル成長層、１３…ドリフト層、１４…転位変換層、
１４１,１４２,１４３…転位変換層を構成する炭化珪素層、１５,１６,１７,１８…界面、
２１…下地基板、２２…ドリフト層、２３…転位変換層、２４,２５…界面、
３１…下地基板、３２…ドリフト層、３３…転位変換層、
３３１,３３２,３３３…転位変換層を構成する炭化珪素層、３４,３５,３６,３７…界面、
３０１…下地基板、３０２…ドリフト層、３０３…転位変換層、
３０３１、３０３２…転位変換層を構成する炭化珪素層、３０４,３０５,３０６…界面、
４１…下地基板、４２…ドリフト層、４３…転位変換層、４４,４５…界面、
５１…下地基板、５２…ドリフト層、５３…転位変換層、
５３１,５３２,５３３…転位変換層を構成する炭化珪素層、
６１…下地基板、６２…ドリフト層、
７１…下地基板、７２…ドリフト層、７３…転位変換層、７４、７５…界面、
８１…下地基板、８２…ドリフト層、８３…転位変換層、
８３１,８３２,３３３…転位変換層を構成する炭化珪素層、８４,８５,８６,８７…界面、
９１…下地基板、９２…ドリフト層、９３…転位変換層、
９３１,９３２,９３３…転位変換層を構成する炭化珪素層、９４,９５,９６,９７…界面、
１０１…下地基板、１０２…ドリフト層、１０３…転位変換層、１０４,１０５…界面。

Claims (4)

  1. 炭化珪素単結晶からなる下地基板と該下地基板の一方の表面上に設けられた炭化珪素エピタキシャル成長層とを有し、
    前記炭化珪素エピタキシャル成長層が、第１のドナー濃度分布を有する第１の半導体層と、前記第１の半導体層と前記下地基板の間に設けられ第２のドナー濃度分布を有する第２の半導体層からなり、
    前記第２のドナー濃度分布は、前記第２の半導体層が前記第１の半導体層と接する第１の界面において前記第１の半導体層が有するドナー濃度より高く、前記第２の半導体層が前記下地基板と接する第２の界面において前記下地基板が有するドナー濃度より低く、前記第１の界面から前記第２の界面にかけてドナー濃度が単調減少し、
    前記第１の界面における前記第１の半導体層のドナー濃度は、前記第２の界面における前記下地基板のドナー濃度より低く設定されていることを特徴とする炭化珪素半導体基板。
  2. 炭化珪素単結晶からなる下地基板と該下地基板の一方の表面上に設けられた炭化珪素エピタキシャル成長層とを有し、
    前記炭化珪素エピタキシャル成長層が、第１の半導体層と、前記第１の半導体層と前記下地基板の間に設けられｎ（ｎは２以上の整数）層が順次積層されてなる第２の半導体層とを有し、
    前記第２の半導体層は、前記第１の半導体層から前記下地基板に掛けて第ｉのドナー濃度分布を有する第ｉ（ｉは２からｎまでの整数）の層が、順次に積層され、
    第ｉ界面における前記ｉの層のドナー濃度が、第ｉ＋１界面における前記ｉ＋１の層のドナー濃度より低く、
    前記第１の半導体層と前記第２の半導体層が接する界面における前記第１の半導体層のドナー濃度が、前記下地基板と前記第ｎの層が接する界面における前記下地基板のドナー濃度より低く設定され、
    第ｉ−１の層と前記ｉの層が接する第ｉ界面から前記第ｉの層と前記第ｉ＋１の層が接する第ｉ＋１界面にかけて前記第ｉのドナー濃度分布が単調減少することを特徴とする炭化珪素半導体基板。
  3. 炭化珪素単結晶からなる下地基板と該下地基板の一方の表面上に設けられた炭化珪素エピタキシャル成長層とを有し、
    前記炭化珪素エピタキシャル成長層が、第１の半導体層と、前記第１の半導体層と前記下地基板の間に設けられｎ（ｎは２以上の整数）層が順次積層されてなる第２の半導体層とを有し、
    前記第２の半導体層は、前記第１の半導体層から前記下地基板に掛けて第ｉのドナー濃度分布を有する第ｉ（ｉは２からｎまでの整数）の層が、順次に積層され、
    第ｉ界面における前記ｉの層のドナー濃度が、第ｉ＋１界面における前記ｉ＋１の層のドナー濃度より低く、
    前記第１の半導体層と前記第２の半導体層が接する界面における前記第１の半導体層のドナー濃度が、前記下地基板と前記第ｎの層が接する界面における前記下地基板のドナー濃度より低く設定され、
    前記第ｉ界面から前記第ｉ＋１界面にかけての前記第ｉのドナー濃度分布の少なくとも１つが一定であり、他が単調減少な濃度分布であることを特徴とする炭化珪素半導体基板。
  4. 前記下地基板の前記エピタキシャル成長層を形成する表面が、｛０００１｝結晶面から最大１５度傾斜しており、前記下地基板がｎ型であって、ドナー濃度が１×１０１８ｃｍ−３以上であることを特徴とする請求項１乃至３のいずれか一つに記載の炭化珪素半導体基板。
JP2008146711A 2008-06-04 2008-06-04 炭化珪素半導体基板 Expired - Fee Related JP5458509B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008146711A JP5458509B2 (ja) 2008-06-04 2008-06-04 炭化珪素半導体基板
CN200910203104.1A CN101599428B (zh) 2008-06-04 2009-05-27 碳化硅半导体衬底及其制造方法
US12/453,985 US8203150B2 (en) 2008-06-04 2009-05-28 Silicon carbide semiconductor substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008146711A JP5458509B2 (ja) 2008-06-04 2008-06-04 炭化珪素半導体基板

Publications (2)

Publication Number Publication Date
JP2009295728A JP2009295728A (ja) 2009-12-17
JP5458509B2 true JP5458509B2 (ja) 2014-04-02

Family

ID=41399497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008146711A Expired - Fee Related JP5458509B2 (ja) 2008-06-04 2008-06-04 炭化珪素半導体基板

Country Status (3)

Country Link
US (1) US8203150B2 (ja)
JP (1) JP5458509B2 (ja)
CN (1) CN101599428B (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102422402A (zh) * 2009-05-11 2012-04-18 住友电气工业株式会社 半导体器件
JP5687422B2 (ja) * 2009-11-30 2015-03-18 株式会社東芝 半導体装置
KR101375494B1 (ko) * 2010-01-08 2014-03-17 미쓰비시덴키 가부시키가이샤 에피택셜 웨이퍼 및 반도체 소자
JP4850960B2 (ja) 2010-04-07 2012-01-11 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP5353800B2 (ja) * 2010-04-07 2013-11-27 新日鐵住金株式会社 炭化珪素エピタキシャル膜の製造方法
JP4880052B2 (ja) * 2010-05-11 2012-02-22 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
JP5732790B2 (ja) * 2010-09-14 2015-06-10 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5958949B2 (ja) * 2011-05-26 2016-08-02 一般財団法人電力中央研究所 炭化珪素基板、炭化珪素ウェハ、炭化珪素ウェハの製造方法及び炭化珪素半導体素子
JP5637086B2 (ja) * 2011-07-07 2014-12-10 三菱電機株式会社 エピタキシャルウエハ及び半導体素子
CN102324382A (zh) * 2011-10-20 2012-01-18 上海先进半导体制造股份有限公司 重掺杂p型衬底上生长高阻n型外延层的方法
JP5750363B2 (ja) * 2011-12-02 2015-07-22 株式会社豊田中央研究所 ＳｉＣ単結晶、ＳｉＣウェハ及び半導体デバイス
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
TW201417150A (zh) * 2012-10-31 2014-05-01 Lg Innotek Co Ltd 磊晶晶圓
KR20140055338A (ko) * 2012-10-31 2014-05-09 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9017804B2 (en) * 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP6122704B2 (ja) * 2013-06-13 2017-04-26 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP5958663B1 (ja) * 2014-11-12 2016-08-02 住友電気工業株式会社 炭化珪素エピタキシャル基板
US10283595B2 (en) 2015-04-10 2019-05-07 Panasonic Corporation Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon
CN105006425A (zh) * 2015-06-08 2015-10-28 国网智能电网研究院 一种无台阶聚集低偏角碳化硅外延生长方法
JP6351874B2 (ja) * 2015-12-02 2018-07-04 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP6658137B2 (ja) * 2016-03-14 2020-03-04 富士電機株式会社 半導体装置及びその製造方法
JP6656991B2 (ja) * 2016-03-31 2020-03-04 株式会社サイオクス 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法
WO2017199792A1 (ja) * 2016-05-20 2017-11-23 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP6786939B2 (ja) * 2016-08-05 2020-11-18 富士電機株式会社 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
KR102565964B1 (ko) * 2016-12-02 2023-08-09 주식회사 엘엑스세미콘 에피택셜 웨이퍼 및 그 제조 방법
CN107068539B (zh) * 2016-12-15 2019-11-22 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法
CN106711031B (zh) * 2016-12-15 2019-08-20 中国电子科技集团公司第五十五研究所 降低基平面位错对碳化硅外延层影响的方法
WO2018123148A1 (ja) * 2016-12-27 2018-07-05 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2018150861A1 (ja) 2017-02-20 2018-08-23 日立金属株式会社 炭化ケイ素積層基板およびその製造方法
WO2018180013A1 (ja) * 2017-03-28 2018-10-04 三菱電機株式会社 炭化珪素基板、炭化珪素基板の製造方法、および炭化珪素半導体装置の製造方法
KR102339608B1 (ko) * 2017-09-05 2021-12-14 주식회사 엘엑스세미콘 에피택셜 웨이퍼 및 그 제조 방법
US10615274B2 (en) 2017-12-21 2020-04-07 Cree, Inc. Vertical semiconductor device with improved ruggedness
US11489069B2 (en) 2017-12-21 2022-11-01 Wolfspeed, Inc. Vertical semiconductor device with improved ruggedness
JP6833742B2 (ja) * 2018-02-07 2021-02-24 株式会社東芝 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
KR102610826B1 (ko) * 2018-08-14 2023-12-07 주식회사 엘엑스세미콘 에피택셜 웨이퍼 및 그 제조 방법
JP7322408B2 (ja) * 2019-01-16 2023-08-08 住友金属鉱山株式会社 炭化珪素多結晶基板、炭化珪素多結晶膜の製造方法および炭化珪素多結晶基板の製造方法
JP7187620B1 (ja) * 2021-07-13 2022-12-12 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185215B2 (ja) * 1999-05-07 2008-11-26 弘之 松波 ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
EP1215730B9 (en) * 1999-09-07 2007-08-01 Sixon Inc. SiC WAFER, SiC SEMICONDUCTOR DEVICE AND PRODUCTION METHOD OF SiC WAFER
JP4224253B2 (ja) 2002-04-24 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
US7018554B2 (en) 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same
JP4937685B2 (ja) * 2006-09-21 2012-05-23 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
JP4842094B2 (ja) * 2006-11-02 2011-12-21 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP5236281B2 (ja) * 2007-12-27 2013-07-17 ラピスセミコンダクタ株式会社 縦型ｍｏｓｆｅｔの製造方法

Also Published As

Publication number Publication date
US20090302328A1 (en) 2009-12-10
US8203150B2 (en) 2012-06-19
CN101599428A (zh) 2009-12-09
CN101599428B (zh) 2013-05-29
JP2009295728A (ja) 2009-12-17

Similar Documents

Publication Publication Date Title
JP5458509B2 (ja) 炭化珪素半導体基板
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP3854508B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、およびＳｉＣウエハの製造方法
JP4185215B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
US10522667B2 (en) Silicon carbide epitaxial wafer, silicon carbide insulated gate bipolar transistor, and method of manufacturing the same
JP4844330B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US20080318359A1 (en) Method of manufacturing silicon carbide semiconductor substrate
JP2005537657A (ja) 低不純物炭化ケイ素ウェーハとそのハイパワーデバイスにおける使用
CA2761246A1 (en) Insulated gate bipolar transistor
JP2007131504A (ja) ＳｉＣエピタキシャルウエーハおよびそれを用いた半導体デバイス
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
US20140295136A1 (en) SINGLE-CRYSTAL 4H-SiC SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME
JP2016063190A (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
WO2007032214A1 (ja) 炭化珪素半導体素子の製造方法
JP2003318388A (ja) 半導体装置及びその製造方法
US20200056302A1 (en) Elimination of Basal Plane Dislocation and Pinning the Conversion Point Below the Epilayer Interface for SiC Power Device Applications
WO2016092887A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2007250693A (ja) ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体装置
WO2008015766A1 (en) Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device
JP6482732B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2011003825A (ja) 炭化珪素半導体素子及びその製造方法
JP6295537B2 (ja) 炭化珪素基板ならびに半導体素子
JP2006120897A (ja) 炭化珪素素子及びその製造方法
JP2007210861A (ja) ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体装置
JP2011023502A (ja) 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130807

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131230

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees