KR102565964B1 - 에피택셜 웨이퍼 및 그 제조 방법 - Google Patents
에피택셜 웨이퍼 및 그 제조 방법 Download PDFInfo
- Publication number
- KR102565964B1 KR102565964B1 KR1020160163829A KR20160163829A KR102565964B1 KR 102565964 B1 KR102565964 B1 KR 102565964B1 KR 1020160163829 A KR1020160163829 A KR 1020160163829A KR 20160163829 A KR20160163829 A KR 20160163829A KR 102565964 B1 KR102565964 B1 KR 102565964B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- concentration
- dopant
- epitaxial wafer
- epitaxial
- Prior art date
Links
- 238000000034 method Methods 0.000 title description 13
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000002019 doping agent Substances 0.000 claims abstract description 38
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 28
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 41
- 230000007423 decrease Effects 0.000 claims description 10
- 239000007789 gas Substances 0.000 description 77
- 238000010586 diagram Methods 0.000 description 17
- 230000007547 defect Effects 0.000 description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 229910002804 graphite Inorganic materials 0.000 description 7
- 239000010439 graphite Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000002156 mixing Methods 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- -1 silicon carbide nitride Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 1
- 229910004012 SiCx Inorganic materials 0.000 description 1
- 229910003822 SiHCl3 Inorganic materials 0.000 description 1
- DUMHRFXBHXIRTD-UHFFFAOYSA-N Tantalum carbide Chemical compound [Ta+]#[C-] DUMHRFXBHXIRTD-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000007770 graphite material Substances 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- JLUFWMXJHAVVNN-UHFFFAOYSA-N methyltrichlorosilane Chemical compound C[Si](Cl)(Cl)Cl JLUFWMXJHAVVNN-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
Abstract
실시 예는, 기판; 및 상기 기판상에 배치되는 에피층을 포함하고, 상기 기판과 상기 에피층은 실리콘 카바이드 및 도펀트를 포함하고, 상기 에피층은 두께 방향으로 상기 도펀트의 농도가 변화하는 복수 개의 제1구간을 포함하는 에피택셜 웨이퍼 및 그 제조방법을 개시한다.
Description
실시 예는 에피택셜 웨이퍼 및 그 제조 방법에 관한 것이다.
에피택셜 성장은 통상적으로 화학 기상 증착 프로세스를 포함하며, 단결정 실리콘 웨이퍼와 같은 기판은 기상/액상/고상의 실리콘 복합물이 웨이퍼 표면에 걸쳐 전달되어 열분해 또는 분해에 영향을 미치는 동안 가열된다.
단결정 실리콘 웨이퍼가 기판으로 사용될 때, 실리콘은 단결정 구조의 성장을 지속시키는 방식으로 적층된다. 또한 이때, 특정 극성(N-type 또는 P-type)을 갖는 기판을 제작하고자 하는 경우, 그 에피택셜 성장 과정에 소정의 도핑 가스를 함께 주입하게 된다.
에피택셜층(epitaxial layer)을 성장함에 있어서 박막 내부 및 표면의 결함은 전력 소자의 성능 저하 및 장시간 신뢰성에 많은 제약을 가지게 한다. 그러나, 에피 성장 과정에서 기판에 전위가 에피택셜층으로 전파되어 표면 결함이 발생하는 문제가 있다.
실시 예는 전위 밀도가 감소한 에피택셜 웨이퍼를 제공한다.
실시 예는 표면 조도가 우수한 에피택셜 웨이퍼를 제공한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 일 실시 예에 따른 에피택셜 웨이퍼는, 기판; 및 상기 기판상에 배치되는 에피층을 포함하고, 상기 기판과 상기 에피층은 실리콘 카바이드 및 도펀트를 포함하고, 상기 에피층은 두께 방향으로 상기 도펀트의 농도가 변화하는 복수 개의 제1구간을 포함한다.
상기 복수 개의 제1구간 각각은 두께 방향으로 상기 도핑 농도가 변화하는 제 1-1 구간 및 두께 방향으로 도펀트가 주입되지 않는 제1-2구간을 포함할 수 있다.
상기 복수 개의 제1구간 각각은 두께 방향으로 상기 도핑 농도가 변화하는 제 1-1 구간 및 두께 방향으로 도펀트가 주입되지 않는 제1-2구간을 포함할 수 있다.
상기 복수 개의 제1구간에서 상기 도펀트의 피크 농도는 동일할 수 있다.
상기 복수 개의 제1구간에서 상기 도펀트의 피크 농도는 상기 기판에서 멀어질수록 커질 수 있다.
상기 복수 개의 제1구간에서 상기 도펀트의 피크 농도는 상기 기판에서 멀어질수록 작아질 수 있다.
상기 복수 개의 제1구간에서 상기 도펀트의 피크 농도는 1×1018cm-3 내지 5×1018cm-3일 수 있다.
상기 복수 개의 제1구간에서 상기 도펀트의 초기 농도는 동일할 수 있다.
상기 복수 개의 제1구간에서 상기 도펀트의 초기 농도는 1×1015cm-3 내지 3×1015cm-3일 수 있다.
본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조방법은, 제1성장가스와 제2성장가스 및 도핑가스를 투입하여 반도체 기판상에 에피층을 형성하는 단계를 포함하고, 상기 에피층을 형성하는 단계는 제1주기와 제2주기를 반복적으로 수행하고, 상기 제1성장가스는 상기 제1주기와 제2주기 모두 균일한 투입량을 공급하고, 상기 제2성장가스는 상기 제1주기에는 제1투입량을 공급하고, 상기 제2주기에는 상기 제1투입량보다 적은 제2투입량을 공급하고, 상기 도핑가스는 상기 제1주기에만 공급한다.
상기 제2성장가스가 제1투입량으로 공급될 때, 상기 제1성장가스와 제2성장가스의 비율(ratio)은 0.7:1 내지 1.7:1일 수 있다.
상기 제2투입량은 상기 제1투입량의 50% 이하일 수 있다.
상기 제1주기 동안 상기 도핑가스의 투입량은 증가할 수 있다.
상기 제1주기가 반복될수록 상기 도핑 가스의 최대 투입량을 증가시킬 수 있다.
상기 제1주기가 반복될수록 상기 도핑 가스의 최대 투입량을 감소시킬 수 있다.
실시 예에 따르면, 에피택셜 웨이퍼의 전위 밀도를 감소시킬 수 있다.
또한, 에피택셜 웨이퍼의 표면 조도를 향상시킬 수 있다.
또한, 별도의 추가 반응 가스의 투입 없이 Si 및 C 소스만을 가지고 반응을 유도할 수 있다.
또한, 성장 속도 향상 및 결함을 제거하기 위해 과잉의 Si 소스를 투입하면서 일정한 사이클(Cycle)로 분압을 조절하여 성장 속도가 높은 상태에서 결함을 제거하여 고품질의 실리콘 카바이드 박막을 얻을 수 있다. 따라서, 수율을 향상시킬 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 제1실시 예에 따른 에피택셜 웨이퍼의 개념도이고,
도 2는 본 발명의 제2실시 예에 따른 에피택셜 웨이퍼의 개념도이고,
도 3은 본 발명의 제3실시 예에 따른 에피택셜 웨이퍼의 개념도이고,
도 4는 시간에 따라 제1, 제2성장가스와 도핑가스의 투입량을 보여주는 타이밍도이고,
도 5a는 본 발명의 제1실시 예에 따른 도핑가스의 투입량 제어방법이고,
도 5b는 본 발명의 제2실시 예에 따른 도핑가스의 투입량 제어방법이고,
도 5c는 본 발명의 제3실시 예에 따른 도핑가스의 투입량 제어방법이고,
도 6a는 도핑가스의 균일하게 투입한 제1비교예이고,
도 6b는 도핑가스의 투입량을 점차 증가시킨 제2비교예이다.
도 7은 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조장치의 개념도이고,
도 8은 장치 내에 분사된 가스의 플로우(flow)를 보여주는 도면이고,
도 9는 본 발명의 일 실시 예에 따른 회전판의 개념도이고,
도 10a 및 도 10b는 도 9의 변형예이고,
도 11은 회전판의 종류에 따라 에피층에 도핑된 도펀트의 농도 분포를 보여주는 그래프이고,
도 12는 본 발명의 다른 실시 예에 따른 회전판의 개념도이고,
도 13은 회전판의 종류에 따라 에피층에 도핑된 도펀트의 농도 분포를 보여주는 그래프이다.
도 2는 본 발명의 제2실시 예에 따른 에피택셜 웨이퍼의 개념도이고,
도 3은 본 발명의 제3실시 예에 따른 에피택셜 웨이퍼의 개념도이고,
도 4는 시간에 따라 제1, 제2성장가스와 도핑가스의 투입량을 보여주는 타이밍도이고,
도 5a는 본 발명의 제1실시 예에 따른 도핑가스의 투입량 제어방법이고,
도 5b는 본 발명의 제2실시 예에 따른 도핑가스의 투입량 제어방법이고,
도 5c는 본 발명의 제3실시 예에 따른 도핑가스의 투입량 제어방법이고,
도 6a는 도핑가스의 균일하게 투입한 제1비교예이고,
도 6b는 도핑가스의 투입량을 점차 증가시킨 제2비교예이다.
도 7은 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조장치의 개념도이고,
도 8은 장치 내에 분사된 가스의 플로우(flow)를 보여주는 도면이고,
도 9는 본 발명의 일 실시 예에 따른 회전판의 개념도이고,
도 10a 및 도 10b는 도 9의 변형예이고,
도 11은 회전판의 종류에 따라 에피층에 도핑된 도펀트의 농도 분포를 보여주는 그래프이고,
도 12는 본 발명의 다른 실시 예에 따른 회전판의 개념도이고,
도 13은 회전판의 종류에 따라 에피층에 도핑된 도펀트의 농도 분포를 보여주는 그래프이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 제1실시 예에 따른 에피택셜 웨이퍼의 개념도이고, 도 2는 본 발명의 제2실시 예에 따른 에피택셜 웨이퍼의 개념도이고, 도 3은 본 발명의 제3실시 예에 따른 에피택셜 웨이퍼의 개념도이다.
도 1을 참조하면, 실시 예에 따른 에피택셜 웨이퍼는, 반도체 기판(10), 및 반도체 기판(10)상에 배치되는 에피층(12)을 포함한다. 반도체 기판(10)은 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)일 수 있으며, 이에 따라 에피층(12)도 도핑된 실리콘 카바이드 계열로 형성될 수 있다.
반도체 기판(10)이 실리콘 카바이드(SiC)인 경우, 에피층(12)은 모두 n형 전도성 실리콘 카바이드계, 즉 실리콘 카바이드 나이트라이드(SiCN)로 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 에피층(12)은 모두 p형 전도성 실리콘 카바이드계, 즉 알루미늄 실리콘 카바이드 (AlSiC)로 형성될 수도 있다.
반도체 기판(10)은 오프각이 3도~10도일 수 있다. 여기서 오프각이란 (0001)Si면, (000-1)C면을 기준으로 반도체 기판(10)이 기울어진 각도로 정의할 수 있다.
반도체 기판(10)의 도핑 농도는 1×1018 cm- 3내지 1×1020 cm-3일 수 있으나 반드시 이에 한정하지 않는다. 반도체 기판(10)의 도핑 농도는 두께 방향으로 일정할 수 있으나 반드시 이에 한정하지 않는다,
에피층(12)의 도핑 농도는 1×1015cm-3 내지 5×1018cm-3일 수 있다. 에피층(12)은 두께 방향으로 도핑 농도가 변화하는 복수 개의 제1구간(P1)을 가질 수 있다. 제1구간(P1)에서는 두께 방향으로 도핑 농도가 변화할 수 있다. 예시적으로 도핑 농도는 두께 방향으로 증가할 수도 있고 감소할 수도 있다.
일반적으로 반도체 기판에 존재하는 전위는 기저면 전위(Basal Plane Dislocation, BPD)와 칼날 전위. (threading edge dislocation, TED)로 구분될 수 있다. 이 중에서 기저면 전위는 다이오드를 장시간 통전했을 때 저항을 증가시키고 전력 소자의 신뢰성을 악화시킬 수 있다. 이에 반해 칼날 전위에 의한 전력 소자에 대한 영향이 상대적으로 적을 수 있다.
반도체 기판(10)상에 에피층(12)을 형성하는 경우 반도체 기판에 존재하는 기저면 전위는 에피층으로 전파될 수 있다. 따라서, 반도체 기판(10)에 형성된 기저면 전위가 에피층(12)으로 전파될 때 이를 칼날 전위로 변환하는 것이 바람직할 수 있다.
반도체 기판(10)과 에피층(12)의 도펀트 농도 차이가 클수록 기저면 전위가 칼날 전위로 변환되는 효율(이하 BPD 변환 효율)이 향상될 수 있다. 에피층(12)의 도펀트 농도가 낮을수록 반도체 기판(10)과 도펀트 농도 차이가 크게 발생하므로 BPD 변환 효율이 향상될 수 있다.
실시 예에 따르면, 반도체 기판(10)과 에피층(12)의 경계면에서는 도핑 농도 차이가 크므로 기저면 전위가 칼날 전위로 변환될 수 있다. 또한, 각 제1구간(P1)들 사이의 계면에서도 도핑 농도차가 발생하므로 기저면 전위가 칼날 전위로 변환될 수 있다.
에피층(12)은 두께 방향으로 복수 개의 서브층(12a 내지 12e)을 포함할 수 있다. 서브층(12a 내지 12e)은 물리적으로 계면이 관찰되는 층일 수 있으나 반드시 이에 한정되지 않는다. 서브층(12a 내지 12e)의 두께는 도핑 농도가 연속적으로 증가하는 영역으로 정의할 수도 있다. 도면에서는 제1구간(P1)은 도핑 농도가 연속적으로 증가하는 구간으로 정의할 수 있다.
각 서브층(12a 내지 12e)에서 도핑 농도는 최소 농도에서 피크 농도까지 변화할 수 있다. 피크 농도는 1×1018cm-3 내지 5×1018cm-3일 수 있다. 피크 농도가 1×1018cm-3보다 작아지는 경우 각 서브층에서의 도핑 변화가 충분하지 않아 BPD 변환 효율이 감소할 수 있다. 또한, 피크 농도가 5×1018cm-3보다 큰 경우에는 반도체 기판(10)과의 도펀트 농도 차이가 작아져 BPD 변환 효율이 감소할 수 있다.
도펀트의 초기 농도는 1×1015cm-3 내지 3×1015cm-3일 수 있다. 초기 농도가 1×1015cm-3보다 작아지는 경우 에피층(12)의 평균 도핑 농도가 너무 작아져 n형 반도체로 기능하지 못할 수 있으며, 초기 농도가 5×1018cm-3보다 큰 경우에는 반도체 기판(10)과 도펀트 농도 차이가 작아져 BPD 변환 효율이 감소할 수 있다.
각 서브층(12a 내지 12e)의 두께는 0.5um 내지 5.0um일 수 있으나 반드시 이에 한정하지 않는다. 각 서브층(12a 내지 12e)의 두께는 성장 조건에 따라 적절히 조절될 수 있다.
각 서브층(12a 내지 12e)에서 도펀트의 초기 농도와 피크 농도는 각각 동일할 수 있다. 즉 제1서브층(12a)의 초기 농도와 제2서브층(12b)의 초기 농도는 동일할 수 있고, 제1서브층(12a)의 피크 농도와 제2서브층(12b)의 피크 농도는 동일할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 피크 농도는 상부로 갈수록 증가할 수 있다. 또는 이와 반대로 피크 농도는 상부로 갈수록 감소할 수 있다. 예시적으로 제2서브층(12b)의 피크 농도는 제1서브층(12a)의 피크 농도보다 클 수 있고 작을 수도 있다.
도 2를 참조하면, 다른 실시 예에 따른 에피택셜 웨이퍼는 반도체 기판(10)과 에피층(12) 사이에 버퍼층(11)을 더 포함할 수 있다. 버퍼층(11)은 반도체 기판(10)과 에피층(12) 간의 격자 상수 불일치로 인한 결정 결함을 줄이기 위하여 마련된 층으로, 에피층(12)보다 높은 도핑 농도를 가질 수 있다.
버퍼층(11)은 두께 방향으로 도핑 농도가 변화하는 제2구간(P2)을 가질 수 있다. 제2구간(P2)에서는 두께 방향으로 도핑 농도가 변화할 수 있다. 예시적으로 도핑 농도는 두께 방향으로 증가할 수도 있고 감소할 수도 있다. 제2구간(P2)은 도 1에서 설명한 제1구간(P1)과 동일할 수 있다.
실시 예에 따르면, 버퍼층(11)은 두께 방향으로 복수 개의 서브층(11a, 11b, 11c)을 포함할 수 있다. 서브층(11a, 11b, 11c)은 계면이 물리적으로 관찰되는 층일 수 있으나 반드시 이에 한정되지 않는다. 서브층(11a, 11b, 11c)의 두께는 도핑 농도가 연속적으로 증가하는 영역으로 정의할 수도 있다.
제2구간(P2)내에서 도핑 농도는 최소 농도에서 피크 농도까지 변화할 수 있다. 이때, 최소 농도는 5×1017 cm-3이고 피크 농도는 7×1018 cm-3일 수 있다. 최소 농도가 5×1017 cm-3보다 작거나 피크 농도가 7×1018 cm-3보다 큰 경우에는 반도체 기판(10)과 에피층(12)의 격자 부정합을 효과적으로 완화하기 어려울 수 있다.
에피층(12)은 버퍼층(11)이 형성된 이후, 어닐링 공정이 진행된 후에 버퍼층(11) 상에 형성될 수 있다. 이때, 에피층(12)은 두께 방향으로 도핑 농도가 균일할 수 있으나 반드시 이에 한정하지 않는다.
도 3을 참조하면, 버퍼층(11)과 에피층(12)은 모두 도핑 농도가 변화하는 구간(P1, P2)을 가질 수 있다. 에피층(12)은 일부 구간에서만 도핑 농도가 변화하는 제1구간(P1)을 가질 수 있다.
에피층(12)의 평균 도핑 농도는 버퍼층(11)의 평균 도핑 농도보다 작을 수 있다. 에피층(12)과 버퍼층(11)은 동일한 조성(SiC)을 가질 수 있다.
실시 예에 따른 에피택셜 웨이퍼는 금속 반도체 전계효과 트랜지스터(MESFET)에 적용될 수 있다. 예를 들면, 본 발명에 따른 에피택셜층 위에 소스 및 드레인을 포함하는 오믹 콘택층을 형성함으로써 전계 효과 트랜지스터(MOSFET)를 제작할 수 있다. 이외에도 다양한 반도체 소자에 적용될 수 있다.
도 4는 시간에 따라 제1, 제2성장가스와 도핑가스의 투입량을 보여주는 타이밍도이다.
도 4를 참조하면, 실시 예에 따른 에피택셜 웨이퍼의 제조방법은 제1성장가스와 제2성장가스 및 도핑가스를 투입하여 반도체 기판(10)상에 에피층(12)을 형성하는 단계를 포함한다.
구체적으로 에피층(12)을 형성하는 단계는 챔버 내에 반도체 기판을 배치한 후 제1성장가스와 제2성장가스 및 도핑가스를 투입하여 반도체 기판(10)상에 에피층(12)을 형성할 수 있다.
반도체 기판(10)이 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)인 경우, 제1성장가스와 제2성장가스는 반도체 기판과 격자 상수 일치가 가능한 물질을 포함할 수 있다.
제1성장가스와 제2성장가스는 SiH4+C3H8, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등과 같이 탄소 및 규소를 포함하는 물질이 이용될 수 있다. 제1성장가스는 SiH4 이고, 제2성장가스는 C3H8일 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 제1성장가스는 C3H8 이고, 제2성장가스는 SiH4일 수도 있다.
도핑가스는 웨이퍼 상에 적층될 에피층(12)을 N 타입으로 도핑시키고자 하는 경우, 질소 가스(N2)등의 5족 원소의 물질이 이용될 수 있다. 희석 가스(캐리어 가스)로는 수소 가스(H2)가 사용될 수 있으나 반드시 이에 한정하지 않는다.
실시 예에 따르면 제1주기(t1)와 제2주기(t2)를 반복적으로 수행하여 에피층을 제조할 수 있다. 제1주기(t1)는 에피 성장 주기이고 제2주기(t2)는 전위 억제 주기일 수 있다.
제1주기(t1)와 제2주기(t2)는 각각 3초 내지 30초일 수 있다. 주기가 3초보다 짧은 경우 제1주기(t1)동안 에피층이 충분히 성장하지 못하는 문제가 있으며, 주기가 30초보다 긴 경우 층의 두께가 너무 두꺼워지고 층의 개수가 적어지는 문제가 있다. 전술 한 바와 같이 도핑 농도가 변화하는 서브층이 많을수록 BPD 효율이 향상될 수 있다.
제1주기(t1)와 제2주기(t2)는 동일한 시간 간격을 가질 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제1주기(t1)와 제2주기(t2)는 서로 다른 시간 간격으로 제어할 수도 있다. 예시적으로 제1주기(t1)는 5초이고 제2주기(t2)는 3초일 수도 있다.
제1성장가스는 제1주기(t1)와 제2주기(t2)에 걸쳐 균일하게 투입할 수 있다. 즉, 제1성장가스는 연속적으로 동일한 양이 투입될 수 있다.
제2성장가스는 제1주기(t1)에는 제1투입량(C2)을 주입하고, 제2주기(t2)에는 제1투입량(C2)보다 적은 제2투입량(C1)을 주입할 수 있다. 제2성장가스가 제1투입량(C2)으로 공급될 때, 제1성장가스와 제2성장가스의 비율(C:Si)은 0.7:1 내지 1.7:1일 수 있다. 즉, 제1성장가스와 제2성장가스는 제1주기(t1)에서 상기 비율을 유지하도록 공급될 수 있다. 따라서, 제1주기(t1)에서 에피층(12)이 성장할 수 있다.
제2투입량(C1)은 0보다 크고 제1투입량의 50% 이하일 수 있다. 예시적으로, 제1성장가스의 투입량이 1.5 인 경우, 제2성장가스의 제1투입량은 1.0이고 제2투입량은 0.5일 수 있다.
제2주기(t2)에서는 실질적으로 에피층(12)이 성장하지 않을 수 있다. 즉, 제2성장가스의 투입량을 줄여 C/Si 비율이 실리콘 카바이드가 형성될 수 없는 조건으로 제어한 것일 수 있다. 이때 투입된 제2성장가스는 반도체 기판(10)의 표면에 수소가 주입되는 것을 방지할 수 있다. 수소 가스는 에피가 성장하지 않는 제2주기(t2) 동안 에피의 표면을 에칭하여 표면을 평탄하게 제어할 수 있다. 따라서, 반도체 기판(10)의 기저면 전위 및 칼날 전위가 전파되는 것을 억제할 수 있는 장점이 있다. 또한, 별도의 에칭 가스(예: Hcl) 없이 반도체 기판(10)을 평탄하게 제어할 수 있는 장점이 있다.
그러나, 장시간 수소에 노출되는 경우 수소가 에피 표면에 주입되어 오히려 표면이 불량해질 수 있다. 따라서, 미량의 Si를 공급하여 잔존하는 수소 가스가 Si와 반응하여 SiH를 형성하도록 제어함으로써 에피 표면이 거칠어지는 문제를 해결할 수 있다.
도핑가스는 제1주기(t1)에만 공급할 수 있다. 도핑가스는 시간이 경과할수록 점차 농도를 증가시킬 수 있다. 도핑 가스는 초기(C3)에는 1 내지 10sccm을 주입하고, 말기(C4)에는 5 내지 50sccm을 주입할 수 있다. 제1주기(t1) 동안 도핑 가스의 최소 투입량(C3)과 최대 투입량(C4)의 비는 1:5 내지 1:10일 수 있다.
실시 예에 따르면 제1주기(t1)와 제2주기(t2)가 교대로 반복함으로써 경계면이 평탄하게 제어될 수 있다. 따라서, 반도체 기판(10)의 전위가 에피층(12)으로 전파되는 것을 억제할 수 있다. 또한, 두께 방향으로 도핑 농도가 변화하므로 경계면에서 기저면 전위가 칼날 전위로 변환될 수 있다.
도 5a는 본 발명의 제1실시 예에 따른 도핑가스의 투입량 제어방법이고, 도 5b는 본 발명의 제2실시 예에 따른 도핑가스의 투입량 제어방법이고, 도 5c는 본 발명의 제3실시 예에 따른 도핑가스의 투입량 제어방법이다.
도 5a를 참조하면, 복수의 제1주기(t1)동안 투입량은 동일하게 제어할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니다. 도 5b와 같이 제1주기(t1)가 반복될수록 도핑 가스의 최대 투입량을 점차 증가시킬 수 있고, 도 5c와 같이 제1주기(t1)가 반복될수록 도핑 가스의 최대 투입량을 감소시킬 수도 있다.
하기 표 1은 도 5a 내지 도 5c의 실시 예에 따라 제작한 에피택셜 웨이퍼의 기저면 전위 결함 개수와 표면 결함 개수를 측정한 표이다.
| 기저면 전위 결함 개수(ea) | 표면 결합(ea/cm2) | |
| 실시예 1 | 5 | 0.5 |
| 실시예 2 | 15 | 0.8 |
| 실시예 3 | 23 | 0.7 |
| 비교예 1 | 1623 | 1.2 |
| 비교예 2 | 660 | 1.4 |
실시 예 1은 4H-SiC 반도체 기판(10)을 서셉터에 장착하고, 챔버의 내부를 진공 분위기로 한 후, 수소가스를 210L 흘려 보내면서 압력을 80mbar로 조절하였다. 그리고 압력을 일정하게 유지하면서 챔버의 온도를 1580℃까지 승온시켰다.
성장가스는 10초, 도펀트는 0.1sccm~20sccm으로 5회 반복 공급하였다. 이때 사용된 C/Si ratio는 1.1을 선택하였다. 성장 시간은 1시간으로하여 SiC 에피택셜 막을 성장하였다. 성장 종료시는 H2 가스 이외의 모든 가스의 공급을 중지하고 냉각을 진행하였다.
얻어진 SiC 에피택셜 웨이퍼는 FT-IR 장치를 사용하여 막두께를 측정하여 11.8um의 두께로 SiC 에피택셜 막이 형성된 것을 확인하였다. 다음으로 결정 결함 분석 장비(KLA-Tencor사의 CS920)로 결정 결함 수를 평가하였다. 그 결과 BPD 결함은 5ea, 표면 결함은 0.5ea/cm2임을 확인 하였다.
나머지 실시 예는 실시 예 1과 동일한 조건에서 도펀트의 투입량을 점차 증가시키거나 감소시켜 실험하였다. 또한, 비교예 1은 도 6a와 같이 두께에 따라 균일한 도핑 가스를 주입하여 에피택셜 웨이퍼를 제작하였고, 비교예 2는 점차 도핑 가스의 주입량을 증가시켜 에피택셜 웨이퍼를 제작하였다.
상기 표 1을 참조하면, 실시 예 1의 경우 기저면 전위가 5개로 매우 작음을 알 수 있다. 이는 비교예 1과 2의 경우 기저면 전위가 1623개, 660개인 것을 미루어 볼 때 매우 효과적인 방법임을 확인할 수 있다. 또한, 비교예 1, 2에 비해 실시 예들은 표면 결함의 매우 작아졌음을 알 수 있다.
도 7은 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조장치의 개념도이다.
도 7을 참조하면, 에피택셜 웨이퍼 제조장치(100)는 반도체 기판(10)이 배치되는 수용부를 포함하는 복수 개의 회전판(120), 복수 개의 회전판(120)을 지지하는 메인 플레이트(110), 및 회전판(120)에 가스를 분사하는 가스 분배 장치(130)를 포함할 수 있다.
메인 플레이트(110)는 소정의 면적을 갖는 원형 형상의 판일 수 있으며 회전할 수 있다. 메인 플레이트(110)의 외측에는 히터(140)가 배치되어 열을 메인 플레이트(110)에 전달할 수 있다. 메인 플레이트(110)는 일반적인 서셉터의 구조가 모두 적용될 수 있다.
복수 개의 회전판(120)은 메인 플레이트(110) 상에 배치되어 독립적으로 회전할 수 있다. 회전판(120)은 메인 플레이트(110)를 통해 히터(140)의 열을 전달받을 수 있다.
가스 분배 장치(130)는 성장 가스 및 도핑가스를 반도체 기판(10)에 분사할 수 있다.
도 8은 장치 내에 분사된 가스의 플로우(flow)를 보여주는 도면이고, 도 9는 본 발명의 일 실시 예에 따른 회전판의 개념도이고, 도 10a 및 도 10b는 도 9의 변형예이고, 도 11은 회전판의 종류에 따라 에피층에 도핑된 도펀트의 농도 분포를 보여주는 그래프이다.
도 8을 참조하면, 가스 분배 장치에 의해 주입된 가스의 플로우(flow)는 중심에서 반경 방향으로 Si 리치 구간(S1)과 SiC 혼합 구간(S2)으로 구분될 수 있다.
Si 리치 구간(S1)은 Si의 분해 속도가 C의 분해 속도보다 빨라 상대적으로 Si의 농도가 C보다 높은 구간일 수 있다(분해 속도: C3H8 < SiH4).
SiC 혼합 구간(S2)은 C의 분해가 진행되어 C와 Si의 비율(C:Si)이 0.8:1 내지 1.8:1로 유지되는 구간일 수 있다. 혼합 구간에서는 반응 가스가 웨이퍼 상에서 에피 성장할 수 있다.
회전판(120)은 SiC, 흑연, TaC 등으로 제작될 수 있다. 따라서, 회전판(120)의 외면에도 에피층(12)이 성장할 수 있다. 회전판(120)에 성장한 에피층(12)은 가스의 흐름을 방해할 수 있다. 따라서, 반도체 기판(10) 상에 성장하는 에피층(12)의 두께가 불균일해질 수 있다.
도 9를 참조하면, 실시 예에 따른 회전판(120)은 반도체 기판(10)이 안착되는 몸체(121) 및 몸체(121)에 결합하는 링 형상의 홀더(122)를 포함할 수 있다. 링 형상의 홀더(122)는 몸체(121)에 결합하여 내부에 반도체 기판(10)을 수용할 수 있다.
회전판(120)과 홀더(122)는 동일한 재질일 수 있다. 예시적으로 회전판(120)과 홀더(122)는 모두 SiC 재질일 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 회전판(120)과 홀더(122)는 서로 다른 재질일 수도 있다.
실시 예에 따른 홀더(122)는 상부에 경사면(122a)을 가질 수 있다. 경사면(122a)을 갖는 경우 상부에 에피층(12)이 성장하여도 성장 가스의 흐름을 제어할 수 있다. 실시 예에 따르면 홀더의 경사면을 조정하여 가스의 흐름을 제어하므로 제어 자유도를 향상시킬 수 있다. 따라서, 웨이퍼상에 성장하는 에피층(12)의 두께 및 도핑 농도의 편차가 줄어들 수 있다.
경사면(122a)의 경사각도는 1도 내지 5도일 수 있다. 각도가 1도보다 작은 경우 균일도 확보가 어렵고, 5도보다 큰 경우 도핑 농도의 편차가 커지는 문제가 있다. 경사 각도가 2도 내지 3도인 경우 우수한 균일도 특성을 가질 수 있다.
경사면(122a)은 중심을 향해 기울어질 수도 있으나 반드시 이에 한정되지 않는다. 도 10a를 참조하면 경사면(122b)은 중심에서 멀어질수록 두께가 얇아지도록 기울어질 수도 있다. 또한, 도 10b와 같이 경사면(122c)은 중심에서 멀어질수록 두께가 두꺼워지다가 다시 얇아지도록 기울어질 수도 있다.
실시 예에 따르면, 회전판(120)이 별도 부재인 홀더(122)에 결합하므로 온도 편차를 줄일 수 있다. 일체형 회전판의 경우 일부 구간에서는 두께가 달라져 온도 편차가 발생할 수 있다. 중심부는 가장자리에 비해 온도가 낮을 수도 있고 가장자리가 중심부에 비해 온도가 높을 수도 있다. 그러나, 실시 예에 따르면, 두께가 균일한 회전판(120) 위에 두께가 균일한 링 형상의 홀더(122)가 결합되므로 전체적으로 온도가 균일해질 수 있다.
도 11을 참조하면, TaC 재질의 일체형 회전판(G1)에 의해 제작된 에피 웨이퍼는 외측으로 갈수록 도핑 농도가 상승하게 되고, 흑연 재질의 일체형 회전판(G4)에 의해 제작된 에피 웨이퍼는 외측으로 갈수록 도핑 농도가 감소함을 알 수 있다. 즉, 중심과 외측의 도핑 농도 편차가 큼을 알 수 있다.
이에 반해, 몸체와 홀더가 결합된 회전판(G2, G3)에 의해 제작된 에피 웨이퍼는 상대적으로 도핑 농도의 편차가 작음을 알 수 있다. 여기서 G2의 회전판은 SiC 재질의 몸체(121) 및 홀더(122)에 SiC가 코팅된 구조이고, G3의 회전판은 흑연 재질의 몸체(121) 및 홀더(122)에 SiC가 코팅된 구조이다.
도 12는 본 발명의 다른 실시 예에 따른 회전판의 개념도이고, 도 13은 회전판의 종류에 따라 에피층에 도핑된 도펀트의 농도 분포를 보여주는 그래프이다.
도 12를 참조하면, 실시 예에 따른 회전판(120)은 몸체(121), 몸체(121) 상에 배치되는 링 형상의 홀더(122) 및 몸체(121)와 홀더(122) 사이에 배치되는 흑연층(123)을 포함할 수 있다.
전술한 바와 같이 중심에서 반경 방향으로 가스 플로우는 Si 리치 구간(S1)과 SiC 혼합 구간(S2)으로 구분될 수 있다. 이때, Si 리치 구간(S1)은 회전판(120)의 외곽 부근에 형성될 수 있다. 따라서, 도펀트가 탄소의 자리에 치환될 확률이 높아진다. 그 결과, 가장자리로 갈수록 도핑 농도가 높아져 불균일해지는 문제가 발생할 수 있다.
따라서, 실시 예에 따른 홀더(122)는 흑연층을 포함하여 Si 리치 구간(S1)에서 부족한 탄소을 공급해줄 수 있다. 따라서, Si 리치 구간(S1)은 SiC 혼합 구간(S2)으로 변환될 수 있다. 따라서, 전체적으로 도펀트의 도핑 농도가 균일해질 수 있다.
흑연층(123)의 두께는 10um 내지 50um일 수 있다. 흑연층(123)의 두께가 10um보다 작거나 50um 보다 큰 경우 C/Si의 비율을 에피 성장이 가능한 0.8:1 내지 1.8:1의 비율로 제어하기 어려울 수 있다.
도 13을 참조하면, 일체형 회전판(G5)에 의해 제작된 에피 웨이퍼는 Si 리치 구간(S1)에서 도핑이 많이 이루어지므로 가장자리로 갈수록 도핑 농도 높아짐을 알 수 있다. 이에 비해 흑연층이 배치된 회전판(G7)에 의해 제작된 에피 웨이퍼는 에지 부근에서 도핑 농도가 현저하게 낮아져 균일도가 증가하였음을 확인할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
Claims (14)
- 기판;
상기 기판상에 배치되는 버퍼층; 및
상기 버퍼층상에 배치되는 에피층을 포함하고,
상기 기판, 상기 버퍼층 및 상기 에피층은 실리콘 카바이드 및 도펀트를 포함하고,
상기 에피층은 두께 방향으로 상기 도펀트의 농도가 변화하는 복수 개의 제1구간을 포함하고,
상기 버퍼층은 두께 방향으로 상기 도펀트의 농도가 변화하는 복수 개의 제2구간을 포함하며,
상기 복수 개의 제1구간 각각은 두께 방향으로 상기 도펀트 농도가 변화하는 제 1-1 구간 및 두께 방향으로 도펀트가 주입되지 않는 제1-2구간을 포함하는 에피택셜 웨이퍼. - 제1항에 있어서,
상기 복수 개의 제1구간에서 상기 도펀트의 피크 농도는 동일한 에피택셜 웨이퍼.
- 제1항에 있어서,
상기 복수 개의 제1구간에서 상기 도펀트의 피크 농도는 상기 기판에서 멀어질수록 커지는 에피택셜 웨이퍼.
- 제1항에 있어서,
상기 복수 개의 제1구간에서 상기 도펀트의 피크 농도는 상기 기판에서 멀어질수록 작아지는 에피택셜 웨이퍼.
- 제1항에 있어서,
상기 복수 개의 제1구간에서 상기 도펀트의 피크 농도는 1×1018cm-3 내지 5×1018cm-3인 에피택셜 웨이퍼.
- 제1항에 있어서,
상기 복수 개의 제1구간에서 상기 도펀트의 초기 농도는 동일한 에피택셜 웨이퍼.
- 제1항에 있어서,
상기 복수 개의 제1구간에서 상기 도펀트의 초기 농도는 1×1015cm-3 내지 3×1015cm-3인 에피택셜 웨이퍼.
- 제1성장가스와 제2성장가스 및 도핑가스를 투입하여 반도체 기판상에 배치된 버퍼층상에 에피층을 형성하는 단계를 포함하고,
상기 에피층을 형성하는 단계는 제1주기와 제2주기를 반복적으로 수행하고,
상기 제1성장가스는 상기 제1주기와 제2주기 모두 균일한 투입량을 공급하고,
상기 제2성장가스는 상기 제1주기에는 제1투입량을 공급하고, 상기 제2주기에는 상기 제1투입량보다 적은 제2투입량을 공급하고,
상기 도핑가스는 상기 제1주기에만 공급하고,
상기 버퍼층은 두께 방향으로 도펀트의 농도가 변화하는 복수 개의 제2구간을 포함하는, 에피택셜 웨이퍼 제조방법.
- 제8항에 있어서,
상기 제2성장가스가 제1투입량으로 공급될 때, 상기 제1성장가스와 제2성장가스의 비율(ratio)은 0.7:1 내지 1.7:1인 에피택셜 웨이퍼 제조방법.
- 제9항에 있어서,
상기 제2투입량은 상기 제1투입량의 50% 이하인 에피택셜 웨이퍼 제조방법.
- 제8항에 있어서,
상기 제1주기 동안 상기 도핑가스의 투입량은 증가하는 에피택셜 웨이퍼 제조방법.
- 제8항에 있어서,
상기 제1주기가 반복될수록 상기 도핑 가스의 최대 투입량을 증가시키는 에피택셜 웨이퍼 제조방법.
- 제8항에 있어서,
상기 제1주기가 반복될수록 상기 도핑 가스의 최대 투입량을 감소시키는 에피택셜 웨이퍼 제조방법.
- 제1항에 따른 에피택셜 웨이퍼; 및
상기 에피택셜 웨이퍼 상에 배치되는 소스 및 드레인을 포함하는 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160163829A KR102565964B1 (ko) | 2016-12-02 | 2016-12-02 | 에피택셜 웨이퍼 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160163829A KR102565964B1 (ko) | 2016-12-02 | 2016-12-02 | 에피택셜 웨이퍼 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180063715A KR20180063715A (ko) | 2018-06-12 |
| KR102565964B1 true KR102565964B1 (ko) | 2023-08-09 |
Family
ID=62622307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160163829A KR102565964B1 (ko) | 2016-12-02 | 2016-12-02 | 에피택셜 웨이퍼 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102565964B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102610826B1 (ko) * | 2018-08-14 | 2023-12-07 | 주식회사 엘엑스세미콘 | 에피택셜 웨이퍼 및 그 제조 방법 |
| KR102523500B1 (ko) * | 2018-09-03 | 2023-04-18 | 주식회사 엘엑스세미콘 | 에피택셜 웨이퍼 제조 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008074661A (ja) | 2006-09-21 | 2008-04-03 | Nippon Steel Corp | エピタキシャル炭化珪素単結晶基板及びその製造方法 |
| JP2009295728A (ja) * | 2008-06-04 | 2009-12-17 | Hitachi Cable Ltd | 炭化珪素半導体基板およびその製造方法 |
| KR101287787B1 (ko) | 2007-09-12 | 2013-07-18 | 쇼와 덴코 가부시키가이샤 | 에피택셜 ＳｉＣ 단결정 기판 및 에피택셜 ＳｉＣ 단결정 기판의 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7391058B2 (en) * | 2005-06-27 | 2008-06-24 | General Electric Company | Semiconductor devices and methods of making same |
| KR102098297B1 (ko) * | 2013-05-24 | 2020-04-07 | 엘지이노텍 주식회사 | 에피택셜 웨이퍼 |
| KR102165614B1 (ko) * | 2013-06-28 | 2020-10-14 | 엘지이노텍 주식회사 | 에피택셜 웨이퍼 |
| KR102231643B1 (ko) * | 2014-03-13 | 2021-03-24 | 엘지이노텍 주식회사 | 탄화 규소 에피택셜층의 성장 방법 및 전력 소자 |
-
2016
- 2016-12-02 KR KR1020160163829A patent/KR102565964B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008074661A (ja) | 2006-09-21 | 2008-04-03 | Nippon Steel Corp | エピタキシャル炭化珪素単結晶基板及びその製造方法 |
| KR101287787B1 (ko) | 2007-09-12 | 2013-07-18 | 쇼와 덴코 가부시키가이샤 | 에피택셜 ＳｉＣ 단결정 기판 및 에피택셜 ＳｉＣ 단결정 기판의 제조 방법 |
| JP2009295728A (ja) * | 2008-06-04 | 2009-12-17 | Hitachi Cable Ltd | 炭化珪素半導体基板およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180063715A (ko) | 2018-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20140117381A1 (en) | Epitaxial Wafer, Method for Fabricating the Same, and Semiconductor Device Including the Same | |
| US9281189B2 (en) | Wafer and method of fabricating the same | |
| EP2728610B1 (en) | Method for fabricating an epitaxial wafer | |
| US8343854B2 (en) | Method of reducing memory effects in semiconductor epitaxy | |
| JP6245416B1 (ja) | 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法 | |
| JP6648627B2 (ja) | 炭化珪素エピタキシャルウエハの製造方法、炭化珪素半導体装置の製造方法及び炭化珪素エピタキシャルウエハの製造装置 | |
| KR102565964B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
| KR102165614B1 (ko) | 에피택셜 웨이퍼 | |
| KR102231643B1 (ko) | 탄화 규소 에피택셜층의 성장 방법 및 전력 소자 | |
| KR102098297B1 (ko) | 에피택셜 웨이퍼 | |
| US11183385B2 (en) | Method for passivating silicon carbide epitaxial layer | |
| KR20130044789A (ko) | 에피 웨이퍼 제조 장치, 에피 웨이퍼 제조 방법 및 에피 웨이퍼 | |
| KR20130072011A (ko) | 에피텍셜 기판 및 그 제조 방법 | |
| KR102474331B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
| KR102610826B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
| KR20130076365A (ko) | 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼 | |
| KR102339608B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
| KR102565962B1 (ko) | 에피택셜 웨이퍼 제조장치 및 제조방법 | |
| KR102534857B1 (ko) | 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자 | |
| KR20200056022A (ko) | 탄화규소 에피 웨이퍼 | |
| KR20140055336A (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
| JP7296914B2 (ja) | サテライトおよび炭化珪素半導体装置の製造方法 | |
| KR102417484B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
| KR20150025648A (ko) | 에피택셜 웨이퍼 | |
| KR102165615B1 (ko) | 에피택셜 웨이퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |