KR102417484B1 - 에피택셜 웨이퍼 및 그 제조 방법 - Google Patents
에피택셜 웨이퍼 및 그 제조 방법 Download PDFInfo
- Publication number
- KR102417484B1 KR102417484B1 KR1020170113435A KR20170113435A KR102417484B1 KR 102417484 B1 KR102417484 B1 KR 102417484B1 KR 1020170113435 A KR1020170113435 A KR 1020170113435A KR 20170113435 A KR20170113435 A KR 20170113435A KR 102417484 B1 KR102417484 B1 KR 102417484B1
- Authority
- KR
- South Korea
- Prior art keywords
- epitaxial
- growth
- gas
- chamber
- wafer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 239000011248 coating agent Substances 0.000 claims abstract description 22
- 238000000576 coating method Methods 0.000 claims abstract description 22
- 238000002360 preparation method Methods 0.000 claims abstract description 12
- 238000006243 chemical reaction Methods 0.000 claims abstract description 11
- 238000010790 dilution Methods 0.000 claims abstract description 7
- 239000012895 dilution Substances 0.000 claims abstract description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 13
- 239000002019 doping agent Substances 0.000 claims description 12
- 229910000077 silane Inorganic materials 0.000 claims description 11
- 238000001816 cooling Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 82
- 235000012431 wafers Nutrition 0.000 description 82
- 239000007789 gas Substances 0.000 description 59
- 239000004065 semiconductor Substances 0.000 description 26
- 239000000758 substrate Substances 0.000 description 26
- 229910010271 silicon carbide Inorganic materials 0.000 description 17
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 13
- 239000000463 material Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 8
- 230000003446 memory effect Effects 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- -1 is added Substances 0.000 description 4
- 239000005055 methyl trichlorosilane Substances 0.000 description 4
- JLUFWMXJHAVVNN-UHFFFAOYSA-N methyltrichlorosilane Chemical compound C[Si](Cl)(Cl)Cl JLUFWMXJHAVVNN-UHFFFAOYSA-N 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
실시예는, 에피텍셜 성장이 이루어진 에피텍셜 웨이퍼 제조장치의 회전판에 웨이퍼를 배치시키는 준비단계; 및 상기 에피택셜 웨이퍼 제조장치에 성장 가스와 도핑 가스, 및 희석 가스를 포함하는 반응 소스를 주입하여 에피택셜 성장시키는 단계를 포함하고, 상기 웨이퍼를 배치시키는 준비단계는, 챔버를 베이크(bake)하는 단계, 실리콘원을 투입하는 단계 및 챔버를 N형 코팅하는 단계 중 어느 하나를 포함하는 에피택셜 웨이퍼 제조방법을 개시한다.
Description
실시예는 에피택셜 웨이퍼 및 그 제조 방법에 관한 것이다.
일반적으로 기판 또는 웨이퍼(wafer)상에 다양한 박막을 형성하는 기술 중에
화학 기상 증착 방법(Chemical Vapor Deposition; CVD)이 많이 사용되고 있다. 화학 기상 증착 방법은 화학 반응을 수반하는 증착 기술로, 소스 물질의 화학 반응을 이용하여 웨이퍼 표면상에 반도체 박막이나 절연막 등을 형성한다.
이러한 화학 기상 증착 방법 및 증착 장치는 최근 반도체 소자의 미세화와 고효율, 고출력 LED 개발 등으로 박막 형성 기술 중 중요한 기술로 주목 받고 있다. 현재 웨이퍼 상에 규소 막, 산화물 막, 질화규소 막 또는 산질화규소 막, 텅스텐 막 등과 같은 다양한 박막들을 증착하기 위해 이용되고 있다.
기판 또는 웨이퍼 상에 탄화규소 박막을 증착하기 위해서는, 웨이퍼와 반응할 수 있는 반응 가스가 투입되어야 한다. 일례로, 표준전구체인 실란(SiH4), 에틸렌(C2H4) 또는, 메틸트리클로로실레인(methyltrichlorosilane;MTS)과 같은 원료를 투입하고, 원료를 가열하여 CH3, SiClx 등의 중간 화합물을 생성한 후, 이러한 중간 화합물이 증착부에 투입되어 서셉터 내에 위치하는 웨이퍼와 반응하여 탄화규소 에피층을 증착할 수 있다.
단결정 실리콘 웨이퍼가 기판으로 사용될 때, 실리콘은 단결정 구조의 성장을 지속시키는 방식으로 적층된다. 또한 이때, 특정 극성(N-type 또는 P-type)을 갖는 기판을 제작하고자 하는 경우, 그 에피택셜 성장 과정에 소정의 도핑 가스를 함께 주입하게 된다.
이 때, 메모리 이펙트(memory effect)가 발생할 수 있다. 메모리 이펙트는 에피택셜층(epitaxial layer)을 성장함에 있어서 투입된 도핑가스가 챔버 내의 저유량 영역 또는 다공성 재료에 부유물이 형성되고, 에피택셜층(epitaxial layer)을 재성장함에 있어서 부유물이 방출 또는 증발하여 재성장된 에피택셜층의 전기 특성을 저하하는 것을 의미한다.
실시예는 메모리 이펙트가 개선된 품질이 개선된 에피택셜 웨이퍼를 제공한다.
실시예는 원하는 도펀트의 농도를 갖는 N/P 복수 층을 포함하는 에피택셜 웨이퍼를 제공한다.
실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
실시예에 따른 에피택셜 웨이퍼 제조방법은 에피텍셜 성장이 이루어진 에피텍셜 웨이퍼 제조장치의 회전판에 웨이퍼를 배치시키는 준비단계; 및 상기 에피택셜 웨이퍼 제조장치에 성장 가스와 도핑 가스, 및 희석 가스를 포함하는 반응 소스를 주입하여 에피택셜 성장시키는 단계를 포함하고, 상기 웨이퍼를 배치시키는 준비단계는, 챔버를 베이크(bake)하는 단계, 실리콘원을 투입하는 단계 및 챔버를 N형 코팅하는 단계 중 어느 하나를 포함한다.
챔버를 베이크(bake)하는 단계는 챔버에 열을 1500℃ 내지 1950℃로 가할 수 있다.
실리콘원을 투입하는 단계는 성장 가스 중 실란(SiH4)를 투입할 수 있다.
챔버를 N형 코팅하는 단계는 성장가스를 챔버에 투입할 수 있다.
성장 가스는 제1 성장가스와 제2 성장가스를 포함하고, 제1 성장가스의 투입량와 제2 성장가스의 투입량의 비율(ratio)이 1:5일 수 있다.
제1 성장가스는 C3H8 이고, 제2 성장가스는 SiH4일 수 있다.
에피택셜 성장시키는 단계는 에피택셜 성장이 반복 수행되고, 제1 에피택셜 성장 이후 제2 에피택셜 전에 챔버를 베이크(bake)하는 단계, 실리콘원을 투입하는 단계 및 챔버를 N형 코팅하는 단계를 수행할 수 있다.
실시예에 따르면, 메모리 이펙트가 개선된 에피택셜 웨이퍼를 제작할 수 있다.
또한, 원하는 도펀트의 농도를 갖는 N/P 복수층을 포함한 에피택셜 웨이퍼를 제작할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 에피택셜 웨이퍼 제조장치의 개념도이고,
도 2는 본 발명의 일 실시예에 다른 에피택셜 웨이퍼 제조방법을 설명하기 위한 도면이고,
도 3은 회전판과 웨이퍼의 평면도이고,
도 4는 회전판의 개념도이고,
도 5는 실시예에 따른 효과를 설명하는 그래프이고,
도 6은 실시예에 따른 에피택셜 웨이퍼를 도시한 도면이고,
도 7은 도 6에서 에피택셜 웨이퍼의 두께에 따른 농도를 도시한 도면이고,
도 8은 도 6의 변형예이다.
도 2는 본 발명의 일 실시예에 다른 에피택셜 웨이퍼 제조방법을 설명하기 위한 도면이고,
도 3은 회전판과 웨이퍼의 평면도이고,
도 4는 회전판의 개념도이고,
도 5는 실시예에 따른 효과를 설명하는 그래프이고,
도 6은 실시예에 따른 에피택셜 웨이퍼를 도시한 도면이고,
도 7은 도 6에서 에피택셜 웨이퍼의 두께에 따른 농도를 도시한 도면이고,
도 8은 도 6의 변형예이다.
본 실시예들은 다른 형태로 변형되거나 여러 실시예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시예로 한정되는 것은 아니다.
특정 실시예에서 설명된 사항이 다른 실시예에서 설명되어 있지 않더라도, 다른 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시예에서 구성 A에 대한 특징을 설명하고 다른 실시예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 에피택셜 웨이퍼 제조장치의 개념도이다.
도 1을 참고하면, 에피택셜 웨이퍼 제조장치(100)는 웨이퍼(10)가 배치되는 수용부를 포함하는 복수 개의 회전판(120), 복수 개의 회전판(120)을 지지하는 메인 플레이트(110), 회전판(120)에 가스를 분사하는 가스 분배 장치(130) 및 회전판(12)과 플레이트(110)를 수용하는 챔버(150)를 포함할 수 있다.
메인 플레이트(110)는 소정의 면적을 갖는 원형 형상의 판일 수 있으며 회전할 수 있다. 메인 플레이트(110)의 외측에는 히터(140)가 배치되어 열을 메인 플레이트(110)에 전달할 수 있다. 메인 플레이트(110)는 일반적인 서셉터의 구조가 모두 적용될 수 있다.
복수 개의 회전판(120)은 메인 플레이트(110) 상에 배치되어 독립적으로 회전할 수 있다. 회전판(120)은 메인 플레이트(110)를 통해 히터(140)의 열을 전달받을 수 있다.
가스 분배 장치(130)는 반응 소스를 웨이퍼(10)에 분사할 수 있다. 반응 소스는 에피택셜 성장의 소스가 되는 성장 가스와, 성장 과정에서 도핑을 수행하기 위한 도핑 가스를 포함할 수 있다.
도핑 가스는 에피택셜 성장에 의해 적층될 에피택셜층에 실제 도핑이 이루어지는 원소에 상응하는 소스 가스와, 그 소스 가스를 희석 또는 이동시키는데 사용되는 희석 가스(캐리어 가스)를 포함할 수 있다.
웨이퍼(10)가 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)인 경우, 에피택셜 성장을 위한 성장 가스로는 웨이퍼와 격자 상수 일치가 가능한 물질로서 SiH4+C3H8+H2, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등과 같이 탄소 및 규소를 포함하는 물질이 이용될 수 있다.
이때, 웨이퍼 상에 적층될 에피택셜층을 N 타입으로 도핑시키고자 하는 경우, 소스 가스로는 질소 가스(N2)등의 5족 원소의 물질이 이용될 수 있다.
그러나, 반드시 이에 한정하는 것은 아니고, 웨이퍼(10)는 최종 제작하고자 하는 소자, 제품에 따라 이와 상이할 수 있다. 또한, 반응 소스는 에피택셜층의 피적층 대상인 웨이퍼의 재질 및 종류에 따라서 상이해질 수도 있다.
또한, 실제 도핑에 관여할 소스 가스 또한 도핑될 타입(N 타입 또는 P 타입)에 따라 상이해질 수 있다. 예시적으로 실리콘 카바이드 계열의 웨이퍼에 질소 가스를 소스 가스로 하여 에피택셜 도핑 성장을 시킬 수 있다. 이때, 희석 가스(캐리어 가스)로는 수소 가스(H2)가 사용될 수 있으나 반드시 이에 한정하지 않는다.
챔버(150)는 에피택셜 층의 증착 공정이 이루어지는 수용부를 가질 수 있다. 수용부에 회전판(120), 메인 플레이트(110)가 배치될 수 있다. 챔버(150)는 웨이퍼의 진입 및 배출을 위하여 상부에 개방된 개구를 포함할 수 있다. 챔버(150)의 개구는 리드(미도시됨)에 의하여 밀폐될 수 있다.
일반적으로, 챔버(150) 내의 공정은 고온에서 이루어지기 때문에, 챔버(150)는 고온에서 견딜 수 있는 다양한 소재 및 다양한 형상을 포함할 수 있다. 챔버(150)는 공정이 끝난 이후의 공정 가스를 외부로 배출하는 가스 배출구(미도시됨)를 포함할 수 있다. 가스 배출구(미도시됨)는 챔버(150)의 내부로부터 측면 또는 바닥면을 관통하여 챔버(150)의 외부로 연장될 수 있다. 다만, 이러한 위치에 한정되는 것은 아니다. 챔버(150)는 내부 압력을 조절하기 위한 압력 조절부(미도시됨)를 더 포함할 수 있다. 압력 조절부(미도시됨)는 챔버(150)의 내부를 진공 상태로 만들 수 있다
도 2는 본 발명의 일 실시예에 다른 에피택셜 웨이퍼 제조방법을 설명하기 위한 도면이다.
도 2를 참조하면, 실시 예에 따른 에피택셜 웨이퍼 제조방법은 에피택셜 웨이퍼 제조장치의 회전판에 웨이퍼를 배치시키는 준비단계, 및 에피택셜 웨이퍼 제조장치에 반응 소스를 주입하여 에피택셜 성장시키는 단계를 포함할 수 있다.
실시예에 따른 에피택셜 웨이퍼 제조방법은 준비단계에서 챔버를 베이크(bake)하는 단계, 실리콘원을 투입하는 단계 및 챔버를 N형 코팅하는 단계 중 어느 하나를 포함할 수 있다.
먼저, 챔버를 베이크(bake)하는 단계는 에피텍셜 성장시키기 전에 챔버에 고온을 가하는 단계일 수 있다. 여기서, 고온은 1500℃ 내지 1950℃일 수 있다. 1500℃보다 낮으면 부유물의 제거가 일어나기 어려울 수 있으며, 1950℃보다 더 큰 경우에 챔버에 형성된 보호층 등이 열화되는 문제가 발생할 수 있다.
베이크(bake)는 2시간 내지 5시간으로 이루어질 수 있다. 2시간 보다 작은 경우 부유물 제거가 미비하며, 5시간보다 큰 경우 탄소(C)가 과다 배출되는 한계가 존재한다.
또한, 베이크(bake)는 압력이 40mbar 내지 200mabar로 가해질 수 있다. 압력이 40mbar보다 작은 경우 부유물 제거가 미비할 수 있으며, 200mbar보다 큰 경우 웨이퍼 하부에 부유물 제거가 감소하는 한계가 존재한다. 플로우는 180l 내지 240l일어날 수 있다. 플로우는 에피택셜 웨이퍼 제조 전 단계에서 동일하게 적용될 수 있으나, 반드시 이에 한정되는 것은 아니다.
베이크(baker)하는 단계에서 성장가스는 투입하지 않을 수 있다. 이로써, 챔버 내 기생 성장된 실리콘카바이드를 제거하고 알루미늄을 크랙킹(cracking)하여 배출할 수 있다. 이로써, 베이크(bake)하는 단계는 챔버 내 기생 성장된 부유물을 방출하여 메모리 이펙트를 제거할 수 있다.
실리콘원을 투입하는 단계는 성장 가스 중 실란(SiH4)를 투입하는 단계일 수 있다. 실란(SiH4)를 투입하는 단계는 5분 내지 30분간으로 이루어질 수 있다. 5분 보다 적은 시간을 가하면 부유물 제거가 미비하며, 30분보다 많은 시간을 가하면 실란(SiH4)이 과다 코팅되는 문제가 존재한다.
또한, 실란(SiH4)를 투입하는 단계는 압력이 40mbar 내지 200mabar로 가해질 수 있다. 압력이 40mbar보다 작은 경우 부유물 제거가 미비할 수 있으며, 200mbar보다 큰 경우 웨이퍼 하부에 부유물 제거가 감소하는 한계가 존재한다.
실란(SiH4)를 투입하는 단계는 실란이 10sccm 내지 50sccm 투입될 수 있다. 10sccm 보다 작은 경우 부유물 제거가 미비하며, 50sccm보다 큰 경우 실란(SiH4)이 과다 코팅되는 문제가 존재한다.
실란(SiH4)를 투입하는 단계는 상기 베이크하는 단계와 동일하게 압력이 적용될 수 있다.
챔버를 N형 코팅하는 단계는 챔버에 성장가스를 챔버에 투입하는 단계를 포함할 수 있다. 예컨대, 챔버를 N형 코팅하는 단계는 탄소원과 규소원(실리콘원)을 챔버에 투입할 수 있다. 탄소원(예, C3H8)은 60sccm 이내로, 규소원(예, SiH4)은 300sccm으로 이루어질 수 있다.
챔버를 N형 코팅하는 단계는 온도가 1500℃일 수 있다. 공정 상 50℃ 정도의 편차가 발생할 수 있다. 편차가 커지는 경우 N형 코팅이 이루어진 영역의 편차가 발생하고 코팅된 N형의 입자가 분리되는 문제가 발생할 수 있다.
또한, 챔버를 N형 코팅하는 단계는200mbar의 압력이 가해질 수 있다. 공정 상 20mbar의 편차가 발생할 수 있으며, 편차가 커지면 N형 코팅이 이루어진 영역의 편차가 발생하고 코팅된 N형의 입자가 분리되는 문제가 발생할 수 있다.
에피택셜 성장시키는 단계는 예열단계(S10), 성장단계(S20), 및 냉각단계(S30)를 포함할 수 있다. 예열 단계(S10)는 온도를 약 1000도까지 1차 가열하고, 약 1500도 내지 1700도까지 2차 가열할 수 있다. 1차 가열은 웨이퍼(10) 표면의 오염물질을 제거하는 단계일 수 있다.
성장단계(S20)는 약 1500도 내지 1700도의 온도로 조절된 챔버에 성장 가스와 도핑 가스, 및 희석 가스를 포함하는 반응 소스를 주입하여 에피택셜층을 성장시킬 수 있다.
이때, 회전판(120)의 고속 회전에 의해 웨이퍼(10)의 중앙은 가스의 농도가 상대적으로 낮을 수 있다. 그러나, 웨이퍼(10)의 중앙은 바닥면(121)의 중앙부(121a)에 접촉하므로 상대적으로 온도가 높을 수 있다.
이와 반대로 웨이퍼(10)의 가장자리는 고속 회전에 의해 가스의 농도가 높을 수 있다. 그러나, 웨이퍼(10)의 가장자리는 바닥면(121)의 테두리부(121b)와 이격되므로 상대적으로 온도가 낮을 수 있다. 이에, 웨이퍼(10)의 중앙은 가스 농도는 낮은 반면 온도가 높고, 웨이퍼(10)의 가장자리는 가스 농도가 높은 반면 온도가 낮을 수 있다. 이에, 가장자리를 냉각시켜 웨이퍼(10)의 중앙과 가장자리에서 성장되는 에피택셜층의 두께는 균일하게 할 수 있다. 이후 성장이 완료되는 챔버를 냉각하여 성장을 종료할 수 있다.
도 3은 회전판과 웨이퍼의 평면도이고, 도 4는 회전판의 개념도이다.
도 3을 참조하면, 회전판(120)의 측벽(122)은 돌출된 복수 개의 돌기(122a)를 포함할 수 있다. 복수 개의 돌기(122a)는 웨이퍼(10)의 측면을 지지할 수 있다. 이 경우 돌기(122a)와 웨이퍼(10)의 측면은 접촉면적이 작으므로 열 전달 효율이 감소할 수 있다. 따라서, 웨이퍼(10)의 가장자리에 인가되는 열을 최소화할 수 있다. 또한, 복수 개의 돌기(122a) 사이의 틈(H1)으로 가스(G1)가 유입되어 바닥면(121)의 테두리부(121b)를 냉각시키기 유리할 수 있으나, 이에 한정되는 것은 아니다.
도 4를 참조하면, 웨이퍼(10)의 후면이 전체적으로 회전판(120)의 바닥과 접촉(P1)하는 경우에는 웨이퍼(10)의 전체면이 가열되어 반응이 활발해질 수 있다. 그러나, 가스의 농도는 회전판(120)의 회전 등에 의해 회전판(120)의 중앙에 비해 외측에서 높을 수 있다. 따라서, 웨이퍼(10)의 전체면이 가열되는 경우 에피택셜층(3)은 가장자리(3a)에서 두께가 두꺼워지게 된다. 이러한 경우, 앞서 설명한 바와 같이 회전판(120)의 측벽(122)은 측벽에 돌기(122a)를 형성할 수 있다.
도 5는 실시예에 따른 효과를 설명하는 그래프이다.
하기 표 1은 도 5에서 B 내지 E는 제1 실시예 내지 제4 실시예에 따라 제작한 에피택셜 웨이퍼 중 각 N형 층의 도펀터의 농도를 나타내고, A는 비교예에 따라 제작한 에피택셜 웨이퍼 중 N형 층의 도펀트의 농도를 나타낸다. (도 5에서 x축은 실험이 이루어진 각 회차를 나타내고, y축은 n형 층의 도핑 농도를 나타낸다)
| 최소 도펀트 농도 | 최대 도펀트 농도 | |
| 비교예1(A) | 0.5E1015 | 2.9E1015 |
| 실시예1(B) | 3.6E1015 | 4.3E1015 |
| 실시예2(C) | 3.8E1015 | 4.5E1015 |
| 실시예3(D) | 4.2E1015 | 4.8E1015 |
| 실시예4(E) | 4.7E1015 | 4.9E1015 |
비교예1은 실시예에 따른 에피택셜 웨이퍼 제조방법의 준비단계에서 챔버를 베이크(bake)하는 단계, 실리콘원을 투입하는 단계 및 챔버를 N형 코팅하는 단계없이 에피택셜층(epitaxial layer)을 성장한 경우이다.
비교예 1은 에피택셜층을 재성장한 경우 N형 층의 도핑농도를 측정하였다. 재성장 전에 4H-SiC 반도체 기판을 서셉터에 장착하고, 챔버의 내부를 진공 분위기로 한 후, 수소가스를 210L 흘려 보내면서 압력을 80mbar로 조절하였다. 그리고 압력을 일정하게 유지하면서 챔버의 온도를 1580℃까지 승온시켰다. N2 성장가스는 10초, 도펀트는 0.1sccm~20sccm으로 5회 반복 공급하였다. SiH4 100~250sccm, C/Si ratio는 1.05을 선택하였다 성장 시간은 1시간으로하여 SiC 에피택셜 막을 성장하였다. 성장 종료시는 H2 가스 이외의 모든 가스의 공급을 중지하고 냉각을 진행하였다. 얻어진 SiC 에피택셜 웨이퍼는 FT-IR 장치를 사용하여 막두께를 측정하여 11.8um의 두께로 형성된 것을 확인하였다. 그리고 에피택셜층 재성장 이후에 N형 층의 도펀트의 농도는 이차 이온 질량분석기(SIMS, secondary ion mass spectroscopy)로 평가하였다.
실시예 1은 에피택셜 웨이퍼 제조방법의 준비단계에서 베이크 단계를 수행하였다. 베이크 단계는 2시간, 온도는 1700℃, 압력은 200mbar, 플로우는 220l로 수행하였다.
실시예 2는 에피택셜 웨이퍼 제조방법의 준비단계에서 실리콘원을 투입하는 단계를 수행하였다. 실리콘원을 투입하는 단계는 실리콘원을 40sccm으로 투입하였다. 이외의 조건은 실시예 1과 동일하다.
실시예 3은 에피택셜 웨이퍼 제조방법의 준비단계에서 챔버를 N형 코팅하는 단계를 수행하였다. 챔버를 N형 코팅하는 단계는 탄소원으로 C3H8가 60sccm, 규소원으로 SiH4가 300sccm으로 투입하였다.
실시예 4는 에피택셜 웨이퍼 제조방법의 준비단계에서 베이크(bake)하는 단계, 실리콘원을 투입하는 단계 및 챔버를 N형 코팅하는 단계를 모두 수행하였다.
상기 표 1을 참조하면, 실시 예 1 내지 실시예 4의 경우 재성장된 N형 층의 도펀트 농도가 3E1015이상임을 확인하였다. 이와 달리, 비교예의 경우 N형 층의 도펀트 농도가 최저 0.5 E1015임을 확인하였다. 이에, 에피택셜 웨이퍼 제조방법의 준비단계에서 베이크(bake)하는 단계, 실리콘원을 투입하는 단계 및 챔버를 N형 코팅하는 단계가 메모리 이펙트를 제거하는 매우 효과적인 방법임을 확인할 수 있다.
도 6은 실시예에 따른 에피택셜 웨이퍼를 도시한 도면이고, 도 7은 도 6에서 에피택셜 웨이퍼의 두께에 따른 농도를 도시한 도면이고, 도 8은 도 6의 변형예이다.
도 6을 참조하면, 실시예에 따른 에피택셜 웨이퍼 제조방법에 의해 제조된 에피택셜 웨이퍼는 반도체 기판(11), 반도체 기판(11) 상에 배치되는 버퍼층(12) 및 버퍼층(12) 상에 배치되는 에피층(13, 14)을 포함한다. 이하에서, 에피층(13, 14)은 N형 층(13)과 P형 층(14)이다.
먼저, 반도체 기판(11)은 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)일 수 있으며, 이에 따라 에피층(13, 14)도 도핑된 실리콘 카바이드 계열로 형성될 수 있다.
반도체 기판(11)이 실리콘 카바이드(SiC)인 경우, 에피층(13, 14)은 모두 n형 전도성 실리콘 카바이드계, 즉 실리콘 카바이드 나이트라이드(SiCN)로 형성될 수 있다.
이 경우, 성장가스는 반도체 기판과 격자 상수 일치가 가능한 물질을 포함할 수 있다.
성장가스는 SiH4+C3H8, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등과 같이 탄소 및 규소를 포함하는 물질이 이용될 수 있다. 성장가스는 SiH4 또는 C3H8일 수 있으나 반드시 이에 한정하지 않는다. 예시적으로, 성장가스는 제1 성장가스 및 제2 성장가스를 포함할 수 있으며, 제1 성장가스는 C3H8 이고, 제2 성장가스는 SiH4일 수도 있다. 그리고 제1 성장가스는 탄소원이고, 제2 성장가스는 규소원(실리콘원)일 수 있다.
도핑가스는 웨이퍼 상에 적층될 에피층(13, 14)을 N 타입(N형)으로 도핑시키고자 하는 경우, 질소 가스(N2)등의 5족 원소의 물질이 이용될 수 있다. 희석 가스(캐리어 가스)로는 수소 가스(H2)가 사용될 수 있으나 반드시 이에 한정하지 않는다.
그러나, 반드시 이에 한정되는 것은 아니고 에피층(13, 14)은 모두 p형 전도성 실리콘 카바이드계, 즉 알루미늄 실리콘 카바이드 (AlSiC)로 형성될 수도 있다.
반도체 기판(11)은 오프각이 3도~10도일 수 있다. 여기서, 오프각이란 (0001)Si면, (000-1)C면을 기준으로 반도체 기판(11)이 기울어진 각도로 정의할 수 있다.
반도체 기판(11)의 도핑 농도는 1×1018 cm- 3내지 1×1020 cm-3일 수 있으나, 반드시 이에 한정하지 않는다. 반도체 기판(11)의 도핑 농도는 두께 방향으로 일정할 수 있으나 반드시 이에 한정하지 않는다, 이하에서 도핑 농도는 각 층의 도펀트의 농도와 동일할 수 있다.
버퍼층(12)은 반도체 기판(11) 상에 배치될 수 있다. 버퍼층(12)은 두께 방향으로 도핑 농도가 변화할 수 있으나, 이러한 구성에 한정되는 것은 아니다. 버퍼층(12)은 도핑 농도가 변화할 수 있다. 예컨대, 버퍼층(12)의 도핑 농도는 최소 농도에서 피크 농도까지 변화할 수 있다. 여기서, 최소 농도는 5×1017 cm-3이고 피크 농도는 7×1018 cm-3일 수 있다. 최소 농도가 5×1017 cm-3보다 작거나 피크 농도가 7×1018 cm-3보다 큰 경우에는 반도체 기판(11)과 에피층(13, 14)의 격자 부정합을 효과적으로 완화하기 어려울 수 있다.
에피층(13, 14)은 버퍼층(12)이 형성된 이후, 어닐링 공정이 진행된 후에 버퍼층(12) 상에 형성될 수 있다. 이때, 에피층(13, 14)은 두께 방향으로 도핑 농도가 균일할 수 있으나 반드시 이에 한정하지 않는다. 에피층(13, 14)은 도핑 농도가 반도체 기판(11)으 도핑 농도 및 버퍼층(12)의 도핑농도보다 작을 수 있으나, 반드시 이에 한정되는 것은 아니다.
에피층(13, 14)은 버퍼층(12) 상에 배치될 수 있다. 에피층(13, 14)의 도핑 농도는 1×1015cm-3 내지 5×1018cm-3일 수 있다. 에피층(13, 14)은 두께 방향으로 도핑 농도가 변화할 수 있다. 예시적으로 도핑 농도는 두께 방향으로 증가할 수도 있고 감소할 수도 있다.
이 때, 반도체 기판(11)상에 에피층(13, 14)을 형성하는 경우 반도체 기판에 존재하는 기저면 전위는 에피층(13, 14)으로 전파될 수 있다. 따라서, 반도체 기판(11)에 형성된 기저면 전위가 에피층(13, 14)으로 전파될 때 이를 칼날 전위로 변환하는 것이 바람직할 수 있다.
그리고 반도체 기판(11)에 존재하는 기저면 전위를 종단하기 위해 반도체 기판(11)과 에피층(13, 14) 사이에 반도체 기판(11)과 도핑 농도 차이가 큰 층(미도시됨)을 형성하여 반도체 기판의 기저면 전위를 칼날 전위로 변환할 수 있다.
그리고 에피층(13, 14)의 평균 도핑 농도는 버퍼층(12)의 평균 도핑 농도보다 작을 수 있다. 에피층(13, 14)과 버퍼층(12)은 동일한 조성(SiC)을 가질 수 있다.
실시예에 따른 에피택셜 웨이퍼는 금속 반도체 전계효과 트랜지스터(MESFET)에 적용될 수 있다. 예를 들면, 본 발명에 따른 에피택셜층 위에 소스 및 드레인을 포함하는 오믹 콘택층을 형성함으로써 전계 효과 트랜지스터(MOSFET)를 제작할 수 있다. 이외에도 다양한 반도체 소자에 적용될 수 있다.
도 7을 참조하면, 에피택셜층 성장이후에 에피택셜층(epitaxial layer)을 재성장함에 있어서, 실시예에 따른 에피택셜 웨이퍼 제조방법에 의해 제조된 에피택셜 웨이퍼는 깊이(depth)가 2㎛ 내지 13㎛에 N 형(n 타입) 에피층이 형성될 수 있다. N 형 에피층은 질소(N)의 도핑 농도가 5E1015로 메모리 이펙트가 제거됨을 나타낸다. 다만, N형 에피층의 길이는 다양하게 변경될 수 있다. (여기서, 깊이는 에피택셜 웨이퍼의 상부층에서 하부층으로의 길이를 의미한다.)
도 8을 참조하면, 변형예로 에피택셜 웨이퍼는 반도체 기판(11), 반도체 기판(11) 상에 배치되는 버퍼층(12) 및 버퍼층(12) 상에 배치되는 제1 에피층(13, 14) 및 제1 에피층(13, 14) 상에 형성된 제2 에피층(15, 16)을 포함한다. 이하에서, 제1 피층(13, 14)은 N형 층(13)과 P형 층(14)으로 이루어지고, 제2 에피층(15, 16)은 N 형 층(15)과 P형 층(16)으로 이루어질 수 있다.
이 경우, 제1 에피층(13, 14) 형성 이후에 베이크(bake)하는 단계, 실리콘원을 투입하는 단계 및 챔버를 N형 코팅하는 단계 중 어느 하나를 수행한 후 제2 에피층(15, 16)을 형성할 수 있다.
이로써, 앞서 설명한 바와 같이 제2 에피층(15, 16)에서 N형 층(15)에 메모리 이펙트가 제거될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
Claims (10)
- 에피택셜 성장이 이루어진 에피택셜 웨이퍼 제조장치의 회전판에 웨이퍼를 배치시키는 준비단계-상기 웨이퍼는 상기 회전판의 바닥과 접촉함-; 및
상기 에피택셜 웨이퍼 제조장치에 성장 가스와 도핑 가스, 및 희석 가스를
포함하는 반응 소스를 주입하여 에피택셜 성장시키는 단계를 포함하고,
상기 웨이퍼를 배치시키는 준비단계는,
챔버를 베이크(bake)하는 단계, 실리콘원을 투입하는 단계, 및 챔버를 N형 코팅하는 단계를 모두 포함하는 에피택셜 웨이퍼 제조방법.
- 제1항에 있어서,
챔버를 베이크(bake)하는 단계는 챔버에 열을 1500℃ 내지 1950℃로 가하는 에피택셜 웨이퍼 제조방법.
- 제1항에 있어서,
실리콘원을 투입하는 단계는 성장 가스 중 실란(SiH4)를 투입하는 에피택셜 웨이퍼 제조방법.
- 제1항에 있어서,
챔버를 N형 코팅하는 단계는 성장가스를 챔버에 투입하는 에피택셜 웨이퍼 제조방법.
- 제4항에 있어서,
성장 가스는 제1 성장가스와 제2 성장가스를 포함하고,
제1 성장가스의 투입량와 제2 성장가스의 투입량의 비율(ratio)이 1:5인 에피택셜 웨이퍼 제조방법.
- 제5항에 있어서,
제1 성장가스는 C3H8 이고, 제2 성장가스는 SiH4인 에피택셜 웨이퍼 제조방법.
- 제1항에 있어서,
에피택셜 성장시키는 단계는 에피택셜 성장을 반복하여 N형 코팅과 P형 코팅을 순차적으로 수행하고,
제1 에피택셜 성장 이후 제2 에피택셜 전에 챔버를 베이크(bake)하는 단계, 실리콘원을 투입하는 단계 및 챔버를 N형 코팅하는 단계를 수행하는 에피택셜 웨이퍼 제조방법.
- 제1항에 있어서,
상기 회전판의 가장자리를 냉각시켜 웨이퍼의 중앙과 가장자리의 성장된 에피택셜층의 두께는 균일하게 하는 단계를 더 포함하는 에피택셜 웨이퍼 제조방법.
- 제1항에 있어서,
회전판의 측벽은 돌출된 복수 개의 돌기를 포함하는, 에피택셜 웨이퍼 제조방법.
- 제1항에 있어서,
재성장된 N형 층의 도펀트 농도는이상인, 에피택셜 웨이퍼 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170113435A KR102417484B1 (ko) | 2017-09-05 | 2017-09-05 | 에피택셜 웨이퍼 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170113435A KR102417484B1 (ko) | 2017-09-05 | 2017-09-05 | 에피택셜 웨이퍼 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190026470A KR20190026470A (ko) | 2019-03-13 |
| KR102417484B1 true KR102417484B1 (ko) | 2022-07-05 |
Family
ID=65762034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170113435A KR102417484B1 (ko) | 2017-09-05 | 2017-09-05 | 에피택셜 웨이퍼 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102417484B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015122443A (ja) | 2013-12-24 | 2015-07-02 | 昭和電工株式会社 | ＳｉＣエピタキシャルウェハの製造装置およびＳｉＣエピタキシャルウェハの製造方法 |
| JP2017055086A (ja) * | 2015-09-11 | 2017-03-16 | 昭和電工株式会社 | ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣエピタキシャルウェハの製造装置 |
| JP2017059576A (ja) * | 2015-09-14 | 2017-03-23 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101936170B1 (ko) * | 2011-12-19 | 2019-01-08 | 엘지이노텍 주식회사 | 탄화규소 에피 웨이퍼 제조 방법 |
| KR101942536B1 (ko) * | 2011-12-19 | 2019-01-29 | 엘지이노텍 주식회사 | 탄화규소 에피 웨이퍼 제조 방법 |
| KR20140055338A (ko) * | 2012-10-31 | 2014-05-09 | 엘지이노텍 주식회사 | 에피택셜 웨이퍼 및 그 제조 방법 |
| KR20140055336A (ko) * | 2012-10-31 | 2014-05-09 | 엘지이노텍 주식회사 | 에피택셜 웨이퍼 및 그 제조 방법 |
| KR102383833B1 (ko) * | 2015-07-09 | 2022-04-06 | 주식회사 엘엑스세미콘 | 탄화규소 에피 웨이퍼 및 이의 제조 방법 |
-
2017
- 2017-09-05 KR KR1020170113435A patent/KR102417484B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015122443A (ja) | 2013-12-24 | 2015-07-02 | 昭和電工株式会社 | ＳｉＣエピタキシャルウェハの製造装置およびＳｉＣエピタキシャルウェハの製造方法 |
| JP2017055086A (ja) * | 2015-09-11 | 2017-03-16 | 昭和電工株式会社 | ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣエピタキシャルウェハの製造装置 |
| JP2017059576A (ja) * | 2015-09-14 | 2017-03-23 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190026470A (ko) | 2019-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101478331B1 (ko) | 에피택셜 탄화규소 단결정 기판의 제조 방법 | |
| KR101897062B1 (ko) | 탄화규소 에피 웨이퍼 및 이의 제조 방법 | |
| CN107026077B (zh) | 半导体器件的制造方法及衬底处理装置 | |
| CN104867818B (zh) | 一种减少碳化硅外延材料缺陷的方法 | |
| US20130023111A1 (en) | Low temperature methods and apparatus for microwave crystal regrowth | |
| JP2014058411A (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
| WO2012040505A2 (en) | Processing systems and apparatuses having a shaft cover | |
| JP6002037B2 (ja) | 半導体デバイス形成方法 | |
| KR102417484B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
| KR102565964B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
| KR102565962B1 (ko) | 에피택셜 웨이퍼 제조장치 및 제조방법 | |
| US20140353684A1 (en) | Silicon carbide epitaxial wafer and method for fabricating the same | |
| KR102357328B1 (ko) | 도핑된 ⅳ족 재료들을 성장시키는 방법 | |
| JP7255473B2 (ja) | 炭化ケイ素多結晶基板の製造方法 | |
| JP7400337B2 (ja) | 炭化ケイ素多結晶基板の製造方法 | |
| KR101926678B1 (ko) | 탄화규소 에피 웨이퍼 및 이의 제조 방법 | |
| KR101942536B1 (ko) | 탄화규소 에피 웨이퍼 제조 방법 | |
| EP3799110A1 (en) | Group iii nitride semiconductor substrate and method of producing same | |
| KR102339608B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
| JP7247819B2 (ja) | 炭化ケイ素多結晶基板の製造方法 | |
| JP7392526B2 (ja) | 炭化ケイ素単結晶基板の製造方法 | |
| KR102474331B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
| KR101916226B1 (ko) | 증착 장치 및 증착 방법 | |
| US20220172949A1 (en) | Manufacturing method of a sic wafer with residual stress control | |
| CN106605302A (zh) | 碳化硅外延晶片及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |