KR20140055336A - 에피택셜 웨이퍼 및 그 제조 방법 - Google Patents

에피택셜 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR20140055336A
KR20140055336A KR1020120122005A KR20120122005A KR20140055336A KR 20140055336 A KR20140055336 A KR 20140055336A KR 1020120122005 A KR1020120122005 A KR 1020120122005A KR 20120122005 A KR20120122005 A KR 20120122005A KR 20140055336 A KR20140055336 A KR 20140055336A
Authority
KR
South Korea
Prior art keywords
epitaxial layer
growth
epitaxial
gas
doping
Prior art date
Application number
KR1020120122005A
Other languages
English (en)
Inventor
강석민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120122005A priority Critical patent/KR20140055336A/ko
Priority to TW102138096A priority patent/TW201417149A/zh
Priority to CN201310520811.XA priority patent/CN103789822A/zh
Priority to JP2013225125A priority patent/JP2014093526A/ja
Priority to US14/068,134 priority patent/US20140117381A1/en
Priority to EP13191058.0A priority patent/EP2728609B1/en
Publication of KR20140055336A publication Critical patent/KR20140055336A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 기판, 및 상기 기판상에 형성된 에피택셜 구조체를 포함하되, 상기 에피텍셜 구조체는 n타입 또는 p타입으로 도핑되고, 중심부에서 가장자리까지의 도핑 균일도가 10%이하인 에피택셜 웨이퍼 및 그 제조방법을 개시한다.

Description

에피택셜 웨이퍼 및 그 제조 방법{EPITAXIAL WAFER AND METHOD FOR FABRICATING THE SAME}
본 발명은 에피택셜 웨이퍼의 제조에 관한 것으로서, 보다 구체적으로는 도핑 균일도가 향상된 에피택셜 웨이퍼 및 그 제조방법에 관한 것이다.
에피택셜 성장은 통상적으로 화학 기상 증착 프로세스를 포함하며, 단결정 실리콘 웨이퍼와 같은 기판은 기상/액상/고상의 실리콘 복합물이 웨이퍼 표면에 걸쳐 전달되어 열분해 또는 분해에 영향을 미치는 동안 가열된다. 단결정 실리콘 웨이퍼가 기판으로 사용될 때, 실리콘은 단결정 구조의 성장을 지속시키는 방식으로 적층된다. 또한 이때, 특정 극성(N-type 또는 P-type)을 갖는 기판을 제작하고자 하는 경우, 그 에피택셜 성장 과정에 소정의 도핑 가스를 함께 주입하게 된다. 그리고 이때, 도핑된 에피택셜 웨이퍼에서는 그 중심에서부터 가장자리까지의 도핑 균일도가 설계 사양에 따라 허용된 범위 내를 만족하는 것이 중요하다. 따라서, 도핑 균일도를 개선시킬 수 있는 에피택셜 웨이퍼의 제조 방법 및 프로세스가 요구된다.
본 발명은 에피택셜 웨이퍼의 도핑 균일도가 향상되어, 특성 및 수율이 향상된 고품질의 에피택셜 웨이퍼 및 그 제조방법을 제공한다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼는, 기판, 및 상기 기판상에 형성된 에피택셜 구조체를 포함하되, 상기 에피텍셜 구조체는 n타입 또는 p타입으로 도핑되고, 중심부에서 가장자리까지의 도핑 균일도가 10%이하로 형성될 수 있다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼에서, 상기 에피택셜 구조체는 기판상에 형성된 제1에피택셜층과, 상기 제1에피택셜층상에 형성된 제2에피택셜층을 포함한다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼에서, 상기 제1에피택셜층과 제2에피택셜층의 조성은 동일할 수 있다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼에서, 상기 기판은 탄화규소 기판이고, 상기 제1에피택셜층과 제2에피택셜층은 n형 전도성 탄화규소로계로 형성될 수 있다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼에서, 상기 제1에피택셜층의 두께는 1.0㎛ 이하일 수 있다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼 제조방법은, 챔버 내에 반도체 웨이퍼를 마련하는 단계; 및 상기 반도체 웨이퍼를 미리 지정된 회전 속도로 회전시키면서, 에피택셜 도핑 성장을 위한 성장 가스와 도핑 가스를 포함하는 반응 소스를 주입하여 상기 반도체 웨이퍼 상에 상기 반응 소스에 의한 에피택셜층을 성장시키는 단계를 포함한다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼 제조방법에서, 상기 성장 가스는 규소과 탄소를 포함하는 화합물을 함유할 수 있다. 또한 이때, 상기 주입된 도핑 가스 중 상기 에피택셜층에 도핑될 도핑 원소에 상응하는 소스 가스의 희석비는, 상기 에피택셜층의 탄소/규소 비율이 1 이상인 경우 1/10 ~ 1/100 범위 내로 설정되도록 조절되고, 상기 에피택셜층의 탄소/규소 비율이 1 미만인 경우 1/30 ~ 1/70 범위 내로 설정되도록 조절될 수 있다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼 제조방법에서, 상기 미리 지정된 반도체 웨이퍼의 회전 속도는 분당 50회 ~ 분당 100회 내로 설정될 수 있다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼 제조방법에서, 상기 도핑 가스는 상기 소스 가스와 희석 가스를 포함하되, 상기 에피택셜층이 N 타입 도핑되는 경우, 상기 소스 가스는 질소 가스가 이용되고, 상기 희석 가스는 수소 가스가 이용될 수 있다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼 제조방법에서, 상기 에피택셜층을 성장시키는 단계는, 상기 챔버 내에 마련된 반도체 웨이퍼 상에 에피택셜 성장을 위한 상기 반응 소스를 주입하여 지정된 제1 성장 속도로 에피택셜층을 지정된 제1 두께만큼 성장시키는 예비 성장 공정; 및 상기 반도체 웨이퍼 상에 상기 반응 소스를 주입하여 지정된 제2 성장 속도로 상기 에피택셜층을 목표 두께까지 성장시키는 후속 성장 공정을 포함할 수 있다. 여기서, 상기 제1 성장 속도는 상기 제2 성장 속도 보다 저속이며, 상기 후속 성장 공정은 상기 예비 성장 공정과 단속되지 않는다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼 제조방법에서, 상기 후속 성장 공정은 중간 성장 공정을 매개로 상기 예비 성장 공정에 연이어 수행되고, 상기 중간 성장 공정은, 상기 제1 성장 속도로부터 상기 제2 성장 속도까지 성장 속도가 선형적으로 또는 계단식으로 증가되면서, 상기 반도체 웨이퍼 상에 상기 반응 소스를 주입하여 상기 에피택셜층을 성장시키는 단계일 수 있다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼 제조방법에서, 상기 예비 성장 공정은 탄소/규소 비율(ratio)이 0.7에서 1 미만의 값을 갖고, 상기 후속 성장 공정은 탄소/규소 비율이 1 이상의 값을 갖도록 제어될 수 있다.
본 발명의 실시예에 의하면, 에피택셜 웨이퍼의 도핑 균일도가 향상되어, 특성 및 수율이 향상된 고품질의 에피택셜 웨이퍼를 제조할 수 있다.
도 1은 본 발명에 적용될 수 있는 에피택셜 성장 방식의 일 실시예를 설명하기 위한 도면이고,
도 2는 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 방법을 나타낸 순서도이고,
도 3은 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 방법을 적용한 실험례이고,
도 4는 본 발명의 실시예에 따른 에피택셜 웨이퍼의 개념도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
본 발명은, 제조된 에피택셜 웨이퍼의 도핑 균일도를 향상시킬 수 있는 방법을 제공한다. 이러한 에피택셜 웨이퍼의 도핑 균일도는 도핑 공정시의 온도, 압력, C/Si 비율(ratio), Si/H2 비율, 웨이퍼 회전 속도 등의 변수들에 의해서 달라질 수 있다. 이 중에서도 도핑 균일도 향상을 위해서는 주입되는 도핑 가스 중 실제 도핑될 원소에 상응하는 소스 가스의 희석비가 가장 중요한 변수로 작용한다. 본 발명에서는 웨이퍼의 중심으로부터 가장자리까지의 도핑 균일도가 10% 이하의 오차 범위를 갖도록 하는 방법을 제공하며, 이를 위해 주입되는 도핑 가스 중 상기 소스 가스의 희석비를 C/Si 비율에 따라 적절히 조절하고 또한 웨이퍼 회전 속도를 그에 맞춰 적절히 조절하는 방법을 이용한다. 이는 이하 첨부된 도면들에 관한 상세한 설명을 통해 명확히 이해될 수 있을 것이다.
도 1은 본 발명에 적용될 수 있는 에피택셜 성장 방식의 일 실시예를 설명하기 위한 도면이고, 도 2는 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 방법을 나타낸 순서도이다. 그리고 도 3은 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 방법을 적용한 실험례이다.
이하, 도 2의 순서도를 중심으로 도 1 및 도 3을 참조하여 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 방법에 관하여 상세히 설명한다.
도 2를 참조하면, 단계 S210에서 반응 챔버 내에 반도체 웨이퍼(도 1의 도면부호 110 참조)를 마련한 후, 그 반도체 웨이퍼 상에 에피택셜 도핑 성장을 위한 반응 소스를 주입한다(단계 S220 참조). 여기서, 반응 소스는, 에피택셜 성장의 소스가 되는 성장 가스와, 그 성장 과정에서 도핑을 수행하기 위한 도핑 가스를 포함한다. 그리고 도핑 가스는, 에피택셜 성장에 의해 적층될 에피택셜층(도 1의 15 참조)에 실제 도핑이 이루어지는 원소에 상응하는 소스 가스와, 그 소스 가스를 희석하는데 이용되는 희석 가스를 포함한다.
본 발명의 실시예에서는, 위 단계 S220에 따른 반응 소스의 주입 공정에서, 단계 S230에서와 같이 웨이퍼 회전 속도의 제어(조절) 및 소스 가스의 희석비의 제어를 수행하게 된다. 이러한 웨이퍼 회전 속도 및 소스 가스의 희석비 조절은 다음과 같은 방법이 이용될 수 있다.
예를 들어, 에피택셜 성장이 이루어질 기판인 반도체 웨이퍼가 도 1에 도시된 바와 같이 탄화규소 계열의 웨이퍼(4H-SiC 웨이퍼)가 이용되는 경우, 에피택셜 성장을 위한 성장 가스로는 그 반도체 웨이퍼와 격자 상수 일치가 가능한 물질로서 SiH4+C3H8+H2, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등탄소 및 규소를 포함하는 물질이 이용될 수 있다. 그리고 위와 같은 에피택셜 성장 공정을 통해서 반도체 웨이퍼 상에 적층될 에피택셜층을 N 타입으로 도핑시키고자 하는 경우, 상기 소스 가스로는 질소 가스(N2)등의 5족 원소의 물질이 이용될 수 있다.
물론, 위 예시와 달리, 반도체 웨이퍼는 최종 제작하고자 하는 소자, 제품에 따라 이와 상이할 수 있음은 자명하다. 또한 반응 소스는 에피택셜층의 피적층 대상인 반도체 웨이퍼의 재질 및 종류에 따라서 상이해질 수 있다. 또한 실제 도핑에 관여할 소스 가스 또한 도핑될 타입(N 타입 또는 P 타입)에 따라 상이해질 수 있다. 다만, 이하에서는 설명의 편의 및 집중을 위해, 탄화규소 계열의 웨이퍼에 질소 가스를 소스 가스로 하여 에피택셜 도핑 성장을 시키는 경우를 가정하여 설명하기로 한다. 또한 소스 가스인 질소 가스를 희석할 용도의 희석 가스로는 수소 가스(H2)가 이용되는 것으로 가정하여 설명한다.
일반적으로 주입될 도핑 가스에서 소스 가스의 희석비는 다음과 같은 수식으로 정의될 수 있다.
[수학식]
소스 가스의 희석비 = (챔버 내로 주입되는 도핑 가스의 양)/{(소스 가스의 양)*(소스 가스의 양 + 희석 가스의 양)}
본 발명의 실시예에서는, 챔버 내로 주입되는 도핑 가스 중에서 실제 에피택셜층에 도핑될 도핑 원소에 상응하는 상기 소스 가스의 희석비를, 상기 에피택셜층의 C/Si 비율이 1 이상인 경우 1/10 ~ 1/100 범위 내로 설정되도록 조절하고, C/Si 비율이 1 미만인 경우 1/30 ~ 1/70 범위 내로 설정되도록 조절하는 방법을 이용한다.
또한 이때의 반도체 웨이퍼의 회전 속도는 분당 50회 ~ 분당 100회 내로 설정되도록 제어한다. 일반적으로 도핑 가스는 챔버 내에 배치된 주입구(Inlet)를 통해 공급되고 토출구(Outlet)으로 배출됨으로써 챔버 내에 일정한 농도를 유지하나, 실제로는 주입구가 위치한 부분의 도핑 농도가 토출구가 위치한 부분의 농도보다 상대적으로 높기 때문에 웨이퍼의 중심부에서 가장자리까지 균일한 농도로 도핑 가스를 공급할 수 없는 문제가 있다. 그러나, 에피택셜 성장시 웨이퍼를 분당 50회 ~ 분당 100회 회전하는 경우 웨이퍼에 공급되는 도핑 가스의 농도를 일정하게 유지할 수 있다.
위와 같은 조절폭 내에서 에피택셜 도핑 성장을 수행한 경우의 실험례가 도 3에 도시되고 있다. 도 3을 참조하면, 총 10회의 실험에서 모든 경우에 도핑 균일도가 10% 이내의 오차 범위 내의 값을 만족하고 있음을 확인할 수 있다. 일반적으로 상용품의 경우 15% 내외의 도핑 균일도를 갖는다는 점에서, 본 발명의 실시예에 따른 조건에서 도핑 성장된 에피택셜층의 도핑 균일도는 매우 우수함을 알 수 있다. 또한, 본 발명의 실시예에 따르면, 에피택셜층의 C/Si 비율에 따라 소스 가스의 희석비를 적절히 조절하고 또한 웨이퍼 회전 속도를 조절하는 매우 단순한 제어 과정만에 의해서도 매우 우수한 도핑 균일도를 확보할 수 있다.
상술한 조건 제어를 통한 에피택셜 성장은 도 2의 단계 S240에 도시된 바와 같이 그 에피택셜층이 설계상 의도하는 목표 두께로 성장될 때까지 계속된다.
이때, 본 발명의 실시예에 따른 에피택셜 성장 공정은 다음에 과정에 의할 수 있다. 즉, 상기 에피택셜 성장 공정은, 일 실시예에 의할 때, 도 1에 도시된 바와 같이, 상기 챔버 내에 마련된 반도체 웨이퍼 상에 에피택셜 성장을 위한 상기 반응 소스를 주입하여 지정된 제1 성장 속도로 에피택셜층을 지정된 제1 두께만큼 성장시키는 예비 성장 공정과, 상기 반도체 웨이퍼 상에 상기 반응 소스를 주입하여 지정된 제2 성장 속도로 상기 에피택셜층을 목표 두께까지 성장시키는 후속 성장 공정을 포함할 수 있다. 이때, 상기 제1 성장 속도는 상기 제2 성장 속도 보다 저속이며, 상기 후속 성장 공정은 상기 예비 성장 공정과 단속되지 않도록 한다.
이때, 상기 제1 성장 속도는, 예를 들어, 3 ~ 5 ㎛/h 이하의 속도(즉, 시간 당 3 ㎛ 이하 또는 5 ㎛ 이하의 두께로 에피택셜층이 적층되는 속도)로 설정될 수 있다. 여기서, 성장 속도는 챔버 내에 주입되는 반응 소스의 양(flux)을 조절함으로써 조절 가능하다.
일반적으로 에피택셜 성장을 빠른 성장 속도로 수행하는 경우 에피택셜층의 균일한 적층(성장)이 어려울 수 있다. 따라서 위 예비 성장 공정에서는 소정의 성장 온도를 유지함으로써 반응 소스에 의한 원자 간 이동도를 활발히 하여 고른 성장이 가능한 환경을 마련하되, 그 성장 속도는 낮춤으로써 그 원자들이 반도체 웨이퍼 상에 고르게 분포 및 성장될 수 있는 시간을 부여하는 것이다. 따라서 이러한 예비 성장 공정에 의하면 격자 불일치(lattice mismatch)를 줄여 표면 결함을 크게 줄여줄 수 있는 효과도 있다. 따라서 이와 같은 예비 성장 공정은 성장 초기의 격자 불일치에 따른 표면 결함을 줄여 후속 성장 공정을 돕기 위한 사전 공정이므로, 예비 성장 공정에 의해 성장되는 에피택셜층의 두께는 대략 0.5 ㎛ ~ 1.0 ㎛ 범위 내이면 충분할 수 있다. 여기서, 예비 성장 공정에 의해 성장될 에피택셜층의 두께는, 위 성장 온도 및 속도와 성장 시간 조절을 통해 조절 가능하다.
즉, 본 발명의 일 실시예에서는, 위와 같은 예비 성장 공정을 수행한 이후, 앞서 예비 성장 공정에 기반하여 성장된 에피택셜층 위에 본격적으로 에피택셜 성장을 수행하는 후속 성장 공정을 수행한다. 이러한 후속 성장 공정은 예비 성장 공정을 거친 후의 성장 공정이므로 예비 성장 공정에서의 성장 속도에 비해 매우 빠른 속도로 에피택셜 성장을 수행할 수 있다. 예를 들어, 후속 성장 공정은 20 ㎛/h 이상의 속도로 진행될 수 있다. 또한 이러한 후속 성장 공정에서의 성장 온도는 예를 들어 1500 ℃ ~ 1700 ℃ 범위에서 설정될 수 있다. 이러한 후속 성장 공정은 에피택셜층의 전체 두께가 성장시키고자 하는 목표 두께가 될 때까지 수행될 수 있다. 이때, 목표 두께는 에피택셜 웨이퍼의 활용 목적, 용도, 최종 소자, 제품의 성격, 설계치 등에 의해 상이해질 수 있다.
상술한 성장 조건들에 의할 때, 예비 성장 공정은 C/Si 비율(ratio)이 0.7 ~ 1 미만의 값을 갖고, 상기 후속 성장 공정은 C/Si 비율이 1 이상의 값을 갖게 된다. 따라서, 위와 같은 예비 성장 공정 및 후속 성장 공정에 의할 때, 예비 성장 공정에서는 소스 가스의 희석비가 1/30 ~ 1/70 범위 내로 설정되도록 제어하고, 후속 성장 공정에서는 소스 가스의 희석비가 1/10 ~ 1/100 범위 내로 설정되도록 제어할 수 있다.
또한 본 발명의 실시예에서, 상술한 후속 성장 공정은 상술한 예비 성장 공정과 단속되지 않고 진행된다. 즉, 반응 소스의 주입을 중단시키지 않는 상태로(성장 공정을 중단하지 않는 상태로) 연속적으로 진행된다. 이러한 성장 공정의 단속 없는 진행은 다음과 같은 다양한 방식들에 의해 진행될 수 있다.
먼저, 상기 후속 성장 공정은 예비 성장 공정에 바로 연이어 진행될 수도 있다. 또는 후속 성장 공정과 예비 성장 공정 사이에 중간 성장 공정이 삽입될 수도 있다. 이때, 중간 성장 공정은 상기 중간 성장 공정은, 예비 성장 공정에서의 성장 속도인 제1 성장 속도로부터 후속 성장 공정에서의 성장 속도인 상기 제2 성장 속도까지 성장 속도가 선형적으로 또는 계단식으로 증가되면서, 상기 반도체 웨이퍼 상에 상기 반응 소스를 주입하여 상기 에피택셜층을 성장시키는 단계일 수 있다.
도 4는 본 발명의 실시예에 따른 에피택셜 웨이퍼의 개념도이다.
본 발명에 따른 에피택셜 웨이퍼는 기판(100), 및 기판(100)상에 형성된 에피택셜 구조체(200)를 포함한다. 기판(100)은 탄화규소 계열의 웨이퍼일 수 있으며, 이에 대응하여 에피택셜 구조체(200)도 도핑된 탄화규소 구조체일 수 있다.
구체적으로 에피택셜 구조체(200)는, 기판(100)상에 형성되는 제1에피택셜층(210)과, 제1에피택셜층(210)상에 형성된 제2에피택셜층(220)을 포함한다. 이때, 1에피택셜층(210)과 제2에피택셜층(220)은 제조과정에서 회석비가 조절되고 웨이퍼를 회전시켜 에피 성장시키기 때문에 중심부에서 가장자리까지의 도핑 균일도가 10%이하로 유지될 수 있다.
제1에피택셜층(210)은 전술한 예비 성장 공정에 의해 기판(100)상에 형성됨으로써 전압 인가시 누설전류를 잡아주는 역할을 수행한다. 이때, 제1에피택셜층(210)은 1㎛ 이하의 두께를 가질 수 있다.
제2에피택셜층(220)은 전술한 후속 성장 공정에 의해 목표에 맞는 두께로 제조될 수 있으며, 표면 결함밀도는 0.5/cm2이하로 제작될 수 있다.
이때, 제1에피택셜층(210)과 제2에피택셜층(220)은 모두 n형 전도성 탄화규소계일 수 있다. 즉, 기판(100)이 탄화규소(SiC)인 경우, 제1에피택셜층(210)과 제2에피택셜층(220)은 탄화규소 나이트라이드(SiCN)로 형성될 수 있다.
그러나, 반드시 이에 한정되는 것은 아니고 제1에피택셜층(210)과 제2에피택셜층(220)은 모두 p형 전도성 탄화규소계일 수도 있다. 이 경우 제1에피택셜층(210)과 제2에피택셜층(220)은 알루미늄 탄화규소 (AlSiC)로 형성될 수 있다.
이러한 에피택셜 웨이퍼는 금속 반도체 전계효과 트랜지스터(MESFET)에 적용될 수 있다. 예를 들면, 본 발명에 따른 제2에피택셜층(220)위에 소스 및 드레인을 포함하는 오믹 콘택층을 형성함으로써 금속 반도체 전계 효과 트랜지스터(MESFET)를 제작할 수 있다. 이외에도 다양한 반도체 소자에 적용될 수 있다.
이상에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 쉽게 이해할 수 있을 것이다.
100: 기판 200: 에피택셜 구조체
210: 제1에피택셜층 220: 제2에피택셜층

Claims (12)

  1. 기판; 및
    상기 기판상에 형성된 에피택셜 구조체를 포함하되,
    상기 에피텍셜 구조체는 n타입 또는 p타입으로 도핑되고, 중심부에서 가장자리까지의 도핑 균일도가 10%이하인 에피택셜 웨이퍼.
  2. 제1항에 있어서,
    상기 에피택셜 구조체는 기판상에 형성된 제1에피택셜층과, 상기 제1에피택셜층상에 형성된 제2에피택셜층을 포함하는 에피택셜 웨이퍼.
  3. 제2항에 있어서,
    상기 제1에피택셜층과 제2에피택셜층의 조성은 동일한 에피택셜 웨이퍼.
  4. 제1항에 있어서,
    상기 기판은 탄화규소 기판이고, 상기 제1에피택셜층과 제2에피택셜층은 탄화규소로계로 형성된 에피택셜 웨이퍼.
  5. 제1항에 있어서,
    상기 제1에피택셜층의 두께는 1㎛ 이하인 에피택셜 웨이퍼.
  6. 챔버 내에 반도체 웨이퍼를 마련하는 단계; 및
    상기 반도체 웨이퍼를 미리 지정된 회전 속도로 회전시키면서, 에피택셜 도핑 성장을 위한 성장 가스와 도핑 가스를 포함하는 반응 소스를 주입하여 상기 반도체 웨이퍼 상에 상기 반응 소스에 의한 에피택셜층을 성장시키는 단계를 포함하고,
    상기 성장 가스는 규소과 탄소를 포함하는 화합물을 함유하고,
    상기 주입된 도핑 가스 중 상기 에피택셜층에 도핑될 도핑 원소에 상응하는 소스 가스의 희석비는, 상기 에피택셜층의 탄소/규소 비율이 1 이상인 경우 1/10 ~ 1/100 범위 내로 설정되도록 조절되고, 상기 에피택셜층의 탄소/규소 비율이 1 미만인 경우 1/30 ~ 1/70 범위 내로 설정되도록 조절되는, 에피택셜 웨이퍼의 제조 방법.
  7. 제6항에 있어서,
    상기 소스 가스의 희석비는 하기 수학식에 의해 정의되는 에피택셜 웨이퍼의 제조 방법.
    [수학식]
    소스 가스의 희석비 = (챔버 내로 주입되는 도핑 가스의 양)/{(소스 가스의 양)*(소스 가스의 양 + 희석 가스의 양)}
  8. 제6항에 있어서,
    상기 미리 지정된 반도체 웨이퍼의 회전 속도는 분당 50회 ~ 분당 100회 내로 설정되는, 에피택셜 웨이퍼의 제조 방법.
  9. 제6항에 있어서,
    상기 도핑 가스는 상기 소스 가스와 희석 가스를 포함하되,
    상기 에피택셜층이 N 타입 도핑되는 경우, 상기 소스 가스는 질소 가스가 이용되고, 상기 희석 가스는 수소 가스가 이용되는, 에피택셜 웨이퍼의 제조 방법.
  10. 제6항에 있어서,
    상기 에피택셜층을 성장시키는 단계는,
    상기 챔버 내에 마련된 반도체 웨이퍼 상에 에피택셜 성장을 위한 상기 반응 소스를 주입하여 지정된 제1 성장 속도로 에피택셜층을 지정된 제1 두께만큼 성장시키는 예비 성장 공정; 및
    상기 반도체 웨이퍼 상에 상기 반응 소스를 주입하여 지정된 제2 성장 속도로 상기 에피택셜층을 목표 두께까지 성장시키는 후속 성장 공정을 포함하고,
    상기 제1 성장 속도는 상기 제2 성장 속도 보다 저속이며, 상기 후속 성장 공정은 상기 예비 성장 공정과 단속되지 않는, 에피택셜 웨이퍼의 제조 방법.
  11. 제10항에 있어서,
    상기 후속 성장 공정은 중간 성장 공정을 매개로 상기 예비 성장 공정에 연이어 수행되고,
    상기 중간 성장 공정은, 상기 제1 성장 속도로부터 상기 제2 성장 속도까지 성장 속도가 선형적으로 또는 계단식으로 증가되면서, 상기 반도체 웨이퍼 상에 상기 반응 소스를 주입하여 상기 에피택셜층을 성장시키는 단계인, 에피택셜 웨이퍼의 제조 방법.
  12. 제10항에 있어서,
    상기 예비 성장 공정은 탄소/규소 비율(ratio)이 0.7에서 1 미만의 값을 갖고, 상기 후속 성장 공정은 탄소/규소 비율이 1 이상의 값을 갖도록 제어되는, 에피택셜 웨이퍼의 제조 방법.
KR1020120122005A 2012-10-31 2012-10-31 에피택셜 웨이퍼 및 그 제조 방법 KR20140055336A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020120122005A KR20140055336A (ko) 2012-10-31 2012-10-31 에피택셜 웨이퍼 및 그 제조 방법
TW102138096A TW201417149A (zh) 2012-10-31 2013-10-22 磊晶晶圓
CN201310520811.XA CN103789822A (zh) 2012-10-31 2013-10-29 外延片
JP2013225125A JP2014093526A (ja) 2012-10-31 2013-10-30 エピタキシャルウエハ
US14/068,134 US20140117381A1 (en) 2012-10-31 2013-10-31 Epitaxial Wafer, Method for Fabricating the Same, and Semiconductor Device Including the Same
EP13191058.0A EP2728609B1 (en) 2012-10-31 2013-10-31 Method for fabricating epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120122005A KR20140055336A (ko) 2012-10-31 2012-10-31 에피택셜 웨이퍼 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140055336A true KR20140055336A (ko) 2014-05-09

Family

ID=50887009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120122005A KR20140055336A (ko) 2012-10-31 2012-10-31 에피택셜 웨이퍼 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20140055336A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170006799A (ko) * 2015-07-09 2017-01-18 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR20190026470A (ko) * 2017-09-05 2019-03-13 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170006799A (ko) * 2015-07-09 2017-01-18 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR20190026470A (ko) * 2017-09-05 2019-03-13 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법

Similar Documents

Publication Publication Date Title
EP2728609B1 (en) Method for fabricating epitaxial wafer
KR101369355B1 (ko) 에피택셜 층 형성 동안에 형태를 제어하는 방법
US9873954B2 (en) Epitaxial wafer and method for fabricating the same
JP2002057109A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
KR101947926B1 (ko) 에피택셜 탄화규소 웨이퍼의 제조 방법
SE533083C2 (sv) Förfarande för framställning av halvledaranordning
US11183385B2 (en) Method for passivating silicon carbide epitaxial layer
KR102098297B1 (ko) 에피택셜 웨이퍼
KR20140055336A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102565964B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
JP2004343133A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
KR101782610B1 (ko) 탄화규소 에피 박막 성장 방법
KR20140055337A (ko) 에피택셜 웨이퍼 및 그 제조 방법
WO2020045172A1 (ja) エピタキシャル基板
KR102098209B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102474331B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
CN105002563B (zh) 碳化硅外延层区域掺杂的方法
KR20140070013A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20140055335A (ko) 에피택셜 웨이퍼 및 그 제조 방법
JP7259906B2 (ja) ヘテロエピタキシャルウェーハの製造方法
KR102339608B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102417484B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102131245B1 (ko) 에피택셜 웨이퍼
KR20140070015A (ko) 에피택셜 웨이퍼 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid