KR20140070013A - 에피택셜 웨이퍼 및 그 제조 방법 - Google Patents

에피택셜 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR20140070013A
KR20140070013A KR1020120137985A KR20120137985A KR20140070013A KR 20140070013 A KR20140070013 A KR 20140070013A KR 1020120137985 A KR1020120137985 A KR 1020120137985A KR 20120137985 A KR20120137985 A KR 20120137985A KR 20140070013 A KR20140070013 A KR 20140070013A
Authority
KR
South Korea
Prior art keywords
growth
amount
source
buffer layer
active layer
Prior art date
Application number
KR1020120137985A
Other languages
English (en)
Other versions
KR102053077B1 (ko
Inventor
강석민
황민영
김지혜
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120137985A priority Critical patent/KR102053077B1/ko
Priority to PCT/KR2013/010645 priority patent/WO2014084549A1/ko
Priority to CN201380070392.2A priority patent/CN104919571B/zh
Priority to US14/648,704 priority patent/US9793355B2/en
Publication of KR20140070013A publication Critical patent/KR20140070013A/ko
Application granted granted Critical
Publication of KR102053077B1 publication Critical patent/KR102053077B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

본 발명의 한 실시예에 따른 에피택셜 웨이퍼는 기판, 그리고 상기 기판 상에 형성된 버퍼층과 상기 버퍼층 상에 형성된 활성층을 포함하는 에피택셜 구조체를 포함하되, 상기 활성층의 표면 결함 밀도는 0.1개/cm2이하이다.

Description

에피택셜 웨이퍼 및 그 제조 방법{EPITAXIAL WAFER AND METHOD FOR FABRICATING THE SAME}
본 발명은 에피택셜 웨이퍼에 관한 것으로, 보다 상세하게는 표면 결함 밀도(Surface Defect Density)가 감소된 에피택셜 웨이퍼 및 그 제조 방법에 관한 것이다.
에피택셜 성장은 통상적으로 화학 기상 증착 프로세스를 포함하며, 단결정 실리콘 웨이퍼와 같은 기판은 기상/액상/고상의 실리콘 복합물이 웨이퍼 표면에 걸쳐 전달되어 열분해 또는 분해에 영향을 미치는 동안 가열된다. 단결정 실리콘 웨이퍼가 기판으로 사용될 때, 실리콘은 단결정 구조의 성장을 지속시키는 방식으로 적층된다. 그 결과, 기판 표면 상에 존재하는 결점은 결과적으로 에피택셜 웨이퍼의 품질에 직접적으로 영향을 미칠 수 있다.
표면 결함을 줄이기 위하여, 기판 상에 버퍼층(buffer layer)을 형성하고, 버퍼층 위에 활성층(active layer)을 형성하는 방법이 제안되고 있다(한국공개특허 제2004-7019420호). 그러나, 기판과 활성층 사이에 버퍼층을 형성하더라도 표면 결함 문제를 완전히 해소할 수는 없다. 따라서, 표면 결함이 거의 없는 고품질의 에피택셜 웨이퍼가 요구되는 현실을 만족시키기 위한 제조 방법이 필요하다.
본 발명이 해결하고자 하는 기술적 과제는 에피택셜 웨이퍼의 표면 결함 밀도가 감소되어, 특성 및 수율이 향상된 고품질의 에피택셜 웨이퍼 및 그 제조 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 에피택셜 웨이퍼는 기판, 상기 기판 상에 형성된 버퍼층 및 상기 버퍼층 상에 형성된 활성층을 포함하는 에피택셜 구조체를 포함하되, 상기 활성층의 표면 결함 밀도는 0.1개/cm2이하이다.
상기 에피택셜 구조체는 n타입 또는 p타입으로 도핑되고, 상기 버퍼층의 도핑 농도는 상기 활성층의 도핑 농도보다 높을 수 있다.
상기 기판은 실리콘 카바이드 기판이고, 상기 버퍼층과 상기 활성층은 n형 전도성 실리콘 카바이드계로 형성될 수 있다.
상기 에피택셜 구조체는 상기 버퍼층과 상기 활성층 사이에 형성된 중간층을 더 포함하고, 상기 중간층이 상기 버퍼층과 접하는 경계면의 도핑 농도와 상기 중간층이 상기 활성층과 접하는 경계면의 도핑 농도는 상이할 수 있다.
상기 중간층의 도핑 농도는 상기 버퍼층과 접하는 경계면에서 상기 활성층과 접하는 경계면으로 갈수록 감소할 수 있다.
본 발명의 한 실시예에 따른 에피택셜 웨이퍼의 제조 방법은 챔버 내에 마련된 기판 상에 에피택셜 성장을 위한 성장 소스, 도핑을 위한 도핑 소스 및 희석 가스를 포함하는 반응 가스를 주입하며, 제1 성장 온도에서 제1 성장 속도로 제1 두께만큼 버퍼층을 성장시키는 제1 성장 공정, 상기 반응 가스를 주입하며, 상기 제1 성장 공정에 연이어 수행되는 제2 성장 공정, 그리고 상기 반응 가스를 주입하며, 상기 제2 성장 공정에 연이어 수행되고, 제2 성장 온도에서 제2 성장 속도로 목표 두께까지 활성층을 성장시키는 제3 성장 공정을 포함하고, 상기 제1 성장 온도는 상기 제2 성장 온도보다 높고, 상기 제1 성장 속도는 상기 제2 성장 속도 보다 저속이며, 상기 제2 성장 공정 동안 주입되는 반응 가스 내의 성장 소스의 양은 상기 제1 성장 속도를 만족시키는 성장 소스의 양으로부터 상기 제2 성장 속도를 만족시키는 성장 소스의 양까지 증가하도록 설정된다.
상기 제2 성장 공정 동안 주입되는 반응 가스 내의 성장 소스의 양은 선형적 또는 단계적으로 증가하도록 설정될 수 있다.
상기 제2 성장 공정 동안 주입되는 반응 가스 내의 도핑 소스의 양은 상기 버퍼층에서의 도핑 농도를 만족시키는 도핑 소스의 양으로부터 상기 활성층에서의 도핑 농도를 만족시키는 도핑 소스의 양까지 증가하도록 설정될 수 있다.
상기 제2 성장 공정 동안 주입되는 반응 가스 내의 도핑 소스의 양은 0.1ml/min 내지 0.5ml/min으로부터 1.5ml/min 내지 2.5ml/min까지 선형적 또는 단계적으로 증가하도록 설정될 수 있다.
상기 제1 성장 속도는 1㎛ 내지 3㎛이고, 상기 제2 성장 속도는 20㎛ 이상이며, 상기 제2 성장 온도는 1500℃ 내지 1700℃이고, 상기 제1 성장 온도는 상기 제2 성장 온도에 비하여 10℃ 내지 300℃ 높게 설정될 수 있다.
상기 제2 성장 공정 동안 상기 제1 성장 온도로부터 상기 제2 성장 온도까지 감소될 수 있다.
상기 제1 성장 공정에서의 C/Si 비는 0.7 내지 0.8이고, Si/H2 비는 1/3000이하이며, 상기 성장 소스, 상기 도핑 소스 및 상기 희석 가스는 (챔버 내로 주입되는 반응 가스의 양(ml/min))/{(도핑 소스의 양(ml/min))*(도핑 소스의 양(ml/min) + 희석 가스의 양(ml/min))}에 따른 결과 값이 1/40 내지 1/1.5 min/ml를 만족하도록 주입될 수 있다.
상기 제1 두께는 0.5㎛ 내지 1㎛일 수 있다.
본 발명의 실시예에 의하면, 에피택셜 웨이퍼의 표면 결함 밀도가 감소되어, 특성 및 수율이 향상된 고품질의 에피택셜 웨이퍼를 제조할 수 있다. 특히, 표면 결함 밀도가 0.1개/cm2이하인 에피택셜 웨이퍼를 제조할 수 있다.
도 1은 본 발명의 한 실시예에 따른 에피택셜 웨이퍼의 단면도이다.
도 2는 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 공정을 설명하기 위한 도면이다.
도 3은 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 방법을 나타낸 순서도이다.
도 4는 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 방법에서의 성장 조건을 나타낸 예시 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에 " 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 발명의 실시예에 따르면, 제조된 에피택셜 웨이퍼의 표면 결함 밀도(surface defect density)를 줄일 수 있는 방법을 제공한다. 이러한 에피택셜 웨이퍼의 표면 결함 밀도는 초기에 투입되는 반응 가스의 양(flux), 성장 온도, 압력, 전체 가스의 양, C/Si 비율(ratio), Si/H2 비율 등의 변수들에 의해서 달라질 수 있다.
본 발명의 실시예에서는 이러한 표면 결함 밀도를 0.1/cm2 이하(즉, 1 cm2 당 0.1개 이하의 결함)로 줄이기 위한 방법을 제공하며, 이를 위해 성장 온도, 성장 속도(즉, 투입되는 반응 가스의 양), 버퍼층의 두께, C/Si 비율을 제어하는 방법을 이용한다. 이는 이하 첨부된 도면들에 관한 상세한 설명을 통해 명확히 이해될 수 있을 것이다.
도 1은 본 발명의 한 실시예에 따른 에피택셜 웨이퍼의 단면도이다.
도 1을 참조하면, 에피택셜 웨이퍼(100)는 기판(110), 기판(110) 상에 형성된 버퍼층(buffer layer, 120), 버퍼층(120) 상에 형성된 중간층(130) 및 중간층(130) 상에 형성된 활성층(active layer, 140)을 포함한다. 버퍼층(120), 중간층(130) 및 활성층(140)은 모두 에피택셜 성장에 의하여 형성되는 것으로, 이를 통칭하여 에피택셜 구조체라고 할 수 있다.
기판(100)은 실리콘 카바이드 계열의 웨이퍼일 수 있으며, 이에 따라 에피택셜 구조체도 도핑된 실리콘 카바이드 계열로 형성될 수 있다.
이때, 기판(100)이 실리콘 카바이드(SiC)인 경우, 에피택셜 구조체는 모두 n형 전도성 실리콘 카바이드계, 즉 실리콘 카바이드 나이트라이드(SiCN)로 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 에피택셜 구조체는 모두 p형 전도성 실리콘 카바이드계, 즉 알루미늄 실리콘 카바이드 (AlSiC)로 형성될 수도 있다.
버퍼층(120)은 기판(110)과 활성층(140) 간의 격자 상수 불일치로 인한 결정 결함을 줄이기 위하여 마련된 층으로, 활성층(140)보다 높은 도핑 농도를 가질 수 있다. 예를 들어, 버퍼층(120)의 도핑 농도는 5×1017/cm3내지 7×1018/cm3 이고, 활성층(140)의 도핑 농도는 1×1015/cm3 내지 5×1015/cm3 일 수 있다.
이에 따라, 중간층(130)이 버퍼층(120)과 접하는 경계면(A)의 도핑 농도와 활성층(140)과 접하는 경계면(B)의 도핑 농도는 상이할 수 있다. 즉, 중간층(130)의 도핑 농도는 버퍼층(120)과 접하는 경계면(A)로부터 활성층(140)과 접하는 경계면(B)로 갈수록 감소할 수 있다.
한편, 버퍼층(120)의 두께는 0.5㎛ 내지 1㎛이며, 활성층(140)의 두께는 목표에 맞는 두께로 제조될 수 있고, 표면 결함 밀도는 0.1개/cm2이하로 제작될 수 있다.
이러한 에피택셜 웨이퍼는 다양한 반도체 소자에 적용될 수 있다.
도 2는 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 공정을 설명하기 위한 도면이고, 도 3은 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 방법을 나타낸 순서도이다. 그리고 도 4는 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 방법에서의 성장 조건을 나타낸 예시 도면이다.
이하, 도 3의 순서도를 중심으로 도 2 및 도 4를 참조하여 본 발명의 실시예에 따른 에피택셜 웨이퍼의 제조 방법에 관하여 상세히 설명한다.
도 3을 참조하면, 반응 챔버 내에 기판(도 1 및 도 2의 도면부호 110 참조)을 마련한다(S300). 도 2를 참조할 때, 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)가 예시되고 있지만, 위 기판은 최종 제작하고자 하는 소자, 제품에 따라 이와 상이할 수 있음은 물론이다.
그리고, 챔버 내에 에피택셜 성장을 위한 성장 소스, 도핑을 위한 도핑 소스 및 희석 가스를 포함하는 반응 가스를 주입하며, 소정의 성장 온도에서 소정의 성장 속도로 0.5㎛ 내지 1㎛ 두께의 버퍼층을 성장 시킨다(S310, 도 2의 1st 스텝). 여기서, 기판으로 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)가 이용되는 경우, 에피택셜 성장을 위한 성장 소스로는 그 기판과 격자 상수 일치가 가능한 물질로서 SiH4+C3H8+H2, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등의 탄소 및 규소를 포함하는 실리콘 화합물이 이용될 수 있다. 그리고 기판(110) 상에 형성될 에피택셜 구조체를 N 타입으로 도핑 하고자 하는 경우, 도핑 소스로는 질소 가스(N2)등의 5족 원소의 물질이 이용될 수 있다.
물론, 위 예시와 달리, 성장 소스는 에피택셜 구조체의 피적층 대상인 기판(110)의 재질 및 종류에 따라서 상이해질 수 있다. 또한 실제 도핑에 관여할 도핑 소스 또한 도핑될 타입(N 타입 또는 P 타입)에 따라 상이해질 수 있다. 다만, 이하에서는 설명의 편의 및 집중을 위해, 실리콘 카바이드 계열의 기판에 질소 가스(N2)를 도핑 소스로 하여 에피택셜 도핑 성장을 시키는 경우를 가정하여 설명하기로 한다. 또한 도핑 소스인 질소 가스를 희석할 용도의 희석 가스로는 수소 가스(H2)가 이용되는 것으로 가정하여 설명한다.
버퍼층 성장 공정에서, C/Si 비는 0.7 내지 0.8이고, Si/H2 비는 1/3000이하이며, 반응 가스의 주입 파라미터를 1.5ml/min 내지 40ml/min으로 조절한다.
반응 가스의 주입 파라미터는 하기 수학식 1과 같이 정의될 수 있다.
[수학식 1]
주입 파라미터 = (a1*챔버 내로 주입되는 반응 가스의 양+b1)/{(a2*도핑 소스의 양+b2)*(a3*도핑 소스의 양 + a4*희석 가스의 양+b3)}
여기서, a1~a4는 양의 실수를 나타내고, b1~b3는 실수를 나타낸다. 예를 들어, a1=a2=a3=a4=1이고, b1=b2=b3=0일 수 있다. 여기서, 반응 가스의 양, 도핑 소스의 양 및 희석 가스의 양의 각각의 단위는 ml/min이다.
즉, 버퍼층 성장 공정에서, 반응 가스, 도핑 소스 및 희석 가스는 수학식 1에 따른 결과 값이 1/40 내지 1/1.5 min/ml(즉, 1.5ml/min 내지 40ml/min)을 만족하도록 주입될 수 있다.
이에 따라, 도핑 농도가 5×1017 내지 7×1018인 버퍼층을 얻을 수 있다.
이후, 챔버 내에 반응 가스를 연이어 주입하되, 성장 온도를 서서히 낮추고, 성장 소스의 양을 점차 증가 시킨다(S320, 도 2의 2nd 스텝).
그리고, 반응 가스를 연이어 주입하며, 소정의 성장 온도에서 소정의 성장 속도로 목표 두께까지 활성층을 성장시킨다(S330, 도 2의 3rd 스텝).
도 4와 같이, 버퍼층 성장 공정(S310)에서의 성장 온도는 활성층 성장 공정(S330)에서의 성장 온도보다 높게 설정된다. 예를 들어, 활성층 성장 공정에서의 성장 온도가 1500℃ 내지 1700℃인 경우, 버퍼층 성장 공정에서의 성장 온도는 이보다 10℃ 내지 300℃ 높게 설정될 수 있다.
그리고, 버퍼층(120)의 성장 속도는 활성층(140)의 성장 속도보다 낮게 설정된다. 예를 들어, 버퍼층(120)의 성장 속도는 1㎛/h 내지 3㎛/h이고, 활성층(140)의 성장 속도는 20㎛/h이상으로 설정될 수 있다. 성장 속도는 반응 가스 내의 성장 소스의 양에 따라 제어될 수 있다.
이를 위하여, 버퍼층 성장 공정과 활성층 성장 공정 사이에는 중간 성장 공정(S320, 도 2의 2nd 스텝)이 추가된다.
도 4와 같이, 중간 성장 공정 동안 성장 온도는 버퍼층 성장 공정에서의 성장 온도로부터 활성층 성장 공정에서의 성장 온도까지 감소된다.
그리고, 중간 성장 공정 동안 주입되는 반응 가스 내의 성장 소스의 양은 버퍼층 성장 공정에서의 성장 속도를 만족시키는 성장 소스의 양으로부터 활성층 성장 공정에서의 성장 속도를 만족시키는 성장 소스의 양까지 증가하도록 설정된다. 이때, 성장 소스의 양은 선형적으로 증가하거나 단계적으로 증가하도록 설정될 수 있다.
또한, 중간 성장 공정 동안 주입되는 반응 가스 내의 도핑 소스의 양은 버퍼층(120)의 도핑 농도를 만족시키는 도핑 소스의 양으로부터 활성층(140)의 도핑 농도를 만족시키는 도핑 소스의 양까지 증가하도록 설정된다. 일반적으로 버퍼층(120)의 도핑 농도가 활성층(140)의 도핑 농도보다 높지만, 활성층(140)의 성장 속도가 버퍼층(120)의 성장 속도보다 훨씬 빠르므로, 활성층 성장 공정에서 주입되는 성장 소스의 양이 버퍼층 성장 공정에서 주입되는 성장 소스의 양보다 훨씬 크다. 따라서, 중간 성장 공정 동안 주입되는 도핑 소스의 양도 성장 소스의 양과 함께 증가하도록 설정되어야 한다. 중간 성장 공정 동안 주입되는 도핑 소스의 양은, 예를 들면 0.1ml/min 내지 0.5ml/min으로부터 1.5ml/min 내지 2.5ml/min까지 선형적 또는 단계적으로 증가하도록 설정될 수 있다.
이러한 중간 성장 공정은 성장 온도 및 성장 속도가 활성층 성장 공정에서의 조건을 만족시킬 때까지 유지될 수 있다. 중간 성장 공정을 통하여 버퍼층(120) 및 활성층(140)과 구별되는 중간층(130)이 형성될 수 있다.
일반적으로 에피택셜 성장을 빠른 성장 속도로 수행하는 경우 균일한 적층(성장)이 어려울 수 있다. 따라서 버퍼층 성장 공정에서는 높은 성장 온도를 유지함으로써 성장 소스에 의한 원자 간 이동도를 활발히 하여 고른 성장이 가능한 환경을 마련하되, 그 성장 속도는 낮춤으로써 원자들이 기판 상에 고르게 분포 및 성장할 수 있는 시간을 부여하는 것이다. 따라서 이러한 버퍼층 성장 공정에 의하면 격자 불일치(lattice mismatch)를 줄여 표면 결함을 크게 줄여줄 수 있는 효과가 있다.
또한, 중간 성장 공정을 통해서 버퍼층 성장 공정과 활성층 성장 공정을 단속시키지 않고 자연스럽게 연이어 진행할 수 있다. 즉, 버퍼층 성장 공정으로부터 활성층 성장 공정에 이르기까지, 반응 소스의 주입을 중단시키지 않는 상태로(성장 공정을 중단하지 않는 상태로) 연속적으로 진행될 수 있다.
이상에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 쉽게 이해할 수 있을 것이다.

Claims (13)

  1. 기판, 그리고
    상기 기판 상에 형성된 버퍼층과 상기 버퍼층 상에 형성된 활성층을 포함하는 에피택셜 구조체를 포함하되,
    상기 활성층의 표면 결함 밀도는 0.1개/cm2이하인 에피택셜 웨이퍼.
  2. 제1항에 있어서,
    상기 에피택셜 구조체는 n타입 또는 p타입으로 도핑되고, 상기 버퍼층의 도핑 농도는 상기 활성층의 도핑 농도보다 높은 에피택셜 웨이퍼.
  3. 제1항에 있어서,
    상기 기판은 실리콘 카바이드 기판이고, 상기 버퍼층과 상기 활성층은 n형 전도성 실리콘 카바이드계로 형성된 에피택셜 웨이퍼.
  4. 제1항에 있어서,
    상기 에피택셜 구조체는 상기 버퍼층과 상기 활성층 사이에 형성된 중간층을 더 포함하고,
    상기 중간층이 상기 버퍼층과 접하는 경계면의 도핑 농도와 상기 중간층이 상기 활성층과 접하는 경계면의 도핑 농도는 상이한 에피택셜 웨이퍼.
  5. 제4항에 있어서,
    상기 중간층의 도핑 농도는 상기 버퍼층과 접하는 경계면에서 상기 활성층과 접하는 경계면으로 갈수록 감소하는 에피택셜 웨이퍼.
  6. 챔버 내에 마련된 기판 상에 에피택셜 성장을 위한 성장 소스, 도핑을 위한 도핑 소스 및 희석 가스를 포함하는 반응 가스를 주입하며, 제1 성장 온도에서 제1 성장 속도로 제1 두께만큼 버퍼층을 성장시키는 제1 성장 공정,
    상기 반응 가스를 주입하며, 상기 제1 성장 공정에 연이어 수행되는 제2 성장 공정, 그리고
    상기 반응 가스를 주입하며, 상기 제2 성장 공정에 연이어 수행되고, 제2 성장 온도에서 제2 성장 속도로 목표 두께까지 활성층을 성장시키는 제3 성장 공정을 포함하고,
    상기 제1 성장 온도는 상기 제2 성장 온도보다 높고, 상기 제1 성장 속도는 상기 제2 성장 속도 보다 저속이며,
    상기 제2 성장 공정 동안 주입되는 반응 가스 내의 성장 소스의 양은 상기 제1 성장 속도를 만족시키는 성장 소스의 양으로부터 상기 제2 성장 속도를 만족시키는 성장 소스의 양까지 증가하도록 설정되는 에피택셜 웨이퍼의 제조 방법.
  7. 제6항에 있어서,
    상기 제2 성장 공정 동안 주입되는 반응 가스 내의 성장 소스의 양은 선형적 또는 단계적으로 증가하도록 설정되는 에피택셜 웨이퍼의 제조 방법.
  8. 제6항에 있어서,
    상기 제2 성장 공정 동안 주입되는 반응 가스 내의 도핑 소스의 양은 상기 버퍼층에서의 도핑 농도를 만족시키는 도핑 소스의 양으로부터 상기 활성층에서의 도핑 농도를 만족시키는 도핑 소스의 양까지 증가하도록 설정되는 에피택셜 웨이퍼의 제조 방법.
  9. 제8항에 있어서,
    상기 제2 성장 공정 동안 주입되는 반응 가스 내의 도핑 소스의 양은 0.1ml/min 내지 0.5ml/min으로부터 1.5ml/min 내지 2.5ml/min까지 선형적 또는 단계적으로 증가하도록 설정되는 에피택셜 웨이퍼의 제조 방법.
  10. 제6항에 있어서,
    상기 제1 성장 속도는 1㎛ 내지 3㎛이고, 상기 제2 성장 속도는 20㎛ 이상이며,
    상기 제2 성장 온도는 1500℃ 내지 1700℃이고, 상기 제1 성장 온도는 상기 제2 성장 온도에 비하여 10℃ 내지 300℃ 높게 설정되는 에피택셜 웨이퍼의 제조 방법.
  11. 제10항에 있어서,
    상기 제2 성장 공정 동안 상기 제1 성장 온도로부터 상기 제2 성장 온도까지 감소되는 에피택셜 웨이퍼의 제조 방법.
  12. 제6항에 있어서,
    상기 제1 성장 공정에서의 C/Si 비는 0.7 내지 0.8이고, Si/H2 비는 1/3000이하이며, 상기 성장 소스, 상기 도핑 소스 및 상기 희석 가스는 (챔버 내로 주입되는 반응 가스의 양(ml/min))/{(도핑 소스의 양(ml/min))*(도핑 소스의 양(ml/min) + 희석 가스의 양(ml/min))}에 따른 결과 값이 1/40 내지 1/1.5 min/ml를 만족하도록 주입되는 에피택셜 웨이퍼의 제조 방법.
  13. 제6항에 있어서,
    상기 제1 두께는 0.5㎛ 내지 1㎛인 에피택셜 웨이퍼의 제조 방법.
KR1020120137985A 2012-11-30 2012-11-30 에피택셜 웨이퍼 및 그 제조 방법 KR102053077B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120137985A KR102053077B1 (ko) 2012-11-30 2012-11-30 에피택셜 웨이퍼 및 그 제조 방법
PCT/KR2013/010645 WO2014084549A1 (ko) 2012-11-30 2013-11-21 에피택셜 웨이퍼, 이를 이용한 스위치 소자 및 발광 소자
CN201380070392.2A CN104919571B (zh) 2012-11-30 2013-11-21 外延晶元，以及使用其的开关元件和发光元件
US14/648,704 US9793355B2 (en) 2012-11-30 2013-11-21 Epitaxial wafer and switch element and light-emitting element using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120137985A KR102053077B1 (ko) 2012-11-30 2012-11-30 에피택셜 웨이퍼 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140070013A true KR20140070013A (ko) 2014-06-10
KR102053077B1 KR102053077B1 (ko) 2020-01-08

Family

ID=51125006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120137985A KR102053077B1 (ko) 2012-11-30 2012-11-30 에피택셜 웨이퍼 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102053077B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170006799A (ko) * 2015-07-09 2017-01-18 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR20190026472A (ko) * 2017-09-05 2019-03-13 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338944A (en) * 1993-09-22 1994-08-16 Cree Research, Inc. Blue light-emitting diode with degenerate junction structure
JP2005079232A (ja) * 2003-08-29 2005-03-24 Shindengen Electric Mfg Co Ltd 高速スイッチングダイオードおよびその製造法
US20050118746A1 (en) * 2001-10-26 2005-06-02 Sumakeris Joseph J. Minimizing degradation of SiC bipolar semiconductor devices
US20060105559A1 (en) * 2004-11-15 2006-05-18 International Business Machines Corporation Ultrathin buried insulators in Si or Si-containing material
US20070015308A1 (en) * 2004-07-15 2007-01-18 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same
JP2007284298A (ja) * 2006-04-18 2007-11-01 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
US20070292999A1 (en) * 2006-06-16 2007-12-20 Cree, Inc. Transistors Having Implanted Channel Layers and Methods of Fabricating the Same
JP2008004888A (ja) * 2006-06-26 2008-01-10 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法。
US20100119849A1 (en) * 2007-07-26 2010-05-13 Nobuhiko Nakamura Sic epitaxial substrate and method for producing the same
US20110031534A1 (en) * 2008-04-24 2011-02-10 Sumitomo Electric Industries, Ltd PROCESS FOR PRODUCING Si(1-v-w-x)CwAlxNv BASE MATERIAL, PROCESS FOR PRODUCING EPITAXIAL WAFER, Si(1-v-w-x)CwAlxNv BASE MATERIAL, AND EPITAXIAL WAFER
JP2011121847A (ja) * 2009-12-14 2011-06-23 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
KR20110116203A (ko) * 2009-03-05 2011-10-25 미쓰비시덴키 가부시키가이샤 탄화규소 반도체 장치의 제조 방법
JP2011233932A (ja) * 2011-08-09 2011-11-17 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法
KR20120004214A (ko) * 2010-07-06 2012-01-12 엘지이노텍 주식회사 발광소자 및 그 제조방법
US20120049902A1 (en) * 2010-08-30 2012-03-01 Stmicroelectronics S.R.L. Integrated electronic device and method for manufacturing thereof

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338944A (en) * 1993-09-22 1994-08-16 Cree Research, Inc. Blue light-emitting diode with degenerate junction structure
US20050118746A1 (en) * 2001-10-26 2005-06-02 Sumakeris Joseph J. Minimizing degradation of SiC bipolar semiconductor devices
JP2005079232A (ja) * 2003-08-29 2005-03-24 Shindengen Electric Mfg Co Ltd 高速スイッチングダイオードおよびその製造法
US20070015308A1 (en) * 2004-07-15 2007-01-18 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same
KR20070035078A (ko) * 2004-07-15 2007-03-29 페어차일드 세미컨덕터 코포레이션 캐패시턴스 및 스위칭 손실을 감소시키기 위한 쇼트키다이오드 구조 및 그 제조 방법
US20060105559A1 (en) * 2004-11-15 2006-05-18 International Business Machines Corporation Ultrathin buried insulators in Si or Si-containing material
JP2007284298A (ja) * 2006-04-18 2007-11-01 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
US20070292999A1 (en) * 2006-06-16 2007-12-20 Cree, Inc. Transistors Having Implanted Channel Layers and Methods of Fabricating the Same
JP2008004888A (ja) * 2006-06-26 2008-01-10 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法。
US20100119849A1 (en) * 2007-07-26 2010-05-13 Nobuhiko Nakamura Sic epitaxial substrate and method for producing the same
US20110031534A1 (en) * 2008-04-24 2011-02-10 Sumitomo Electric Industries, Ltd PROCESS FOR PRODUCING Si(1-v-w-x)CwAlxNv BASE MATERIAL, PROCESS FOR PRODUCING EPITAXIAL WAFER, Si(1-v-w-x)CwAlxNv BASE MATERIAL, AND EPITAXIAL WAFER
KR20110116203A (ko) * 2009-03-05 2011-10-25 미쓰비시덴키 가부시키가이샤 탄화규소 반도체 장치의 제조 방법
US20110312161A1 (en) * 2009-03-05 2011-12-22 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
JP2011121847A (ja) * 2009-12-14 2011-06-23 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
KR20120004214A (ko) * 2010-07-06 2012-01-12 엘지이노텍 주식회사 발광소자 및 그 제조방법
US20120049902A1 (en) * 2010-08-30 2012-03-01 Stmicroelectronics S.R.L. Integrated electronic device and method for manufacturing thereof
JP2011233932A (ja) * 2011-08-09 2011-11-17 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170006799A (ko) * 2015-07-09 2017-01-18 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR20190026472A (ko) * 2017-09-05 2019-03-13 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법

Also Published As

Publication number Publication date
KR102053077B1 (ko) 2020-01-08

Similar Documents

Publication Publication Date Title
KR20210091081A (ko) 게르마늄 주석을 포함하는 막의 형성 방법 그리고 그 막을 포함하는 구조물 및 디바이스
KR101478331B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
KR101971597B1 (ko) 웨이퍼 및 박막 제조 방법
KR20120125315A (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법 및 이 방법에 의하여 얻은 에피택셜 탄화규소 단결정 기판
JP2014093526A (ja) エピタキシャルウエハ
JP2013239606A (ja) 炭化珪素エピタキシャルウェハの製造方法
WO2014122854A1 (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
KR20140055338A (ko) 에피택셜 웨이퍼 및 그 제조 방법
JP2014093525A (ja) エピタキシャルウエハ
KR102165614B1 (ko) 에피택셜 웨이퍼
US20160181096A1 (en) Method For Growing Germanium Epitaxial Films
KR102098297B1 (ko) 에피택셜 웨이퍼
KR20140070013A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102098209B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20130076365A (ko) 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼
JPWO2011090040A1 (ja) エピタキシャル結晶基板の製造方法
KR20140055337A (ko) 에피택셜 웨이퍼 및 그 제조 방법
JP2004363510A (ja) 半導体基板の製造方法
KR102165615B1 (ko) 에피택셜 웨이퍼
KR20140055335A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102131245B1 (ko) 에피택셜 웨이퍼
KR20140055336A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102610826B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20140070015A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102128495B1 (ko) 에피택셜 웨이퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant