KR20140055335A - 에피택셜 웨이퍼 및 그 제조 방법 - Google Patents

에피택셜 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR20140055335A
KR20140055335A KR1020120122004A KR20120122004A KR20140055335A KR 20140055335 A KR20140055335 A KR 20140055335A KR 1020120122004 A KR1020120122004 A KR 1020120122004A KR 20120122004 A KR20120122004 A KR 20120122004A KR 20140055335 A KR20140055335 A KR 20140055335A
Authority
KR
South Korea
Prior art keywords
growth
epitaxial layer
epitaxial
rate
temperature
Prior art date
Application number
KR1020120122004A
Other languages
English (en)
Inventor
강석민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120122004A priority Critical patent/KR20140055335A/ko
Priority to TW102138097A priority patent/TW201417150A/zh
Priority to CN201310523009.6A priority patent/CN103794642A/zh
Priority to JP2013225112A priority patent/JP2014093525A/ja
Priority to US14/068,641 priority patent/US20140117382A1/en
Priority to EP13191064.8A priority patent/EP2728610B1/en
Publication of KR20140055335A publication Critical patent/KR20140055335A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

본 발명은 기판, 및 상기 기판상에 형성된 제1에피택셜층과, 상기 제1에피택셜층상에 형성된 제2에피택셜층을 포함하는 에피택셜 구조체를 포함하되, 상기 제1에피택셜층과 제2에피택셜층의 조성은 동일한 에피택셜 웨이퍼를 개시한다.

Description

에피택셜 웨이퍼 및 그 제조 방법{EPITAXIAL WAFER AND METHOD FOR FABRICATING THE SAME}
본 발명은 에피택셜 웨이퍼에 관한 것으로서, 보다 구체적으로는 웨이퍼의 표면 결함 밀도(surface defect density)가 감소된 에피택셜 웨이퍼 및 그 제조방법에 관한 것이다.
에피택셜 성장은 통상적으로 화학 기상 증착 프로세스를 포함하며, 단결정 실리콘 웨이퍼와 같은 기판은 기상/액상/고상의 실리콘 복합물이 웨이퍼 표면에 걸쳐 전달되어 열분해 또는 분해에 영향을 미치는 동안 가열된다. 단결정 실리콘 웨이퍼가 기판으로 사용될 때, 실리콘은 단결정 구조의 성장을 지속시키는 방식으로 적층된다. 그 결과, 응집 실리콘 자기 간극 결점 등과 같은 기판 표면 상에 존재하는 결점은 결과적인 에피택셜 웨이퍼의 품질에 직접적으로 영향을 미칠 수 있다. 품질상의 이 영향은, 단결정 구조의 성장을 지속시킴으로써 기판 표면 상에 존재하는 결점이 성장을 계속하여 에피택셜층에서 새로운 결정 결점, 즉 성장 결점이 형성되는 것을 야기할 수 있다. 예컨대, 약 0.1 마이크론 내지 약 10 마이크론 이상의 범위의 에피택셜 스태킹 결점 및 힐록 (hillock)과 같은 표면 결함이 형성될 수 있다.
따라서, 에피택셜 성장 과정에서 이러한 표면 결함 문제가 실질적으로 없는 기판을 제작할 수 있는 방법 및 프로세스가 요구된다.
본 발명은 웨이퍼의 표면 결함 밀도가 감소되어, 특성 및 수율이 향상된 고품질의 에피택셜 웨이퍼 및 그 제조방법을 제공한다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼는, 기판, 및 상기 기판상에 형성된 제1에피택셜층과 상기 제1에피택셜층상에 형성된 제2에피택셜층을 포함하는 에피택셜 구조체를 포함하되, 상기 제1에피택셜층과 제2에피택셜층의 조성은 동일하게 형성될 수 있다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼에서, 상기 제2에피택셜층의 표면 결함 밀도는 0.5cm2이하일 수 있다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼에서, 상기 기판은 탄화규소 기판이고, 상기 제1에피택셜층과 제2에피택셜층은 탄화규소계로 형성될 수 있다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼에서, 상기 제1에피택셜층의 두께는 1㎛ 이하일 수 있다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼 제조방법은, 챔버 내에 마련된 반도체 웨이퍼 상에 에피택셜 성장을 위한 반응 소스를 주입하여 지정된 제1 성장 온도에서 지정된 제1 성장 속도로 에피택셜층을 지정된 제1 두께만큼 성장시키는 예비 성장 공정; 및 상기 반도체 웨이퍼 상에 상기 반응 소스를 주입하여 지정된 제2 성장 온도에서 지정된 제2 성장 속도로 상기 에피택셜층을 목표 두께까지 성장시키는 후속 성장 공정을 포함한다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼 제조방법에서, 상기 제1 성장 온도는 상기 제2 성장 온도 보다 고온이고, 상기 제1 성장 속도는 상기 제2 성장 속도 보다 저속이며, 상기 후속 성장 공정은 상기 예비 성장 공정과 단속되지 않는다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼 제조방법에서, 상기 후속 성장 공정은 상기 예비 성장 공정에 바로 연이어 수행되거나 또는 상기 예비 성장 공정을 연잇는 중간 성장 공정을 매개로 상기 중간 성장 공정에 연이어 수행될 수 있다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼 제조방법에서, 상기 중간 성장 공정은, 상기 제1 성장 온도로부터 상기 제2 성장 온도까지 성장 온도가 선형적으로 또는 계단식으로 감소되면서, 상기 반도체 웨이퍼 상에 상기 반응 소스를 주입하여 상기 에피택셜층을 성장시키는 단계일 수 있다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼 제조방법에서, 상기 중간 성장 공정은, 상기 성장 온도의 감소에 더불어, 상기 제1 성장 속도로부터 상기 제2 성장 속도까지 성장 속도가 선형적으로 또는 계단식으로 증가되면서, 상기 반도체 웨이퍼 상에 상기 반응 소스를 주입하여 상기 에피택셜층을 성장시키는 단계일 수 있다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼 제조방법에서, 상기 반도체 웨이퍼는 탄화규소 웨이퍼이고, 상기 반응 소스는 탄소 및 규소를 함유하는 고상, 액상 또는 기상의 물질일 수 있다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼 제조방법에서, 상기 제2 성장 온도는 1500 ℃ ~ 1650 ℃ 범위에서 설정되고, 상기 제1 성장 온도는 상기 제2 성장 온도 보다 10 ~ 300 ℃ 높은 온도로 설정되며, 상기 제2 성장 속도는 20 ㎛/h 이상의 속도로 설정되고, 상기 제1 성장 속도는 3 ㎛/h 이하의 속도로 설정되며, 상기 제1 두께는 1 ㎛ 이하로 설정될 수 있다.
본 발명의 일 측면에 따른 에피택셜 웨이퍼 제조방법에서, 상기 예비 성장 공정은 C/Si 비율(ratio)이 0.7 ~ 1의 값을 갖고, 상기 후속 성장 공정은 C/Si 비율이 1 이상의 값을 갖도록 제어될 수 있다.
본 발명의 실시예에 의하면, 웨이퍼의 표면 결함 밀도가 감소되어, 특성 및 수율이 향상된 고품질의 에피택셜 웨이퍼를 제조할 수 있다.
도 1은 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 공정을 설명하기 위한 도면이고,
도 2는 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 방법을 나타낸 순서도이고,
도 3은 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 방법에서의 성장 조건을 나타낸 예시 도면이고,
도 4는 본 발명의 다른 실시예에 따른 에피택셜 웨이퍼 제조 방법에서의 성장 조건을 나타낸 예시 도면이고,
도 5는 본 발명의 실시예에 따른 에피택셜 웨이퍼의 개념도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
본 발명은, 제조된 에피택셜 웨이퍼의 표면 결함 밀도(surface defect density)를 감소시킬 수 있는 방법을 제공한다. 이러한 에피택셜 웨이퍼의 표면 결함 밀도는 초기에 투입되는 반응 가스의 양(flux), 성장 온도, 압력, 전체 플럭스(flux), C/Si 비율(ratio), Si/H2 비율 등의 변수들에 의해서 달라질 수 있다. 본 발명에서는 이러한 표면 결함 밀도를 0.5/cm2 이하(즉, 1 cm2 당 0.5개 이하의 결함)로 줄이기 위한 방법을 제공하며, 이를 위해 성장 온도, 성장 속도(즉, 투입되는 반응 가스의 양), 예비 성장될 에피택셜층의 두께, C/Si 비율을 제어하는 방법을 이용한다. 이는 이하 첨부된 도면들에 관한 상세한 설명을 통해 명확히 이해될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 공정을 설명하기 위한 도면이고, 도 2는 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 방법을 나타낸 순서도이다. 그리고 도 3은 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 방법에서의 성장 조건을 나타낸 예시 도면이고, 도 4는 본 발명의 다른 실시예에 따른 에피택셜 웨이퍼 제조 방법에서의 성장 조건을 나타낸 예시 도면이다.
이하, 도 2의 순서도를 중심으로 도 1 및 도 3을 참조하여 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 방법에 관하여 상세히 설명한다. 또한 도 4를 참조하여, 본 발명의 에피택셜 웨이퍼 제조 방법에서의 다른 실시예에 따른 성장 조건에 관하여 설명하기로 한다.
도 2를 참조하면, 단계 S210에서 반응 챔버 내에 반도체 웨이퍼(도 1의 도면부호 110 참조)를 마련한 후, 본 발명의 실시예에서는 단계 S220과 같은 예비 성장 공정을 수행한다.
도 1을 참조할 때 탄화규소 계열의 웨이퍼(4H-SiC 웨이퍼)가 예시되고 있지만, 위 반도체 웨이퍼는 최종 제작하고자 하는 소자, 제품에 따라 이와 상이할 수 있음은 물론이다. 이와 같은 반도체 웨이퍼 상에 특정 재질의 물질을 적층시키는 공정에 앞서, 그 적층 레이어 간의 격자 상수 불일치 문제로 적층 신뢰성을 담보하기 어려운 경우가 많이 발생한다. 이와 같은 문제의 해결을 위해 위 반도체 웨이퍼 상에 에피택셜층(도 1의 도면부호 115 참조)을 적층(성장)시켜 그 에피택셜층이 일종의 버퍼층으로서의 기능을 수행하도록 하는 방식이 많이 이용된다. 그러나 이러한 에피택셜층의 성장 과정에서, 그 표면에 결함이 발생할 수 있으며, 그 표면 결함이 허용치 이상이 되는 경우(일반적으로 표면 결함 밀도가 1/cm2 를 상회하는 경우)에는 제품의 기판으로서 사용하기에 부적합하다. 따라서 본 발명의 실시예에서는 이러한 표면 결함 밀도를 0.5/cm2 이하로 감소시킬 수 있는 방법으로서 도 2의 단계 S220에서와 같은 예비 성장 공정이라는 단계를 두고 있다.
본 발명의 실시예에 의할 때, 예비 성장 공정은, 단계 S240에 의한 후속 성장 공정에서의 성장 온도(이하, 제2 성장 온도) 보다 고온인 성장 온도(이하, 제1 성장 온도)에서 수행되며, 또한 단계 S240에 의한 후속 성장 공정에서의 성장 속도(이하, 제2 성장 속도) 보다 저속인 성장 속도(이하, 제1 성장 속도)에서 수행된다.
즉, 예비 성장 공정은, 반응 챔버 내에 에피택셜 성장을 위한 반응 소스를 주입함에 있어서, 상기 제2 성장 온도 보다 고온인 제1 성장 온도에서 상기 제2 성장 속도 보다 저속인 제1 성장 속도로 상기 반도체 웨이퍼 상에 에피택셜층을 성장시키는 공정에 해당한다. 여기서, 반응 소스는 에피택셜층의 피적층 대상인 반도체 웨이퍼의 재질 및 종류에 따라서 상이해진다. 예를 들어, 도 1과 같이 반도체 웨이퍼(110)가 탄화규소 계열의 웨이퍼인 경우, 이와의 격자 상수 일치가 가능한 물질로서, SiH4+C3H8+H2, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등의 탄소 및 규소를 포함하는 고상, 액상, 기상의 물질이 상기 반응 소스로서 이용될 수 있을 것이다. 그리고 위와 같은 에피택셜 성장 공정을 통해서 반도체 웨이퍼 상에 적층될 에피택셜층을 N 타입으로 도핑시키고자 하는 경우, 상기 소스 가스로는 질소 가스(N2)등의 5족 원소의 물질이 이용될 수 있다.
이때, 상기 제1 성장 온도는, 예를 들어, 후속 성장 공정에서의 성장 온도인 제2 성장 온도 보다 10 ~ 300 ℃ 높은 온도로 설정될 수 있다. 또한, 상기 제1 성장 속도는, 예를 들어, 3 ㎛/h 이하의 속도(즉, 시간 당 3 ㎛ 이하의 두께로 에피택셜층이 적층되는 속도)로 설정될 수 있다. 여기서, 성장 속도는 챔버 내에 주입되는 반응 소스의 양(flux)을 조절함으로써 조절 가능하다.
일반적으로 높은 성장 온도에서 에피택셜 성장을 수행하는 경우, 반응 소스에 의한 원자들이 높은 에너지를 가져 원자간 이동도가 활발하므로, 이와 같이 높은 성장 온도를 유지하면서 매우 빠른 성장 속도로 성장시키는 경우 균일한 적층(성장)이 어려울 수 있다. 따라서 위 예비 성장 공정에서는 고온의 성장 온도를 유지함으로써 반응 소스에 의한 원자 간 이동도를 활발히 하여 고른 성장이 가능한 환경을 마련하되, 그 성장 속도는 낮춤으로써 그 원자들이 반도체 웨이퍼 상에 고르게 분포 및 성장될 수 있는 시간을 부여하는 것이다. 따라서 이러한 예비 성장 공정에 의하면 격자 불일치(lattice mismatch)를 줄여 표면 결함을 크게 줄여줄 수 있다. 따라서 이와 같은 예비 성장 공정은 성장 초기의 격자 불일치에 따른 표면 결함을 줄여 후속 성장 공정을 돕기 위한 사전 공정이므로, 예비 성장 공정에 의해 성장되는 에피택셜층의 두께는 대략 1.0 ㎛ 이하이면 충분할 수 있다. 여기서, 예비 성장 공정에 의해 성장될 에피택셜층의 두께는, 위 성장 온도 및 속도와 성장 시간(도 3 또는 도 4의 t1 참조)의 조절을 통해 조절 가능하다.
위와 같은 예비 성장 공정을 수행한 이후에는, 단계 S240에서와 같은 후속 성장 공정을 수행한다. 이때, 후속 성장 공정은, 앞서 예비 성장 공정에 기반하여 성장된 에피택셜층 위에 본격적으로 에피택셜 성장을 수행하는 공정에 해당한다. 이러한 후속 성장 공정은 예비 성장 공정을 거친 후의 성장 공정이므로 예비 성장 공정에서의 성장 속도에 비해 매우 빠른 속도로 에피택셜 성장을 수행할 수 있다.
예를 들어, 단계 S240에 의한 후속 성장 공정은 도 3 또는 도 4에 도시된 바와 같이 20 ㎛/h 이상의 속도로 진행될 수 있다. 또한 이러한 후속 성장 공정에서의 성장 온도(즉, 제2 성장 온도)는 예를 들어 1500 ℃ ~ 1650 ℃ 범위에서 설정될 수 있다. 그리고 이러한 후속 성장 공정은 에피택셜층의 전체 두께가 성장시키고자 하는 목표 두께가 될 때까지 수행될 수 있다. 이때, 목표 두께는 에피택셜 웨이퍼의 활용 목적, 용도, 최종 소자, 제품의 성격, 설계치 등에 의해 상이해질 수 있다.
상술한 성장 조건들에 의할 때, 예비 성장 공정은 C/Si 비율(ratio)이 0.7 ~ 1의 값을 갖고, 상기 후속 성장 공정은 C/Si 비율이 1 이상의 값을 갖도록 제어된다.
본 발명의 실시예에서, 상술한 후속 성장 공정은 상술한 예비 성장 공정과 단속되지 않고 진행된다. 즉, 반응 소스의 주입을 중단시키지 않는 상태로(성장 공정을 중단하지 않는 상태로) 연속적으로 진행된다. 이러한 성장 공정의 단속 없는 진행은 다음과 같은 다양한 방식들에 의해 진행될 수 있다.
먼저, 도 4에 도시된 바와 같이, 후속 성장 공정은 예비 성장 공정에 바로 연이어 진행될 수도 있다. 즉, 예비 성장 공정을 t1만큼의 시간 동안 수행한 이후 바로 연이어 공정 조건을 달리하는 후속 성장 공정이 진행될 수 있다.
또는 도 2의 단계 S230 및 도 3에서와 같이, 후속 성장 공정과 예비 성장 공정 사이에 중간 성장 공정(도 3의 t1 ~ t2 참조)이 삽입될 수도 있다. 이때, 중간 성장 공정은 도 2의 단계 S230 및 도 3에서와 같이, 예비 성장 공정에 의한 제1 성장 온도로부터 후속 성장 공정에 의한 제2 성장 온도까지 그 성장 온도를 선형적으로(비례적으로) 감소시키면서 진행될 수 있다. 또한 이때, 중간 성장 공정은 상술한 성장 온도의 선형적 감소와 아울러, 성장 속도의 선형적(비례적) 증가도 함께 병행될 수 있다.
또한 도면을 통해 도시하지는 않았지만, 위 중간 성장 공정에서의 성장 온도의 감소 및 성장 속도의 증가는 위의 선형적 관계가 아닌 다른 방식에 의할 수도 있다. 예를 들어, 중간 성장 공정에서 성장 온도는 계단식으로 감소하고, 또한 성장 속도도 계단식으로 감소할 수도 있다.
상술한 바와 같이, 예비 성장 공정을 두고 이와 단속되지 않는 후속 성장 공정을 수행하는 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 방법에 의하면, 종래 기술에 비해 표면 결함 밀도의 감소는 물론, 공정 시간 및 비용을 크게 줄일 수 있는 이점이 있다.
종래의 경우, 본 발명의 실시예에서와 같은 예비 성장 공정을 두고 있지 아니하므로, 표면 결함 밀도 문제를 피하기 위해 8~10 ㎛/h 정도의 낮은 성장 속도로 에피택셜층을 성장시켜 왔으며, 이마저도 50 ㎛ 두께로 과도하게 성장시킨 이후 목표 두께까지 다시 제거(polishing)하는 복잡한 과정을 진행하였다. 이와 달리, 본 발명의 실시예에 의하면, 예비 성장 공정 이후에는 표면 결함 밀도의 문제가 제거되므로 이후 후속 성장 공정에서는 매우 빠른 성장 속도로 성장 과정을 진행할 수 있으며, 별도의 폴리싱 공정도 불필요하므로, 전체 공정 시간 및 비용을 획기적으로 줄일 수 있다.
도 5는 본 발명의 실시예에 따른 에피택셜 웨이퍼의 개념도이다.
본 발명에 따른 에피택셜 웨이퍼는 기판(100), 및 기판(100)상에 형성된 에피택셜 구조체(200)를 포함한다. 기판(100)은 탄화규소 계열의 웨이퍼일 수 있으며, 이에 대응하여 에피택셜 구조체(200)도 탄화규소 구조체일 수 있다.
구체적으로 에피택셜 구조체(200)는, 기판(100)상에 형성되는 제1에피택셜층(210)과, 제1에피택셜층(210)상에 형성된 제2에피택셜층(220)을 포함한다.
제1에피택셜층(210)은 전술한 예비 성장 공정에 의해 기판(100)상에 형성됨으로써 전압 인가시 누설전류를 잡아주는 역할을 수행한다. 이때, 제1에피택셜층(210)은 1㎛ 이하의 두께를 가질 수 있다.
제2에피택셜층(220)은 전술한 후속 성장 공정에 의해 목표에 맞는 두께로 제조될 수 있으며, 제1에피택셜층(210)상에 형성되므로 표면 결함밀도는 0.5cm2이하로 제작될 수 있다.
이때, 제1에피택셜층(210)과 제2에피택셜층(220)은 모두 n형 전도성 탄화규소계일 수 있다. 즉, 기판(100)이 탄화규소(SiC)인 경우, 제1에피택셜층(210)과 제2에피택셜층(220)은 탄화규소 나이트라이드(SiCN)로 형성될 수 있다.
그러나, 반드시 이에 한정되는 것은 아니고 제1에피택셜층(210)과 제2에피택셜층(220)은 모두 p형 전도성 탄화규소계일 수도 있다. 이 경우 제1에피택셜층(210)과 제2에피택셜층(220)은 알루미늄 탄화규소 (AlSiC)로 형성될 수 있다.
이러한 에피택셜 웨이퍼는 금속 반도체 전계효과 트랜지스터(MESFET)에 적용될 수 있다. 예를 들면, 본 발명에 따른 제2에피택셜층(220)위에 소스 및 드레인을 포함하는 오믹 콘택층을 형성함으로써 금속 반도체 전계 효과 트랜지스터(MESFET)를 제작할 수 있다. 이외에도 다양한 반도체 소자에 적용될 수 있다.
이상에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 쉽게 이해할 수 있을 것이다.
100: 기판 200: 에피택셜 구조체
210: 제1에피택셜층 220: 제2에피택셜층

Claims (11)

  1. 기판; 및
    상기 기판상에 형성된 제1에피택셜층과, 상기 제1에피택셜층상에 형성된 제2에피택셜층을 포함하는 에피택셜 구조체;를 포함하되,
    상기 제1에피택셜층과 제2에피택셜층의 조성은 동일한 에피택셜 웨이퍼.
  2. 제1항에 있어서,
    상기 제2에피택셜층의 표면 결함 밀도는 0.5/cm2이하인 에피택셜 웨이퍼.
  3. 제1항에 있어서,
    상기 기판은 탄화규소 기판이고, 상기 제1에피택셜층과 제2에피택셜층은 탄화규소계로 형성된 에피택셜 웨이퍼.
  4. 제1항에 있어서,
    상기 제1에피택셜층의 두께는 1㎛ 이하인 에피택셜 웨이퍼.
  5. 챔버 내에 마련된 반도체 웨이퍼 상에 에피택셜 성장을 위한 반응 소스를 주입하여 지정된 제1 성장 온도에서 지정된 제1 성장 속도로 에피택셜층을 지정된 제1 두께만큼 성장시키는 예비 성장 공정; 및
    상기 반도체 웨이퍼 상에 상기 반응 소스를 주입하여 지정된 제2 성장 온도에서 지정된 제2 성장 속도로 상기 에피택셜층을 목표 두께까지 성장시키는 후속 성장 공정을 포함하고,
    상기 제1 성장 온도는 상기 제2 성장 온도 보다 고온이고, 상기 제1 성장 속도는 상기 제2 성장 속도 보다 저속이며, 상기 후속 성장 공정은 상기 예비 성장 공정과 단속되지 않는, 에피택셜 웨이퍼의 제조 방법.
  6. 제5항에 있어서,
    상기 후속 성장 공정은 상기 예비 성장 공정에 바로 연이어 수행되거나 또는 상기 예비 성장 공정을 연잇는 중간 성장 공정을 매개로 상기 중간 성장 공정에 연이어 수행되는, 에피택셜 웨이퍼의 제조 방법.
  7. 제6항에 있어서,
    상기 중간 성장 공정은,
    상기 제1 성장 온도로부터 상기 제2 성장 온도까지 성장 온도가 선형적으로 또는 계단식으로 감소되면서, 상기 반도체 웨이퍼 상에 상기 반응 소스를 주입하여 상기 에피택셜층을 성장시키는 단계인, 에피택셜 웨이퍼의 제조 방법.
  8. 제7항에 있어서,
    상기 중간 성장 공정은,
    상기 성장 온도의 감소에 더불어, 상기 제1 성장 속도로부터 상기 제2 성장 속도까지 성장 속도가 선형적으로 또는 계단식으로 증가되면서, 상기 반도체 웨이퍼 상에 상기 반응 소스를 주입하여 상기 에피택셜층을 성장시키는 단계인, 에피택셜 웨이퍼의 제조 방법.
  9. 제5항에 있어서,
    상기 반도체 웨이퍼는 탄화규소 웨이퍼이고,
    상기 반응 소스는 탄소 및 규소를 포함하는 고상, 액상 또는 기상의 물질인, 에피택셜 웨이퍼의 제조 방법.
  10. 제9항에 있어서,
    상기 제2 성장 온도는 1500 ℃ ~ 1650 ℃ 범위에서 설정되고, 상기 제1 성장 온도는 상기 제2 성장 온도 보다 10 ~ 300 ℃ 높은 온도로 설정되며,
    상기 제2 성장 속도는 20 ㎛/h 이상의 속도로 설정되고, 상기 제1 성장 속도는 3 ㎛/h 이하의 속도로 설정되며,
    상기 제1 두께는 1 ㎛ 이하로 설정되는, 에피택셜 웨이퍼의 제조 방법.
  11. 제10항에 있어서,
    상기 예비 성장 공정은 C/Si 비율(ratio)이 0.7 ~ 1의 값을 갖고, 상기 후속 성장 공정은 C/Si 비율이 1 이상의 값을 갖도록 제어되는, 에피택셜 웨이퍼의 제조 방법.
KR1020120122004A 2012-10-31 2012-10-31 에피택셜 웨이퍼 및 그 제조 방법 KR20140055335A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020120122004A KR20140055335A (ko) 2012-10-31 2012-10-31 에피택셜 웨이퍼 및 그 제조 방법
TW102138097A TW201417150A (zh) 2012-10-31 2013-10-22 磊晶晶圓
CN201310523009.6A CN103794642A (zh) 2012-10-31 2013-10-29 外延片
JP2013225112A JP2014093525A (ja) 2012-10-31 2013-10-30 エピタキシャルウエハ
US14/068,641 US20140117382A1 (en) 2012-10-31 2013-10-31 Epitaxial Wafer, Method for Fabricating the Wafer, and Semiconductor Device Including the Wafer
EP13191064.8A EP2728610B1 (en) 2012-10-31 2013-10-31 Method for fabricating an epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120122004A KR20140055335A (ko) 2012-10-31 2012-10-31 에피택셜 웨이퍼 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140055335A true KR20140055335A (ko) 2014-05-09

Family

ID=50887008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120122004A KR20140055335A (ko) 2012-10-31 2012-10-31 에피택셜 웨이퍼 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20140055335A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170006799A (ko) * 2015-07-09 2017-01-18 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170006799A (ko) * 2015-07-09 2017-01-18 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
EP2728609B1 (en) Method for fabricating epitaxial wafer
KR20140055338A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR101971597B1 (ko) 웨이퍼 및 박막 제조 방법
US20140117382A1 (en) Epitaxial Wafer, Method for Fabricating the Wafer, and Semiconductor Device Including the Wafer
US20080079008A1 (en) Silicon carbide semiconductor device and method for manufacturing the same
US9576793B2 (en) Semiconductor wafer and method for manufacturing the same
US9368345B2 (en) Method of manufacturing silicon carbide semiconductor substrate and method of manufacturing silicon carbide semiconductor device
KR102165614B1 (ko) 에피택셜 웨이퍼
KR102098297B1 (ko) 에피택셜 웨이퍼
KR20140055337A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20140055335A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102098209B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102053077B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
CN104937699A (zh) 外延晶片和使用其的开关元件及发光元件
KR20140055336A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102165615B1 (ko) 에피택셜 웨이퍼
TW201246288A (en) Method for producing a III/V SI template
KR102583794B1 (ko) 핵형성 층 증착 방법
KR102131245B1 (ko) 에피택셜 웨이퍼
KR102339608B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102119755B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20150025648A (ko) 에피택셜 웨이퍼
CN117916412A (zh) 氮化物半导体基板的制造方法
WO2020072212A1 (en) Method of forming an rf silicon on insulator device
US20140284628A1 (en) Wafer and method of fabricating the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid