CN103794642A - 外延片 - Google Patents

外延片 Download PDF

Info

Publication number
CN103794642A
CN103794642A CN201310523009.6A CN201310523009A CN103794642A CN 103794642 A CN103794642 A CN 103794642A CN 201310523009 A CN201310523009 A CN 201310523009A CN 103794642 A CN103794642 A CN 103794642A
Authority
CN
China
Prior art keywords
epitaxial
growth
epitaxial loayer
substrate
loayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310523009.6A
Other languages
English (en)
Inventor
姜石民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120122006A external-priority patent/KR20140055337A/ko
Priority claimed from KR1020120122004A external-priority patent/KR20140055335A/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN103794642A publication Critical patent/CN103794642A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

所公开的是一种外延片，包括衬底以及设置在所述衬底上的外延结构，其中所述外延结构包括第一外延层、设置在所述第一外延层上的第二外延层，以及设置在所述第一外延层与所述第二外延层之间的第三外延层，所述第三外延层在与所述第一外延层邻近的第一边界的周围具有第一掺杂浓度，并且在与所述第二外延层邻近的第二边界的周围具有不同于所述第一掺杂浓度的第二掺杂浓度。

Description

外延片
技术领域
实施例涉及的是一种外延片。
背景技术
外延生长技术通常包括化学气相沉积法。根据该外延生长技术，气相/液相/固相的硅复合物被传送到单晶硅晶片（或者说是衬底）的表面上进行热分解或者起到热分解的作用，这样来对晶片加热。同时，通过使单晶结构连续生长将硅层压到单晶硅晶片上，来制得外延片。在这种情况下，晶片表面上存在的聚集硅的晶格失配等缺陷可能会直接影响外延片的质量。
此外，在单晶结构继续生长时，晶片表面上的缺陷也继续生长，同时，
外延层上可能会形成新的晶体缺陷，也就是生长缺陷。例如，晶片上可能会形成长度约0.1μm到约10μm的外延堆叠缺陷以及像小丘等表面缺陷。
发明内容
各实施例提供了一种外延片，其具有减少的表面缺陷密度并因此其各特性和产率得到了加强。
在一项实施例中，外延片包括衬底和设在所述衬底上的外延结构，其中所述外延结构包括第一外延层、设置在所述第一外延层上的第二外延层，以及设置在所述第一外延层与所述第二外延层之间的第三外延层，所述第三外延层在与所述第一外延层邻近的第一边界的周围具有第一掺杂浓度，并且在与所述第二外延层邻近的第二边界的周围具有不同于所述第一掺杂浓度的第二掺杂浓度。
所述第一外延层的组成可以与所述第二外延层的组成相同。
所述第一外延层可以设置在所述衬底与所述第二外延层之间，使得在向所述外延片施加电压时诱发的漏电流受到抑制。
所述第一外延层可以设置在所述衬底与所述第二外延层之间，使得所述衬底与所述第二外延层之间的晶格失配减小，由此所述第二外延层的表面缺陷减少。
所述第三外延层的所述第一边界与所述第二边界之间的内掺杂浓度在从所述第一边界朝着所述第二边界的方向上，从所述第一掺杂浓度增加或减少至所述第二掺杂浓度。
所述第二外延层可以具有0.5/cm2的表面缺陷密度。
所述第一和第二外延层中每一个可以包括碳化硅。
掺杂有n-型掺杂物的所述第一外延层和所述第二外延层中每一个可以包括碳氮化硅（SiCN），且掺杂有p-型掺杂物的所述第一外延层和所述第二外延层中每一个可以包括铝碳化硅（AlSiC）。
所述第一外延层的厚度可以是1.0μm或更小，例如是0.5μm到1.0μm。
在另一项实施例中，半导体装置包括所述外延片以及设置在所述第二外延层上的源极和漏极。
所述半导体装置可以是金属半导体场效应晶体管（MESFET）。
在另一项实施例中，一种用于制造外延片的方法包括通过在衬底上注入反应源而以第一生长温度和第一生长速度在所述衬底上生长第一外延层，以及通过在所述衬底上连续注入所述反应源而以第二生长温度和高于所述第一生长速度的第二生长速度生长第二外延层。
所述第一生长温度可以高于所述第二生长温度。所述第二生长温度可以是1,500℃到1,650℃，所述第一生长温度可以比所述第二生长温度高10℃到300℃。所述第一外延层生长期间的碳硅比值（C/Si)可以是0.7到1，所述第二外延层生长期间的碳硅比值（C/Si)可以是1或更大。所述第一生长速度可以是3μm/h或更小，所述第二生长速度可以是20μm/h或更高。
所述方法可以进一步包括在所述第一外延层生长之后、所述第二外延层生长之前，通过连续注入所述反应源来在所述第一外延层上生长第三外延层。
可以在从所述第一生长温度线性式地或步进式地改变到所述第二生长温度的生长温度下生长得到所述第三外延层。
可以在从所述第一生长速度线性式地或步进式地改变到所述第二生长速度的生长速度下生长得到所述第三外延层。
可以在所述第一外延层生长之后紧接着生长所述第二外延层。
所述第一生长温度可以低于所述第二生长温度。所述第一生长温度可以是1,400℃到1,500℃，所述第二生长温度可以是1,500℃到1,700℃。所述第一生长速度可以是5μm/h或更小，所述第二生长速度可以是30μm/h或更大。
所述第一外延层可以具有1μm或更小的厚度，所述衬底可以包括碳化硅且所述反应源可以包括含碳和硅的固态、液态或气态物质。
附图说明
下面将参看附图详细地说明各种配置和实施例，在图中，类似的参考数字表示相同的元件，其中：
图1(a)到图1(c)是说明用于制造根据一项实施例的外延片的方法的截面图；
图2是说明用于制造根据本实施例的外延片的方法的流程图；
图3是示出了图2中所示的方法的生长条件的实例的曲线图；
图4是示出了图2中所示的方法的生长条件的另一实例的曲线图；
图5是示意性示出了根据本实施例的外延片的截面图；
图6(a)到图6(c)是说明用于制造根据另一项实施例的外延片的方法的截面图；
图7是说明用于制造根据另一项实施例的外延片的方法的流程图；
图8是说明图7中所示的方法的相关的生长条件的实例的曲线图；以及
图9是示意性示出了根据另一项实施例的外延片的截面图。
具体实施方式
现在详细说明较佳的实施例，这些较佳实施例的实例于附图中加以图示。本公开不应被理解为受限于本文所陈述的各实施例，而是包括与所附权利要求书所限定的本公开的精神与范畴相符的各种修改、变体、等效形式和替代形式。
可以省略掉与本公开有关的、已知的功能或配置的具体描述，如果这些内容被认为会模糊本公开的主题的话。此外，用于描述本公开的序数词（例如，第一或第二）只是用作辨别符号，用于将元件与元件区别开。
包括生长于衬底（或者称晶片）上的外延层的外延片，其表面缺陷密度可以根据以下参数进行改变：初始反应气体的流量、生长温度、压力、总流量、C/Si比值和Si/H2比值，等等。
根据该实施例，为了将外延片的表面缺陷密度减小到0.5/cm2或更小，也就是每平方厘米0.5或更小，可以对以下参数中的至少一个进行控制：生长温度、生长速度（也就是所注入的反应气体的流量）、初步要生长的外延层的厚度、或C/Si比值。例如，要减小的表面缺陷的大小可以是几μm2到几十μm2，但是，该实施例不限于此。
下文中，将参看下文附图描述用于制造根据一项实施例的外延片的方法200A和由此方法制得的外延片300A。
图1(a)到图1(c)是说明用于制造根据该实施例的外延片的方法200A的截面图。图2是说明用于制造根据该实施例的外延片的方法200A的流程图。
图3是示出了图2中所示的方法200A的生长条件的实例的曲线图。图4是示出了图2中所示的方法200A的生长条件的另一实例的曲线图。在各个曲线图中，x轴表示时间，y轴表示生长温度。
下文中，参看图1(a)到图1(c)描述用于制造图2中示例性示出的外延片的方法200A，但是，该实施例不限于图1(a)到图1(c)所示出的截面图。
在用于制造根据该实施例的外延片的方法200A中，如图1(a)所示例性示出，首先，衬底110设置在反应腔室（未图示）中（步骤210A）。这里，衬底110可以是半导体衬底，例如是基于碳化硅的衬底。此外，图1(a)到图1(c)示出的情况是，衬底110是4H-SiC衬底，但是该实施例不限于此。即，除了4H-SiC衬底110外，还可以根据最终形成于根据该实施例的外延片上的元件或产品的类型而使用像6H-SiC、3C-SiC或15R-Si等其他衬底。
在步骤S210A之后，执行预生长步骤S220A。
如果将由特定物质制成的材料层压或生长到衬底110上来形成层压层（未图示），这时可能的困难在于，由于衬底110与层压层之间的晶格常数失配而导致难以确保层压层的可靠性。为了解决这个问题，如图1(a)中所示例性示出，外延层可以作为缓冲层115层压到衬底110上。但是，如果在缓冲层115的生长过程中，缓冲层115的表面上产生了缺陷并因此使表面缺陷密度大于某个公差，例如每平方厘米为1，那么这个外延片不适合用于产品中。因此，根据该实施例，为了将表面缺陷密度降低到0.5/cm2或更小，在衬底110上形成缓冲层115，并且在其上执行预生长步骤S220A从而在缓冲层115上形成第一外延层117，如图1(b)中所示例性示出。
预生长步骤S220A可以在第一生长温度和第一生长速度下执行。第一生长温度可以高于稍后将描述的生长步骤S240A的第二生长温度。此外，第一生长速度可以低于生长步骤S240A的第二生长速度。
也就是，预生长步骤S220A这个过程是：在将用于外延生长的反应源注入反应腔室的同时，按高于第二生长温度的第一生长温度以及按低于第二生长速度的第一生长速度将第一外延层117生长于衬底110上，如图1(b)所示。反应源可以根据对第一外延层117进行层压所在的衬底110的材料和类型进行改变。例如，如果衬底110是基于碳化硅的衬底，如图1(a)到图1(c)中所示例性示出，那么在这种情况下，可以用作反应源的是：含有碳和硅的液态、气态或固态物质，例如，SiH4+C3H8+H2、MTS(CH3SiCl3)、TCS(SiHCl3)、SixCx（其中，x是1或更大的正整数）或SixCy（其中x和y各自分别为1或更大的正整数），这些材料的晶格常数与衬底110的相匹配。
如果情况是，通过上文所述的外延生长方法层压到衬底110上的第一和第二外延层117和119掺杂了n-型掺杂物，那么可以使用氮气（N2）等V族元素作为源气体。
根据该实施例，预生长步骤S220A的第一生长温度例如可以比生长步骤S240A的第二生长温度高10℃到300℃。此外，第一生长速度例如可以设置为3μm/h或更小的速度，也就是说，以此速度，每小时将外延层117层压3μm或更小的厚度，如图3或图4中所示例性示出。这里，可以通过对注入腔室内的反应源的流量进行控制，来控制第一生长速度。
当外延生长在较高的生长温度下执行时，反应源中所含的原子之间的迁移率因为这些原子获得的高能量而变大。因此，当保持较高的生长温度、在相当大的速度下将外延层生长到衬底110上时，将外延层均匀地层压或生长到衬底110上比较困难。鉴于这一事实，在根据本实施例的预生长步骤S220A中，通过将第一生长温度保持在较高，使反应源中所含的原子之间的迁移率较高并由此提供了实现均匀生长的环境，同时，可以通过降低第一生长速度，确保让原子能够均匀分布和生长到衬底110上的时间。
因此，因为第一外延层117在第二外延层119通过生长步骤S240A生长之前通过预生长步骤S220A生长于衬底110上，所以，衬底110与第二外延层119之间的晶格失配减少，并且第二外延层119的表面缺陷也因此大大减少。
因此，预生长步骤S220A这一初步过程减小了在早期生长阶段因为晶格失配引起的表面缺陷，并由此而有益于生长步骤S240A。因此，通过预生长步骤S220A生长得到的第一外延层117的厚度可以为约1.0μm或更小，例如，从0.5μm到1.0μm。这里，通过预生长步骤S220A生长得到的第一外延层117的厚度可以通过对图3和图4a所示例性示出的生长时间（0到t1）以及第一生长温度和第一生长速度进行控制而加以改变。
在执行完如上文图1(a)和图1(b)所示的用于使缓冲层115和第一外延层117生长的预生长步骤之后，执行与图1(c)中所示的生长步骤对应的后续生长步骤（S240A）。这里，生长步骤S240A这一过程用于形成第二外延层119，通过充分外延生长使其形成在基于预生长步骤S220A生长得到的第一外延层117上。因为生长步骤S240A是在预生长步骤S220A之后执行的，所以，生长步骤S240A可以让外延生长在远大于预生长步骤S220A的第一生长速度的第二生长速度下进行。例如，生长步骤S240A可以在20μm/h或更大的速度下执行，如图3或图4中所示例性示出。
此外，当生长步骤S240A的第二生长温度低于1500℃时，可能会产生表面缺陷。当第二生长温度高于1650℃时，可能会对第二外延层119的生长带来难度。因此，第二生长温度例如可以设置在1500℃到1650℃的范围内。
生长步骤S240A可以一直执行到第二外延层119达到所需的厚度为止。例如，生长步骤S240A可以一直执行到形成于衬底110上的第一和第二外延层117和119的厚度达到目标厚度为止。目标厚度可以根据以下参数中的至少一种进行改变：外延片的利用目的、外延片的应用场合、最终元件或产品的特征、或最终元件或产品的设计规格。
当在上文所述的生长条件下，在预生长步骤S220A期间第一外延层117的生长中碳硅比值（C/Si)小于0.7时，邻近的器件可能会被硅粒子破坏。此外，当（C/Si）比值高于1时，将外延片掺杂到所需的水平可能具有难度。因此，在预生长步骤S220A中，（C/Si）比值可以是0.7到1。
此外，在生长步骤S240A期间第二外延层119生长时的（C/Si）比值可以设置为1或更大，但是，该实施例不限于此。
生长步骤S240A和预生长步骤S220A可以没有间歇地连续执行。生长步骤S240A和预生长步骤S220A的连续执行可以由以下方法来完成。
根据一项实施例，可以在预生长步骤S220A之后紧接着执行生长步骤S240A，而无需停止相同反应源的注入（同时不会停止生长步骤）。也就是，如图4中所示例性示出，可以在预生长步骤S220A执行了0到t1这一时间段之后紧接着在不同的过程条件下执行生长步骤S240A。在这种情况下，如图2所示例性示出的步骤S230A可以省略。
在另一项实施例中，如图2中所示例性示出，在预生长步骤S220A之后和生长步骤S240A之前，可以执行中间生长步骤S230A，用于在不间断地注入反应气体的情况下在第一外延层117上形成第三外延层（未图示）。
如图3中所示例性示出，中间生长步骤S230A的执行时间段可以从t1到t2。
中间生长步骤S230A可以在特定的生长温度下执行，这个温度从预生长步骤S220A的第一生长温度线性（按比例）降低到生长步骤S240A的第二生长温度。中间生长步骤S230A的执行条件也可以是：生长温度从第一生长温度线性地（按比例）降低到第二生长温度，且生长速度从第一生长速度线性地（按比例）增加到第二生长速度。
尽管未图示，但是，中间生长步骤S230A期间生长温度的降低和生长速度的增加可以非线性地改变。例如，中间生长步骤S230A的生长温度可以从第一生长温度步进式地降低到第二生长温度，或其速度从第一生长速度步进式地增加到第二生长速度。
图5是示意地说明根据该实施例的外延片300A的截面图。
根据该实施例的外延片300A包括衬底（或者称晶片）110以及设置在所述衬底110上的外延结构210A。衬底110可以是半导体衬底，例如可以是基于碳化硅的衬底。衬底110可以对应于图1(a)到图1(c)所示例性示出的衬底110。
当衬底110是基于碳化硅的衬底时，外延结构210A也可以是碳化硅结构。也就是，衬底110和外延结构210A其每一个都可以包括碳化硅。
具体来说，外延结构210A包括第一和第二外延层212A和214A。第一外延层212A形成于衬底110上，而第二外延层214A形成于第一外延层212A上。第一和第二外延层212A和214A可以分别对应于图1(b)和图1(c)中所示例性示出的第一和第二外延层117和119。在图5中所示的外延片300A的情况中，省略了图1(a)所示的缓冲层115。根据该实施例的外延片300A可以不包括缓冲层115。
第一外延层212A可以通过图2中所示例性示出的预生长步骤S220A形成于衬底110上。这样，第一外延层212A便设置在衬底110与第二外延层214A之间，使得在向外延片300A施加电压时导致的漏电流受到抑制。在这种情况下，第一外延层212A的厚度可以是1μm或更小，例如是0.5μm到1.0μm。
第二外延层214A的厚度可以通过上文所述的生长步骤S240A形成到目标厚度，并且因为是形成于第一外延层212A上，所以其表面缺陷密度为0.5/cm2或更小。第二外延层214A是在高于第一外延层212A的第一生长速度的第二生长速度下生长得到。
第一外延层212A和第二外延层214A这两层都可以由n-型导电碳化硅形成。当衬底110由碳化硅（SiC）来实现时，第一外延层212A和第二外延层214A这两层都可以包括碳氮化硅（SiCN）。
但是，该实施例不限于第一外延层212A和第二外延层214A的材料。或者，第一外延层212A和第二外延层214A两层都可以包括p-型导电碳化硅。在这种情况下，第一外延层212A和第二外延层214A中每一层都可以由铝碳化硅（AlSiC）形成。
根据用于制造上文所述的外延层的方法200A，因为预生长步骤S220A和生长步骤S240A是连续执行没有停止相同反应源的注入的，所以，第一外延层212A和第二外延层214A可以具有相同的组成。
图5是通过图2所示的方法200A制得的外延片300A的截面图，其中省略了中间生长步骤S230A，如图4所示例性示出。
但是，当执行如图3所示例性示出的中间生长步骤S230A时，图5中所示例性示出的外延片300A可以进一步包括设置在第一外延层212与第二外延层214之间的第三外延层（未图示）。
下文中，将参看附图描述用于制造根据另一项实施例的外延片的方法200B和由此方法200B制得的外延片300B。
图6(a)到图6(c)是说明用于制造根据另一项实施例的外延片的方法200B的截面图；图7是说明用于制造根据另一项实施例的外延片的方法200B的流程图。
图8是说明图7中所示的方法200B的相关生长条件的实例的曲线图。x轴表示时间，y轴表示生长速度。
参看图6(a)到图6(c)描述用于制造图7中示例性示出的外延片的方法200B，但是，所述实施例不限于图6(a)到图6(c)所示出的截面图。
下文中，只描述图7中所示例性示出的用于制造外延片的方法200B与图2中所示例性示出的用于制造外延片的方法200A之间的不同特征，而相同的特征不再赘述。
在用于制造根据另一项实施例的外延片的方法200B中，如图6(a)所示例性示出，首先，衬底110被设置在反应腔室中（S210B）。图6(a)到图6(c)中所示例性示出的衬底110可以与图1(a)到图1(c)中所示例性示出的衬底110相同，所以不再赘述。
在步骤S210B之后，执行预生长步骤S220B。
当在衬底110上形成层压层（未图示）时，可能的困难在于，由于衬底110与层压层之间的晶格常数失配而导致难以确保层压层的可靠性。为了解决这个问题，可以将外延层作为缓冲层层压到衬底110上。但是，如果在缓冲层的生长过程中，缓冲层的表面上产生了缺陷并因此使表面缺陷密度大于某个可接受的范围，例如1/cm2，那么这个外延片不适合用于产品中。因此，根据该实施例，为了将表面缺陷密度降低到0.5/cm2或更小，在衬底110上形成缓冲层，并且在其上执行预生长步骤S220B从而在缓冲层上形成第一外延层。例如，在图6(a)中所示的“预生长步骤（第1步）”中在衬底110上形成缓冲层和第一外延层。在图6(a)中，附图标记“130”表示缓冲层和第一外延层这两层，但是，在下文中，为了方便描述，用附图标记“130”表示第一外延层。
接着，参看图6(a)，在预生长步骤S220B中，将反应源注入衬底110中，以便在第三生长温度和第三生长速度下形成第一外延层130。这里，反应源可以与图1(a)到图1(c)所示例性示出的过程中使用的反应源相同，也可以不同。也就是，反应源可以根据对第一外延层130进行层压所在的衬底110的材料和类型加以改变。如果衬底110是基于碳化硅的衬底，如图6(a)到图6(c)中所示例性示出，那么在这种情况下，可以用作反应源的是：含有碳和硅的液态、气态或固态物质，例如，SiH4+C3H8+H2、MTS(CH3SiCl3)、TCS(SiHCl3)、SixCx（其中，x是1或更大的正整数）或SixCy（其中x和y各自分别为1或更大的正整数），这些材料的晶格常数与衬底110的相匹配。
与图2中所示的预生长步骤S220A不同，第三生长温度低于稍后描述的生长步骤S240B的第四生长温度。例如，当生长步骤S240B的第四生长温度低于1500℃时，可能会产生表面缺陷。当第四生长温度高于1,700℃时，可能会对图6(c)中所示例性示出的第二外延层134的生长带来难度。因此，第四生长温度例如是1,500℃到1,700℃。在这种情况下，第三生长温度可以设置在1,400℃到1,500℃的范围内。
此外，预生长步骤S220B的第三生长速度可以低于生长步骤S240B的第四生长速度。例如，第三生长步骤可以设置在5μm/h或更小的速度（也就是，以此速度，每小时将第一外延层130层压到5μm或更小的厚度）。如前面提到的第一生长速度，可以通过对注入腔室内的反应源的流量进行控制，来控制第三生长速度。
当以高生长速度执行外延生长时，外延层要达到均匀的生长效果可能一般比较困难。因此，根据本实施例，通过保持预生长步骤S220B的第三生长温度，使反应源中所含的原子之间的迁移率较高并由此提供了实现均匀生长的环境，同时，可以通过降低第三生长速度，确保让原子能够均匀分布和生长到衬底110上的时间。因此，因为第一外延层130在第二外延层134通过生长步骤S240B生长之前通过预生长步骤S220B生长于衬底110上，所以，衬底110与第二外延层134之间的晶格失配减少，并且第二外延层134的表面缺陷也因此大大减少。
预生长步骤S220B这一初步过程减小了在早期生长阶段因为晶格失配引起的表面缺陷，并由此而有益于生长步骤S240B。因此，通过预生长步骤S220B生长得到的第一外延层130的厚度可以为约1.0μm或更小，例如，从0.5μm到1.0μm。
此外，通过预生长步骤S220B生长得到的第一外延层130的厚度可以通过对图8所示例性示出的生长时间段（0到t1）以及第三生长温度和第三生长速度进行控制而改变。
在预生长步骤S220B之后生长步骤S240B之前，执行与图6中所示的生长步骤（第2步）对应的中间生长步骤S230B，如图8中所示持续t1到t2的时间段，从而形成第三外延层132。
因为生长步骤S240B这一过程是用于在基于预生长步骤S220B生长得到的第一外延层130上执行外延生长，所以，中间生长步骤S230B，其作为将预生长步骤S220B自然地连接到生长步骤S240B的媒介被执行。
因此，根据用于制造根据该实施例的外延片的方法200B，生长步骤S240B以及预生长步骤S220B可以经过中间生长步骤S230B没有间歇地连续执行。也就是，通过执行中间生长步骤S230B，整个过程从预生长步骤S220B开始到生长步骤S240B结束可以连续执行，同时不停止反应源的注入（不停止生长步骤）。中间生长步骤S230B实现了从预生长步骤S220B到生长步骤S240B过程的连续，可以通过以下各种方法执行。
在一项实施例中，如图8中用“A”表示的，执行中间生长步骤S230B所用的生长速度可以从预生长步骤S220B的第三生长速度逐步线性地（按比例）增加到生长步骤S240B的第四生长速度。生长速度的这种线性增加可以通过增加反应源的量、连续注入这种反应源来执行。除了生长速度线性地增加外，执行中间生长步骤S230B所用的生长温度也可以从第三生长温度线性地（按比例）增加到第四生长温度。
在另一项实施例中，执行中间生长步骤S230B所用的生长速度从预生长步骤S220B的第三生长速度非线性地增加到生长步骤S240B的第四生长速度。例如，如图8中用“B”表示的，执行中间生长步骤S230B所用的生长速度可以从预生长步骤S220B的第三生长速度步进式地增加到生长步骤S240B的第四生长速度。可以按照以下方法让生长速度步进式增加：连续注入反应源，同时以某个时间区间间歇性地增加所注入的反应源的流量。除了生长速度非线性地增加外，执行中间生长步骤S230B所用的生长温度也可以从第三生长温度非线性地（非按比例地）增加到第四生长温度。例如，执行中间生长步骤S230B所用的生长温度可以从第三生长温度步进式地增加到第四生长温度。
如上文所描述，根据本实施例的中间生长步骤S230B这一步骤可以用于通过将反应源注入到衬底110上，同时将生长速度逐渐地从预生长步骤S220B的第三生长速度增加到生长步骤S240B的第四生长速度来生长第三外延层132。
在中间生长步骤S230B之后，执行与图6(c)中所示的“生长步骤（第3步）”对应的生长步骤（S240B）。生长步骤S240B这一过程主要用于通过在基于中间生长步骤S230B生长得到的第三外延层132上执行外延生长来在所述第三外延层132上形成第二外延层134。因为生长步骤S240B这一生长步骤在预生长步骤S220B和中间生长步骤S230B之后，所以，可以使外延生长在远大于预生长步骤S220B的第三生长速度的第四生长速度下进行。例如，生长步骤S240B可以在30μm/h或更大的速度下执行，如图8中所示例性示出。
如图2中所示的生长步骤S240A，生长步骤S240B可以一直执行到第二外延层134达到了所需厚度为止。例如，生长步骤S240B可以一直执行到形成于衬底110上的第一、第二和第三外延层130、134和132的厚度达到目标厚度为止。同时，目标厚度可以根据以下参数中的至少一种进行改变：外延片的利用目的、外延片的应用场合、最终元件或产品的特征、或最终元件或产品的设计规格。
在用于制造根据上文所述的各实施例的外延片的方法200A和200B中，生长步骤S240A和S240B可以在预生长步骤S220A和S220B之后没有间歇地连续执行。具体来说，在用于制造外延片的方法200A和200B中，中间生长步骤S230A和S230B用作将预生长步骤S220A和S220B自然地连接到生长步骤S240A和S240B的媒介，因此实现了生长步骤S240A和S240B在预生长步骤S220A和S220B之后没有间歇地连续执行。因此，与用于制造外延片的传统方法制得的外延片相比，通过根据本实施例的方法制得的外延片的表面缺陷密度低，同时外延片的制造时间大大缩短、成本大大降低。
传统方法包括为解决表面缺陷密度问题以约8μm/h到约10μm/h的低生长速度生长外延层，因为这种方法不包括根据所述各项实施例的预生长步骤S220A和S220B。此外，用于制造外延层的传统方法所涉及的过程复杂，包括将外延层过度生长到50μm的厚度，然后对外延层进行抛光直到外延层达到了目标厚度为止。但是，用于制造根据所述实施例的外延片的方法200A和200B通过预生长步骤S220A和S220B解决了表面缺陷密度问题，因此可以让生长步骤S240A和S240B以相当高的第二生长速度（或称第四生长速度）进行生长。同样，根据所述实施例的方法不需要任何独立的抛光过程，因此大大减少了整个过程的时间和成本。
图9是示意性示出了根据另一项实施例的外延片300B的截面图。
与图5中所示例性示出的外延片300A不同，图9中所示例性示出的外延片300B的外延结构210B可以进一步包括设置在第一和第二外延层212B和214B之间的第三外延层216，以及第一和第二外延层212B和214B。除了这个特征外，图9中所示例性示出的外延结构210B可以与图5中所示例性示出的外延结构210A相同。
外延片300B包括衬底110和设置在衬底110上的外延结构210B。衬底110可以对应于图6(a)到图6(c)所示例性示出的衬底110。衬底110可以是半导体衬底，例如可以是基于碳化硅的衬底。当衬底110是基于碳化硅的衬底时，外延结构210B也可以是碳化硅结构。也就是，衬底110和外延结构210B其每一个都可以包括碳化硅。
第一外延层212B可以通过上文所述的预生长步骤S220B形成于衬底110上。这样，第一外延层212B便设置在衬底110与第二外延层214B之间，使得在向外延片300B施加电压时导致的漏电流受到抑制。在这种情况下，第一外延层212B的厚度可以是1μm或更小。第一外延层212B可以对应于图6(a)中所示的第一外延层130。
第二外延层214B可以通过上述生长步骤S240B形成到目标厚度，并且表面缺陷密度是0.5/cm2或更低。第二外延层214B可以对应于图6(c)中所示的第二外延层134。
此外，第三外延层216形成于第一外延层212B与第二外延层214B之间。第三外延层216可以通过上文提到的中间生长步骤S230B形成于第一外延层212B上，并且可以对应于图6(b)中所示的第三外延层132。
此外，第三外延层216可以在介于第三外延层216与第一外延层212B之间的第一边界（平面）P1中具有第一掺杂浓度，并且可以在介于第三外延层216与第二外延层214B的第二边界（平面）P2中具有第二掺杂浓度。这里，第一边界P1可以表示第三外延层216的与第一外延层212B邻近的较低表面或区域，并且第二边界P2可以表示第三外延层216的与第二外延层214B邻近的较高表面或区域。
这里，第一掺杂浓度可以与第二掺杂浓度不同。例如，第一掺杂浓度可以是5×1017个原子/cm2到1×1018个原子/cm2。
在一项实例中，当生长速度线性地或非线性地（或者称步进式）从预生长步骤S220B的第三生长速度增加到生长步骤S240B的第四生长速度时，与掺杂气体的反应时间减少。因此，第三外延层216的第一边界P1与第二边界P2之间的内掺杂浓度可以从第一边界P1到第二边界P2逐渐地线性地或非线性地降低。
在另一项实例中，如果生长速度得到了相反的控制，那么第三外延层216的第一边界P1与第二边界P2之间的内掺杂浓度可以从第一边界P1到第二边界P2逐渐地线性地或非线性地增加。
第一到第三外延层212B、214B和216这三层都可以由n-型导电碳化硅形成。也就是，当衬底110包括碳化硅（SiC）时，第一到第三外延层212B、214B和216各自都可以包括碳氮化硅（SiCN），但该实施例不限于此。也就是，当第一到第三外延层212B、214B和216都由p-型导电碳化硅形成时，第一到第三外延层212B、214B和216各自都可以包括铝碳化硅（AlSiC）。
上文所述的外延片300A和300B可以应用到金属半导体场效应晶体管（MESFET）上。例如，通过在根据本实施例的第二外延层214A和214B上形成包括源极和漏极的欧姆接触层来制造金属半导体场效应晶体管（MESFET）。此外，根据所述实施例的外延片300A和300B可以应用到各种半导体装置上。
因此，外延片300A和300B的表面缺陷密度可以减小，各种特性因此改善而具备高质量，并且用于制造外延片的方法200A和200B可以让外延片的制造实现表面缺陷密度的减小和产率的加大。
尽管参看诸多实施例图例描述了各种实施例，但是应了解，本领域的技术人员可以设计出落在本公开的原理的精神和范围内的许多其他修改和实施例。具体而言，在本公开、附图和所附权利要求范围内的主题组合配置的各组成部分和/或各配置是可以进行各种变更和修改的。除了各组成部分和/或各配置的变更和修改外，替代使用对于本领域的技术人员也是一目了然。

Claims (10)

1.一种外延片，包括：
衬底；以及
设置在所述衬底上的外延结构，
其中，所述外延结构包括：
第一外延层；
设置在所述第一外延层上的第二外延层；以及
设置在所述第一外延层与所述第二外延层之间的第三外延层，所述第三外延层在与所述第一外延层邻近的第一边界的周围具有第一掺杂浓度，并且在与所述第二外延层邻近的第二边界的周围具有不同于所述第一掺杂浓度的第二掺杂浓度。
2.根据权利要求1所述的外延片，其中所述第一外延层的组成与所述第二外延层的组成相同。
3.根据权利要求1和2中任一项所述的外延片，其中所述第一外延层设置在所述衬底与所述第二外延层之间，以便抑制在向所述外延片施加电压时诱发的漏电流。
4.根据权利要求1和2中任一项所述的外延片，其中所述第一外延层设置在所述衬底与所述第二外延层之间，使得所述衬底与所述第二外延层之间的晶格失配减小，由此减少所述第二外延层的表面缺陷。
5.根据权利要求1和2中任一项所述的外延片，其中所述第三外延层的所述第一边界与所述第二边界之间的内掺杂浓度在从所述第一边界朝着所述第二边界的方向上，从所述第一掺杂浓度增加或减少至所述第二掺杂浓度。
6.根据权利要求1和2中任一项所述的外延片，其中所述第二外延层具有0.5/cm2或更小的表面缺陷密度。
7.根据权利要求1和2中任一项所述的外延片，其中所述衬底和所述外延结构中每一个包括碳化硅。
8.根据权利要求1和2中任一项所述的外延片，其中掺杂有n-型掺杂物的所述第一外延层和所述第二外延层中每一个包括碳氮化硅（SiCN）。
9.根据权利要求1和2中任一项所述的外延片，其中掺杂有p-型掺杂物的所述第一外延层和所述第二外延层中每一个包括铝碳化硅（AlSiC）。
10.根据权利要求1和2中任一项所述的外延片，其中所述第一外延片具有1.0μm或更小的厚度。
CN201310523009.6A 2012-10-31 2013-10-29 外延片 Pending CN103794642A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020120122006A KR20140055337A (ko) 2012-10-31 2012-10-31 에피택셜 웨이퍼 및 그 제조 방법
KR10-2012-0122006 2012-10-31
KR1020120122004A KR20140055335A (ko) 2012-10-31 2012-10-31 에피택셜 웨이퍼 및 그 제조 방법
KR10-2012-0122004 2012-10-31

Publications (1)

Publication Number Publication Date
CN103794642A true CN103794642A (zh) 2014-05-14

Family

ID=49488509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310523009.6A Pending CN103794642A (zh) 2012-10-31 2013-10-29 外延片

Country Status (5)

Country Link
US (1) US20140117382A1 (zh)
EP (1) EP2728610B1 (zh)
JP (1) JP2014093525A (zh)
CN (1) CN103794642A (zh)
TW (1) TW201417150A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107829135A (zh) * 2017-10-24 2018-03-23 瀚天天成电子科技（厦门）有限公司 一种高质量碳化硅外延生长工艺
CN114678419A (zh) * 2022-05-27 2022-06-28 深圳平创半导体有限公司 半导体器件及其制作方法、功率开关器件和功率放大器件

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014084550A1 (ko) * 2012-11-30 2014-06-05 엘지이노텍 주식회사 에피택셜 웨이퍼, 이를 이용한 스위치 소자 및 발광 소자
JP6796407B2 (ja) * 2016-06-27 2020-12-09 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP6762484B2 (ja) 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
WO2019224953A1 (ja) * 2018-05-23 2019-11-28 三菱電機株式会社 ＳｉＣエピタキシャル基板の製造方法
CN111029250B (zh) * 2019-12-09 2022-07-22 中国电子科技集团公司第五十五研究所 一种实现SiC外延曲线形掺杂分布的方法
CN112670165B (zh) * 2020-12-24 2022-11-01 南京百识电子科技有限公司 一种碳化硅外延底层的生长方法
JP2023069926A (ja) * 2021-11-08 2023-05-18 株式会社ニューフレアテクノロジー 気相成長方法及び気相成長装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156687A (ja) * 2004-11-29 2006-06-15 Sumco Corp エピタキシャルウェーハ
US20070298591A1 (en) * 2006-06-27 2007-12-27 Magnachip Semiconductor Ltd. Epitaxial silicon wafer and method for fabricating the same
CN101599428A (zh) * 2008-06-04 2009-12-09 日立电线株式会社 碳化硅半导体衬底及其制造方法
CN101673673A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 外延片形成方法及使用该方法形成的外延片

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185215B2 (ja) * 1999-05-07 2008-11-26 弘之 松波 ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
DE60033829T2 (de) * 1999-09-07 2007-10-11 Sixon Inc. SiC-HALBLEITERSCHEIBE, SiC-HALBLEITERBAUELEMENT SOWIE HERSTELLUNGSVERFAHREN FÜR EINE SiC-HALBLEITERSCHEIBE
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
US6849874B2 (en) * 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
JP4224253B2 (ja) * 2002-04-24 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
JP4937685B2 (ja) * 2006-09-21 2012-05-23 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2009088223A (ja) * 2007-09-28 2009-04-23 Hitachi Cable Ltd 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
US8294507B2 (en) * 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP2011091424A (ja) * 2010-12-17 2011-05-06 Mitsubishi Electric Corp 半導体装置
WO2013107508A1 (en) * 2012-01-18 2013-07-25 Fairchild Semiconductor Corporation Bipolar junction transistor with spacer layer and method of manufacturing the same
US8860040B2 (en) * 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
TW201417149A (zh) * 2012-10-31 2014-05-01 Lg Innotek Co Ltd 磊晶晶圓
US9793355B2 (en) * 2012-11-30 2017-10-17 Lg Innotek Co., Ltd. Epitaxial wafer and switch element and light-emitting element using same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156687A (ja) * 2004-11-29 2006-06-15 Sumco Corp エピタキシャルウェーハ
US20070298591A1 (en) * 2006-06-27 2007-12-27 Magnachip Semiconductor Ltd. Epitaxial silicon wafer and method for fabricating the same
CN101599428A (zh) * 2008-06-04 2009-12-09 日立电线株式会社 碳化硅半导体衬底及其制造方法
CN101673673A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 外延片形成方法及使用该方法形成的外延片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107829135A (zh) * 2017-10-24 2018-03-23 瀚天天成电子科技（厦门）有限公司 一种高质量碳化硅外延生长工艺
CN114678419A (zh) * 2022-05-27 2022-06-28 深圳平创半导体有限公司 半导体器件及其制作方法、功率开关器件和功率放大器件

Also Published As

Publication number Publication date
EP2728610A1 (en) 2014-05-07
JP2014093525A (ja) 2014-05-19
EP2728610B1 (en) 2020-03-18
US20140117382A1 (en) 2014-05-01
TW201417150A (zh) 2014-05-01

Similar Documents

Publication Publication Date Title
CN103794642A (zh) 外延片
CN100580951C (zh) 半导体器件及其制造方法
CN103789822A (zh) 外延片
US6515335B1 (en) Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
WO2019218581A1 (zh) 基于蓝宝石衬底的氧化镓薄膜及其生长方法和应用
JP2002057109A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
EP2418676A1 (en) Silicon wafer and production method thereof
CN104584190B (zh) 外延晶片及其制造方法
JP6555069B2 (ja) 半導体デバイス及びその製造方法
WO2018230301A1 (ja) エピタキシャルウェーハの製造方法
WO2008038084A1 (en) Process for producing a silicon carbide substrate for microelectronic applications
JP4423011B2 (ja) 高比抵抗ＧａＮ層を含む窒化物膜の製造方法
KR20150107104A (ko) 탄화 규소 에피택셜층의 성장 방법 및 전력 소자
JP2004343133A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
KR102098209B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20140070013A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20140055337A (ko) 에피택셜 웨이퍼 및 그 제조 방법
JP2007261900A (ja) 単結晶炭化シリコン基板の製造方法
KR20140055335A (ko) 에피택셜 웨이퍼 및 그 제조 방법
JP2002329673A (ja) 半導体結晶膜，その製造方法，半導体装置及びその製造方法
KR102339608B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
JP3461819B2 (ja) 半導体結晶膜の製造方法
CN101882572B (zh) 通过低温实现选择性生长含Ge材料层的方法
KR100234230B1 (ko) 다층 에피텍셜 구조 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140514