KR102339608B1 - 에피택셜 웨이퍼 및 그 제조 방법 - Google Patents
에피택셜 웨이퍼 및 그 제조 방법 Download PDFInfo
- Publication number
- KR102339608B1 KR102339608B1 KR1020170113437A KR20170113437A KR102339608B1 KR 102339608 B1 KR102339608 B1 KR 102339608B1 KR 1020170113437 A KR1020170113437 A KR 1020170113437A KR 20170113437 A KR20170113437 A KR 20170113437A KR 102339608 B1 KR102339608 B1 KR 102339608B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- concentration
- dopant
- epitaxial
- period
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02447—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Recrystallisation Techniques (AREA)
Abstract
실시예는, 기판; 상기 기판 상에 배치되는 제1 층; 상기 제1 층 상에 배치되는 버퍼층; 및 상기 버퍼층 상에 배치되는 에피층을 포함하고, 상기 기판, 상기 제1 층, 상기 버퍼층 및 상기 에피층은 실리콘 카바이드 및 도펀트를 포함하고, 상기 제1 층은, 두께 방향으로 상기 도펀트의 농도가 유지되는 제1-1층과 상기 도펀트의 농도가 일정하게 증가하는 제1-2 층을 포함하고, 상기 제1-1 층의 도펀트의 농도는 상기 기판의 도펀트의 농도보다 작고, 상기 제1-2 층의 도펀트의 최소 농도는 상기 제1-1 층의 도펀트의 농도와 동일하고, 상기 제1-2 층의 도펀트의 피크 농도는 상기 버퍼층의 도펀트의 농도와 동일한 에피택셜 웨이퍼를 개시한다.
Description
실시예는 에피택셜 웨이퍼 및 그 제조 방법에 관한 것이다.
에피택셜 성장은 통상적으로 화학 기상 증착 프로세스를 포함하며, 단결정 실리콘 웨이퍼와 같은 기판은 기상/액상/고상의 실리콘 복합물이 웨이퍼 표면에 걸쳐 전달되어 열분해 또는 분해에 영향을 미치는 동안 가열된다.
단결정 실리콘 웨이퍼가 기판으로 사용될 때, 실리콘은 단결정 구조의 성장을 지속시키는 방식으로 적층된다. 또한 이때, 특정 극성(N-type 또는 P-type)을 갖는 기판을 제작하고자 하는 경우, 그 에피택셜 성장 과정에 소정의 도핑 가스를 함께 투입하게 된다.
에피택셜층(epitaxial layer)을 성장함에 있어서 박막 내부 및 표면의 결함은 전력 소자의 성능 저하 및 장시간 신뢰성에 많은 제약을 가지게 한다. 그러나, 에피 성장 과정에서 기판에 전위가 에피택셜층으로 전파되어 표면 결함이 발생하는 문제가 있다.
실시예는 전위 밀도가 감소한 에피택셜 웨이퍼를 제공한다.
실시예는 표면 조도가 우수한 에피택셜 웨이퍼를 제공한다.
실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
실시예에 따른 에피택셜 웨이퍼는 기판; 상기 기판 상에 배치되는 제1 층; 상기 제1 층 상에 배치되는 버퍼층; 및 상기 버퍼층 상에 배치되는 에피층을 포함하고, 상기 기판, 상기 제1 층, 상기 버퍼층 및 상기 에피층은 실리콘 카바이드 및 도펀트를 포함하고, 상기 제1 층은, 두께 방향으로 상기 도펀트의 농도가 유지되는 제1-1층과 상기 도펀트의 농도가 일정하게 증가하는 제1-2 층을 포함하고, 상기 제1-1 층의 도펀트의 농도는 상기 기판의 도펀트의 농도보다 작고, 상기 제1-2 층의 도펀트의 최소 농도는 상기 제1-1 층의 도펀트의 농도와 동일하고, 상기 제1-2 층의 도펀트의 피크 농도는 상기 버퍼층의 도펀트의 농도와 동일하다.
상기 버퍼층과 상기 에피층 사이에 제2 층을 더 포함하고, 상기 제2 층은, 두께 방향으로 상기 도펀트의 농도가 유지되는 제2-1층과 상기 도펀트의 농도가 변화하는 제2-2 층을 포함할 수 있다.
상기 제2-1 층의 도펀트의 농도는 상기 기판의 도펀트의 농도보다 작을 수 있다.
상기 제2-2 층의 도펀트의 최소 농도는 상기 제2-1 층의 도펀트의 농도와 동일하고, 상기 제2-2 층의 도펀트의 피크 농도는 상기 에피층의 도펀트의 농도와 동일할 수 있다.
상기 제2-2 층의 도펀트의 피크 농도는 상기 기판에서 멀어질수록 커질 수 있다.
상기 제1-1 층의 도펀트의 농도와 상기 제2-2 층의 도펀트의 농도는 동일할 수 있다.
상기 제2 층은 상기 버퍼층과 상기 제2-1 층 사이에 배치되는 제2-3 층을 더 포함할 수 있다.
상기 제2-3 층의 도펀트의 피크 농도는 기판에서 가까워질수록 커질 수 있다.
실시예에 따른 반도체 소자는 에피택셜 웨이퍼; 및 상기 에피택셜 웨이퍼 상에 배치되는 소스 및 드레인을 포함하고, 상기 에피택셜 웨이퍼는, 기판; 상기 기판 상에 배치되는 제1 층; 상기 제1 층 상에 배치되는 버퍼층; 및 상기 버퍼층 상에 배치되는 에피층을 포함하고, 상기 기판, 상기 제1 층, 상기 버퍼층 및 상기 에피층은 실리콘 카바이드 및 도펀트를 포함하고, 상기 제1 층은, 두께 방향으로 상기 도펀트의 농도가 유지되는 제1-1층과 상기 도펀트의 농도가 일정하게 증가하는 제1-2 층을 포함하고, 상기 제1-1 층의 도펀트의 농도는 상기 기판의 도펀트의 농도보다 작고, 상기 제1-2 층의 도펀트의 최소 농도는 상기 제1-1 층의 도펀트의 농도와 동일하고, 상기 제1-2 층의 도펀트의 피크 농도는 상기 버퍼층의 도펀트의 농도와 동일하다.
실시예에 따르면, 에피택셜 웨이퍼의 전위 밀도를 감소시킬 수 있다.
또한, 에피택셜 웨이퍼의 표면 조도를 향상시킬 수 있다.
또한, 도핑가스를 조절하여 에피텍셜 웨이퍼의 결함을 제거하여 고품질의 실리콘 카바이드 박막을 얻을 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 제1 실시예에 따른 에피택셜 웨이퍼의 개념도이고,
도 2는 본 발명의 제2 실시예에 따른 에피택셜 웨이퍼의 개념도이고,
도 3은 본 발명의 제3 실시예에 따른 에피택셜 웨이퍼의 개념도이고,
도 4는 도 3의 변형예이고,
도 5는 제1 층에서 시간에 따라 도핑가스와 도핑가스의 투입량을 보여주는 타이밍도이고,
도 6은 제2 층에서 시간에 따라 도핑가스와 도핑가스의 투입량을 보여주는 타이밍도이고,
도 7은 본 발명의 일 실시예에 따른 에피택셜 웨이퍼 제조장치의 개념도이다.
도 2는 본 발명의 제2 실시예에 따른 에피택셜 웨이퍼의 개념도이고,
도 3은 본 발명의 제3 실시예에 따른 에피택셜 웨이퍼의 개념도이고,
도 4는 도 3의 변형예이고,
도 5는 제1 층에서 시간에 따라 도핑가스와 도핑가스의 투입량을 보여주는 타이밍도이고,
도 6은 제2 층에서 시간에 따라 도핑가스와 도핑가스의 투입량을 보여주는 타이밍도이고,
도 7은 본 발명의 일 실시예에 따른 에피택셜 웨이퍼 제조장치의 개념도이다.
본 실시예들은 다른 형태로 변형되거나 여러 실시예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시예로 한정되는 것은 아니다.
특정 실시예에서 설명된 사항이 다른 실시예에서 설명되어 있지 않더라도, 다른 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시예에서 구성 A에 대한 특징을 설명하고 다른 실시예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 에피택셜 웨이퍼의 개념도이고, 도 2는 본 발명의 제2 실시예에 따른 에피택셜 웨이퍼의 개념도이고, 도 3은 본 발명의 제3 실시예에 따른 에피택셜 웨이퍼의 개념도이고, 도 4는 도 3의 변형예이다.
도 1을 참조하면, 실시예에 따른 에피택셜 웨이퍼는, 반도체 기판(11), 반도체 기판(11) 상에 배치되는 제1 층(12), 제1 층(12) 상에 배치되는 버퍼층(13) 및 버퍼층(13) 상에 배치되는 에피층(14)을 포함한다.
먼저, 반도체 기판(11)은 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)일 수 있으며, 이에 따라 에피층(14)도 도핑된 실리콘 카바이드 계열로 형성될 수 있다.
반도체 기판(11)이 실리콘 카바이드(SiC)인 경우, 에피층(14)은 모두 n형 전도성 실리콘 카바이드계, 즉 실리콘 카바이드 나이트라이드(SiCN)로 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 에피층(14)은 모두 p형 전도성 실리콘 카바이드계, 즉 알루미늄 실리콘 카바이드 (AlSiC)로 형성될 수도 있다.
반도체 기판(11)은 오프각이 3도~10도일 수 있다. 여기서, 오프각이란 (0001)Si면, (000-1)C면을 기준으로 반도체 기판(11)이 기울어진 각도로 정의할 수 있다.
반도체 기판(11)의 도핑 농도는 1×1018 cm- 3내지 1×1020 cm-3일 수 있으나, 반드시 이에 한정하지 않는다. 반도체 기판(11)의 도핑 농도는 두께 방향으로 일정할 수 있으나 반드시 이에 한정하지 않는다, 이하에서 도핑 농도는 각 층의 도펀트의 농도와 동일할 수 있다.
제1 층(12)은 반도체 기판(11) 상에 배치될 수 있다. 제1 층(12)은 제1-1 층(12a) 및 제1-2 층(12b)를 포함할 수 있다.
제1-1 층(12a)은 반도체 기판(11)과 제1-2 층(12b) 사이에 배치될 수 있다. 제1-1 층(12a)은 도핑 농도가 반도체 기판(11)의 도핑 농도보다 작을 수 있다. 예컨대, 제1-1 층(12a)은 도핑 농도가 1×1014cm-3 내지 1×1015cm-3일 수 있다.
이러한 구성에 의하여, 제1-1 층(12a)의 도핑 농도는 반도체 기판(11)의 도핑 농도 대비 농도 차이가 1000배 이상 차이날 수 있다. 이러한 구성에 의하여, 제1-1 층(12a)은 에피층(14)에서 발생하는 내부 결함을 종단할 수 있다. 구체적으로, 제1-1 층(12a)은 기저면 전위(Basal Plane Dislocation, BPD)를 칼날 전위(threading edge dislocation, TED)로 변경할 수 있다.
일반적으로 반도체 기판에 존재하는 전위는 기저면 전위(Basal Plane Dislocation, BPD)와 칼날 전위(threading edge dislocation, TED)로 구분될 수 있다. 이 중에서 기저면 전위는 다이오드를 장시간 통전했을 때 저항을 증가시키고 전력 소자의 신뢰성을 악화시킬 수 있다. 이에 반해 칼날 전위에 의한 전력 소자에 대한 영향이 상대적으로 적을 수 있다.
제1-2 층(12b)은 제1-1 층(12a)과 버퍼층(13) 사이에 배치될 수 있다. 제1-2 층(12b)은 두께 방향으로 도핑 농도가 연속적으로 증가할 수 있다. 제1-2 층(12b)은 도핑 농도가 최소 농도에서 피크 농도까지 변화할 수 있다. (여기서, 최소 농도는 도펀트의 농도가 최소인 값을 의미하고, 피크 농도는 도펀트의 농도가 최대인 값을 의미한다) 최소 농도는 제1-1 층(12a)의 도핑 농도와 동일할 수 있다. 예컨대, 최소 농도는 1×1014cm-3 내지 1×1015cm-3일 수 있다. 최대 농도는 버퍼층(13)의 도핑 농도와 동일할 수 있다. 예컨대, 최대 농도는 1×1018cm-3일 수 있다.
제1-2 층(12b)은 제1-1 층(12a)과 버퍼층(13) 사이에서 도핑 농도가 급격하게 변화하는 것을 방지할 수 있다. 제1-2 층(12b)은 도핑가스의 투입을 일정하게 증가시켜 형성할 수 있다. 이러한 구성에 의하여, 도핑 농도가 연속적으로 증가하여 도핑 물질의 원자 크기 차이로 인해 발생하는 격자 뒤틀림(lattice mismatch)을 방지할 수 있다. 제1-2 층(12b)은 분당 도펀트를 750배 내지 900배로 일정하게 증가시키면서 형성할 수 있다.
또한, 제1-2 층(12b)은 제1-1 층(12a)과 성장속도가 동일할 수 있다. 이에, 하기 설명하는 성장가스의 투입량은 제1-1 층(12a)과 제1-2 층(12b)에서 모두 동일할 수 있다.
이러한 구성에 의하여, 제1 층(12)은 반도체 기판(11)에서 기저면 전위(Basal Plane Dislocation, BPD)를 칼날 전위(threading edge dislocation, TED)로 변경하고, 동시에 격자 뒤틀림도 방지할 수 있다.
버퍼층(13)은 제1 층(12) 상에 배치될 수 있다. 버퍼층(13)은 두께 방향으로 도핑 농도가 변화할 수 있으나, 이러한 구성에 한정되는 것은 아니다. 버퍼층(13)은 도핑 농도가 변화할 수 있다. 예컨대, 버퍼층(13)의 도핑 농도는 최소 농도에서 피크 농도까지 변화할 수 있다. 여기서, 최소 농도는 5×1017 cm-3이고 피크 농도는 7×1018 cm-3일 수 있다. 최소 농도가 5×1017 cm-3보다 작거나 피크 농도가 7×1018 cm-3보다 큰 경우에는 반도체 기판(11)과 에피층(14)의 격자 부정합을 효과적으로 완화하기 어려울 수 있다.
에피층(14)은 버퍼층(13)이 형성된 이후, 어닐링 공정이 진행된 후에 버퍼층(13) 상에 형성될 수 있다. 이때, 에피층(14)은 두께 방향으로 도핑 농도가 균일할 수 있으나 반드시 이에 한정하지 않는다. 에피층(14)은 도핑 농도가 반도체 기판(11)으 도핑 농도 및 버퍼층(13)의 도핑농도보다 작을 수 있으나, 반드시 이에 한정되는 것은 아니다.
에피층(14)은 버퍼층(13) 상에 배치될 수 있다. 에피층(14)의 도핑 농도는 1×1015cm-3 내지 5×1018cm-3일 수 있다. 에피층(14)은 두께 방향으로 도핑 농도가 변화할 수 있다. 예시적으로 도핑 농도는 두께 방향으로 증가할 수도 있고 감소할 수도 있다.
이 때, 반도체 기판(11)상에 에피층(14)을 형성하는 경우 반도체 기판에 존재하는 기저면 전위는 에피층(14)으로 전파될 수 있다. 따라서, 반도체 기판(11)에 형성된 기저면 전위가 에피층(14)으로 전파될 때 이를 칼날 전위로 변환하는 것이 바람직할 수 있다.
그리고 반도체 기판(11)에 존재하는 기저면 전위를 종단하기 위해 반도체 기판(11)과 에피층(14) 사이에 반도체 기판(11)과 도핑 농도 차이가 큰 층인 제1-1 층(12a)을 형성하여 반도체 기판의 기저면 전위를 칼날 전위로 변환할 수 있다. 즉, 제1 층(12)은 기저면 전위가 칼날 전위로 변환되는 효율(이하 BPD 변환 효율)을 향상시킬 수 있다.
뿐만 아니라, 제1-2 층(12b)을 제1-1층(12a)과 버퍼층(13) 사이에 형성하여, 버퍼층(13)과 제1 층(12) 사이에 형성되는 격자 뒤틀림을 방지할 수 있다. 이로써, 에피택셜 웨이퍼의 품질을 개서할 수 있다.
그리고 에피층(14)의 평균 도핑 농도는 버퍼층(13)의 평균 도핑 농도보다 작을 수 있다. 에피층(14)과 버퍼층(13)은 동일한 조성(SiC)을 가질 수 있다.
실시예에 따른 에피택셜 웨이퍼는 금속 반도체 전계효과 트랜지스터(MESFET)에 적용될 수 있다. 예를 들면, 본 발명에 따른 에피택셜층 위에 소스 및 드레인을 포함하는 오믹 콘택층을 형성함으로써 전계 효과 트랜지스터(MOSFET)를 제작할 수 있다. 이외에도 다양한 반도체 소자에 적용될 수 있다.
도 2를 참조하면, 제2 실시예에 따른 에피택셜 웨이퍼는 버퍼층(13)과 에피층(14) 사이에 제2 층(15)을 포함할 수 있다. 제2 층(15)은 제2-1 층(15a)과 제2-2 층(15b)를 포함할 수 있다. 제2-1 층(15a)은 도 1에서 제1-1 층(12a)와 같이 도핑 농도가 반도체 기판(11)의 도핑 농도보다 작을 수 있다. 또한, 제2-1 층(15a)는 도핑 농도가 버퍼층(13)의 도핑 농도보다 작을 수 있다. 예컨대, 제2-1 층(15a)은 도핑 농도가 제1-1 층과 마찬가지로 1×1014cm-3 내지 1×1015cm-3일 수 있다.
제2-1 층(15a)은 도핑 농도가 반도체 기판(11)의 도핑 농도와 버퍼층(13)의 도핑 농도보다 작아 BPD 효율이 향상될 수 있다. 이에, 반도체 기판(11)에 존재하는 다수의 기저면 전위가 칼날 전위로 변경될 수 있다.
또한, 마찬가지로 제2-2 층(15b)은 제2-1 층(15a)과 에피층(14) 사이에 배치될 수 있다. 제2-2 층(15b)은 두께 방향으로 도핑 농도가 연속적으로 증가할 수 있다. 제2-2 층(15b)은 도핑 농도가 최소 농도에서 피크 농도까지 변화할 수 있다. 최소 농도는 제2-1 층(15a)의 도핑 농도와 동일할 수 있다. 예컨대, 최소 농도는 1×1014cm-3 내지 1×1015cm-3일 수 있다. 최대 농도는 에피층(14)의 도핑 농도와 동일할 수 있다. 그리고 제2-1 층(15a)의 도핑 농도는 제1-1 층(12a)s의 도펀트의 농도와 동일할 수 있다.
제2-2 층(15b)은 도 1에서 제2-1 층(15b)와 마찬가지로 제2-1 층(15a)과 에피층(14) 사이에서 도핑 농도가 급격하게 변화하는 것을 방지할 수 있다. 제2-2 층(15b)은 도핑가스의 투입을 일정하게 증가시켜 형성할 수 있다. 이러한 구성에 의하여, 도핑 농도가 연속적으로 증가하여 도핑 물질의 원자 크기 차이로 인해 발생하는 격자 뒤틀림(lattice mismatch)을 방지할 수 있다. 제2-2 층(15b)은 분당 도펀트를 65배 내지 75배로 일정하게 증가시키면서 형성할 수 있다. 제2-2 층(15b)은 분당 도펀트가 제1-2 층(12b)의 분당 도펀트보다 작을 수 있다. 이는 제2-2 층(15b)의 피크 농도가 에피층(14)의 도핑 농도와 동일하도록 맞춰주기 위함이다.
도 3을 참조하면, 제3 실시예에 따른 에피텍셜 웨이퍼는 앞서 도 1 및 도 2에서 설명한 제1 층과 제2 층을 모두 포함할 수 있다. 제1 층(12)은 반도체 기판(11)과 버퍼층(13) 사이에 배치되고, 제2 층(15)은 버퍼층(13)과 에피층914) 사이에 배치될 수 있다. 이러한 구성에 의하여, 반도체 기판(11)에 존재하는 기저면 전위가 칼날 전위로 변환되는 BPD 효율이 개선될 수 있다. 뿐만 아니라, 반도체 기판(11)과 버퍼층(13) 사이 및 버퍼층(13)과 에피층(14) 사이에서 격자 뒤틀림도 방지되어 내부 결함이 적은 품질이 개선된 에피택셜 웨이퍼를 제공할 수 있다.
도 4를 참조하면, 제2 층(15)은 제2-1 층(15a)과 버퍼층(13) 사이에 제2-3 층(15c)을 포함할 수 있다. 제2-3 층(15c)은 도핑 농도가 피크 농도에서 최소 농도까지 변화할 수 있다. 피크 농도는 버퍼층(14)의 농도와 동일할 수 있으며, 최소 농도는 제2-1층(15a)의 도핑 농도와 동일할 수 있다. 제2-3 층(15c)은 두께 방향으로 도핑 농도가 연속적으로 감소할 수 있다. 이러한 구성에 의하여, 제2-3 층(15c)은 제2-3 층(15c)에서 제2-1 층(15a)으로 급격한 도핑 농도의 감소를 방지하여, 격자 뒤틀림 현상을 방지할 수 있다.
예컨대, 제2-3 층(15c)은 도핑 농도의 감소율(P1)이 제2-2 층(15b)의 도핑 농도의 증가율(P2)보다 클 수 있다. 제2-2 층(15b)과 제2-3 층(15c)은 도펀트의 최소 농도는 동일하나, 도펀트의 피크 농도가 상이할 수 있다.
도 5는 제1 층에서 시간에 따라 도핑가스와 도핑가스의 투입량을 보여주는 타이밍도이고, 도 6은 제2 층에서 시간에 따라 도핑가스와 도핑가스의 투입량을 보여주는 타이밍도이다.
도 5를 참조하면, 실시예에 따른 에피택셜 웨이퍼의 제조방법은 제1 성장가스와 제2 성장가스 및 도핑가스를 투입하여 반도체 기판상에 제1 층, 버퍼층, 제2 층 및 에피층을 형성하는 단계를 포함한다.
구체적으로 제1 층을 형성하는 단계는 챔버 내에 반도체 기판을 배치한 후 제1 성장가스와 제2 성장가스 및 도핑가스를 투입하여 반도체 기판상에 제1 층을 형성할 수 있다.
반도체 기판이 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)인 경우, 제1 성장가스와 제2 성장가스는 반도체 기판과 격자 상수 일치가 가능한 물질을 포함할 수 있다.
제1 성장가스와 제2 성장가스는 SiH4+C3H8, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등과 같이 탄소 및 규소를 포함하는 물질이 이용될 수 있다. 제1 성장가스는 SiH4 이고, 제2 성장가스는 C3H8일 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 제1 성장가스는 C3H8 이고, 제2 성장가스는 SiH4일 수도 있다.
도핑가스는 웨이퍼 상에 적층될 에피층 등을 N 타입으로 도핑시키고자 하는 경우, 질소 가스(N2)등의 5족 원소의 물질이 이용될 수 있다. 희석 가스(캐리어 가스)로는 수소 가스(H2)가 사용될 수 있으나 반드시 이에 한정하지 않는다.
실시예에 따르면 제1 층은 제1 주기(t1)와 제2 주기(t2)동안 성장되어 형성될 수 있다. 제1 주기(t1)는 제1-1 층의 성장 주기이고 제2 주기(t2)는 제1-2 층의 성장 주기일 수 있다.
제1 주기(t1)와 제2 주기(t2)는 각각 성장속도가 1㎛/hour로 동일할 수 있다. 제1 층은 기판, 버퍼층, 에피 대비 성장 속도가 낮을 수 있다. 제1 층은 저속 성장을 통해 도핑 물질이 증가하여 투입되더라도 반도체 기판 상에 원자들이 고르게 분포하게 할 수 있다. 이로써, 에피텍셜 웨이퍼는 내부 결함이 감소할 수 있다.
제1 성장가스는 제1 주기(t1)와 제2 주기(t2)에 걸쳐 균일하게 투입할 수 있다. 즉, 제1 성장가스는 연속적으로 동일한 양이 투입될 수 있다. 또한, 제1 성장가스와 제2 성장가스는 소정의 비율로 일정하게 투입될 수 있다.
제1 주기(t1)와 제2 주기(t2)는 동일한 시간 간격을 가질 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제1 주기(t1)와 제2 주기(t2)는 서로 다른 시간 간격으로 제어할 수도 있다. 예컨대, 제1-1 층과 제1-2 층의 두께에 따라 제1 주기(t1)와 제2 주기(t2)는 상이할 수 있다. 예시적으로 제1-1 층의 두께가 제1-2 층의 두께보다 큰 경우, 제1 주기(t1)가 제2 주기(t2)보다 클 수 있다. 그리고 제1 주기(t1)에서 도핑가스는 균일한 농도(C1)로 투입될 수 있다. 제2 주기(t2)에서 도핑가스는 일정하게 증가하도록 투입될 수 있다. 그리고 제2 주기(t2)에서 도핑가스의 투입 최저 농도는 제1 주기(t1)의 도핑가스의 농도(C1)와 동일하고, 피크 농도(C2)는 버퍼층의 도핑농도와 동일할 수 있다. 이러한 구성에 의하여, 도핑가스의 투입만으로 BPD 변환 효율을 개선하고 격자 뒤틀림 현상을 방지할 수 있다.
제1-1 층은 기판에 있는 BPD 변환 효율을 향상시키기 위해 저속(1㎛/hour) 성장할 수 있다. 제1-1 층은 두께가 0.3㎛이하 일 수 있다. 이 때, 성장가스인 SiH4는 20sccm이하일 수 있다.
제1-2 층은 버퍼층의 도핑 농도와 동일한 도핑 농도를 갖도록 일정하게 도핑 농도를 증가시킬 수 있다. 제1-2 층은 도핑 농도가 1×1014cm-3 내지 1×1018cm-3일 수 있다. 또한, 제1-2 층은 시간이 증가할수록 점차 도핑 농도가 증가할 수 있으며, 분당 도펀트를 750배 내지 900배로 일정하게 증가시키면서 형성할 수 있다. 이 때, 성장가스인 SiH4는 20sccm이하일 수 있다.
이후, 제2 주기(t2) 이후 다음 주기에서 제1 층 상에 버퍼층을 형성할 수 있다. 버퍼층은 1㎛/hour의 성장 속도로 성장할 수 있다. 두께는 0.5㎛ 이하로 성장할 수 있다. 버퍼층의 도핑 농도는 제1-2층의 최대 도핑 농도와 동일할 수 있다. 예시적으로 버퍼층의 도핑 농도는 1×1018cm-3일 수 있으나 반드시 이에 한정하지 않는다. 이 때, 성장가스는 SiH4는 120sccm이하일 수 있다.
이후, 버프층 상에 에피층을 형성할 수 있다. 에피층은 5㎛/hour의 성장 속도로 성장할 수 있으며, 두께가 5㎛ 이하일 수 있다. 이 때, 성장가스는 SiH4는 120sccm이하일 수 있다.
도 6을 참조하면, 도 5의 버퍼층과 에피층 사이에 제2 층 더 형성할 수 있다.
실시 예에 따르면, 제1 층 및 버퍼층의 형성 방법은 도 5에서 설명한 내용이 그대로 적용될 수 있다. 제2 층은 제3 주기(t3), 제4 주기(t4) 및 제5 주기(t5)동안 성장되어 형성될 수 있다. 제3 주기(t3) 는 제2-3 층의 성장 주기이고, 제4 주기(t4)는 제2-1 층의 성장 주기이고, 제5 주기(t5)는 제2-2 층의 성장 주기일 수 있다.
제3 주기(t3), 제4 주기(t4) 및 제5 주기(t5)는 각각 성장속도가 1㎛/hour로 동일할 수 있다. 제2 층은 기판, 버퍼층, 에피 대비 성장 속도가 낮을 수 있다. 또한, 제2 층은 제1 층과 성장 속도가 동일할 수 있으나, 이에 한정되는 것은 아니다.
제2 층은 저속 성장을 통해 도핑 물질이 증가하여 투입되더라도 반도체 기판 상에 원자들이 고르게 분포하게 할 수 있다. 이로써, 에피텍셜 웨이퍼는 내부 결함이 감소할 수 있다.
제1 성장가스와 제2 성장가스는 제3 주기(t3), 제4 주기(t4) 및 제5 주기(t5)에 걸쳐 균일하게 투입할 수 있다. 즉, 제1 성장가스는 연속적으로 동일한 양이 투입될 수 있다. 또한, 제1 성장가스와 제2 성장가스는 소정의 비율로 일정하게 투입될 수 있다.
제3 주기(t3), 제4 주기(t4) 및 제5 주기(t5)는 동일한 시간 간격을 가질 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제3 주기(t3), 제4 주기(t4) 및 제5 주기(t5)는 서로 다른 시간 간격으로 제어할 수도 있다. 예컨대, 제2-1 층 내지 제2-3 층의 두께에 따라 제3 주기(t3), 제4 주기(t4) 및 제5 주기(t5)는 상이할 수 있다. 예시적으로, 제2-1 층의 두께가 제2-2 층의 두께 및 제2-3 층의 두께보다 큰 경우, 제4 주기(t4)가 제3 주기(t3) 및 제5 주기(t5)보다 클 수 있다. 그리고 제4 주기(t4)에서 도핑가스는 균일한 농도로 투입될 수 있다. 제5 주기(t5)에서 도핑가스는 일정하게 증가하도록 투입될 수 있다. 그리고 제5 주기(t5)에서 도핑가스의 투입 최저 농도는 제4 주기(t4)의 도핑가스의 농도와 동일하고, 피크 농도는 에피층의 도핑농도와 동일할 수 있다. 또한, 제3 주기(t3)에서 초기 도핑 농도는 버퍼층의 도핑 농도와 동일할 수 있다. 제3 주기(t3)의 말기 도핑 농도는 제4 주기(t4)의 초기 도핑 농도와 동일할 수 있다. 제3 주기(t3)에서 도핑 농도는 초기에서 말기까지 일정하게 감소할 수 있다. 이러한 구성에 의하여, 도핑가스의 투입만으로 BPD 변환 효율을 개선하고 격자 뒤틀림 현상을 방지할 수 있다.
제2 층은 버퍼층 성장 시 발생하거나 제1 층에서 제거되지 못한 반도체 기판에 존재한 기저면 전위를 제거할 수 있다. 이를 위해, 제2-3 층은 제1-1 층과 마찬가지로 1㎛/hour의 성장 속도로 성장할 수 있다. 제2-3 층은 두께가 0.3㎛이하 일 수 있다. 이 때, 성장가스는 SiH4는 20sccm이하일 수 있다.
제1-1 층과 마찬가지로 제2-1 층은 도핑 농도가 반도체 기판의 도핑 농도보다 낮을 수 있다. 제2-1 층은 도핑 농도가 1×1014cm-3 내지 1×1018cm-3일 수 있다. 또한, 제2-1 층은 제1-1 층과 같이 도핑 농도가 일정하게 유지되며, 1㎛/hour의 성장 속도로 성장할 수 있다. 제2-1 층은 평균 도핑 농도가 제2-3 층의 평균 도핑 농도보다 작아 BPD 변환 효율을 크게 개선할 수 있다.
제2-2 층은 제1-2 층과 마찬가지로 최저 도핑 농도에서 최고 도핑 농도로 일정하게 도핑 농도가 증가하는 층일 수 있다. 제2-2 층은 1㎛/hour의 성장 속도로 성장할 수 있으며, 두께가 0.3㎛ 이하일 수 있다.
제2-2 층은 분당 도펀트를 65배 내지 75배로 일정하게 증가할 수 있다. 뿐만 아니라, 제2-2 층은 일부 두께에서 분당 도펀트를 5배 내지 15배로 일정하게 증가할 수 있다. 이러한 구성에 의하여, 제2-2 층의 피크 농도가 에피층의 도핑 농도와 동일할 수 있다.
이후, 2-3층 상에 에피층을 형성할 수 있다. 에피층은 5㎛/hour의 성장 속도로 성장할 수 있으며, 두께가 5㎛ 이하일 수 있다. 이 때, 성장가스는 SiH4는 120sccm이하일 수 있다.
하기 표 1은 실시예에 따라 제작한 에피택셜 웨이퍼의 기저면 전위 결함 개수와 표면 결함 개수를 측정한 표이다.
기저면 전위 결함 개수(ea) | |
실시예 1 | 400 |
비교예 1 | 1210 |
실시예 1은 4H-SiC 반도체 기판(11)을 서셉터에 장착하고, 챔버의 내부를 진공 분위기로 한 후, 수소가스를 210L 흘려 보내면서 압력을 80mbar로 조절하였다. 그리고 압력을 일정하게 유지하면서 챔버의 온도를 1580℃까지 승온시켰다.
성장가스는 SiH4 20sccm 내지 120sccm로 10초, 도펀트는 0.1sccm~20sccm으로 5회 반복 공급하였다. 이때 사용된 C/Si ratio는 1.01을 선택하였다. 성장 시간은 1시간으로하여 SiC 에피택셜 막을 성장하였다. 성장 종료시는 H2 가스 이외의 모든 가스의 공급을 중지하고 냉각을 진행하였다.
얻어진 SiC 에피택셜 웨이퍼는 FT-IR 장치를 사용하여 막두께를 측정하여 11.8um의 두께로 SiC 에피택셜 막이 형성된 것을 확인하였다. 다음으로 결정 결함 분석 장비(KLA-Tencor사의 CS920)로 결정 결함 수를 평가하였다. 그 결과 BPD 결함은 400ea임을 확인 하였다.
비교예 1은 실시예 1과 동일한 조건에서 제1 층을 제거하여 실험하였다. 상기 표 1을 참조하면, 실시예 1의 경우 기저면 전위가 400개로 매우 작음을 알 수 있다. 이는 비교예 1과의 경우 기저면 전위가 1210개인 것을 미루어 볼 때 매우 효과적인 방법임을 확인할 수 있다. 또한, 비교예 1에 비해 실시예 1은 표면 결함의 매우 작아졌음을 알 수 있다.
도 7은 본 발명의 일 실시예에 따른 에피택셜 웨이퍼 제조장치의 개념도이다.
도 7을 참조하면, 에피택셜 웨이퍼 제조장치(100)는 반도체 기판(11)이 배치되는 수용부를 포함하는 복수 개의 회전판(120), 복수 개의 회전판(120)을 지지하는 메인 플레이트(110), 및 회전판(120)에 가스를 분사하는 가스 분배 장치(130)를 포함할 수 있다.
메인 플레이트(110)는 소정의 면적을 갖는 원형 형상의 판일 수 있으며 회전할 수 있다. 메인 플레이트(110)의 외측에는 히터(140)가 배치되어 열을 메인 플레이트(110)에 전달할 수 있다. 메인 플레이트(110)는 일반적인 서셉터의 구조가 모두 적용될 수 있다.
복수 개의 회전판(120)은 메인 플레이트(110) 상에 배치되고 내부에 웨이퍼(10)가 배치되며 독립적으로 회전할 수 있다. 회전판(120)은 메인 플레이트(110)를 통해 히터(140)의 열을 전달받을 수 있다.
가스 분배 장치(130)는 성장 가스 및 도핑가스를 반도체 기판(11)에 분사할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
Claims (9)
- 기판;
상기 기판 상에 배치되는 제1 층;
상기 제1 층 상에 배치되는 버퍼층; 및
상기 버퍼층 상에 배치되는 에피층을 포함하고,
상기 기판, 상기 제1 층, 상기 버퍼층 및 상기 에피층은 실리콘 카바이드 및 도펀트를 포함하고,
상기 제1 층은,
두께 방향으로 상기 도펀트의 농도가 유지되는 제1-1층과 상기 도펀트의 농도가 일정하게 증가하는 제1-2 층을 포함하고,
상기 제1-1 층의 도펀트의 농도는 상기 기판의 도펀트의 농도보다 작고,
상기 제1-2 층의 도펀트의 최소 농도는 상기 제1-1 층의 도펀트의 농도와 동일하고, 상기 제1-2 층의 도펀트의 피크 농도는 상기 버퍼층의 도펀트의 농도와 동일한 에피택셜 웨이퍼.
- 제1항에 있어서,
상기 버퍼층과 상기 에피층 사이에 제2 층을 더 포함하고,
상기 제2 층은,
두께 방향으로 상기 도펀트의 농도가 유지되는 제2-1층과 상기 도펀트의 농도가 변화하는 제2-2 층을 포함하는 에피택셜 웨이퍼.
- 제2항에 있어서,
상기 제2-1 층의 도펀트의 농도는 상기 기판의 도펀트의 농도보다 작은 에피택셜 웨이퍼.
- 제2항에 있어서,
상기 제2-2 층의 도펀트의 최소 농도는 상기 제2-1 층의 도펀트의 농도와 동일하고, 상기 제2-2 층의 도펀트의 피크 농도는 상기 에피층의 도펀트의 농도와 동일한 에피택셜 웨이퍼.
- 제2항에 있어서,
상기 제2-2 층의 도펀트의 피크 농도는 상기 기판에서 멀어질수록 커지는 에피택셜 웨이퍼.
- 제2항에 있어서,
상기 제1-1 층의 도펀트의 농도와 상기 제2-2 층의 도펀트의 농도는 동일한 에피택셜 웨이퍼.
- 제2항에 있어서,
상기 제2 층은 상기 버퍼층과 상기 제2-1 층 사이에 배치되는 제2-3 층을 더 포함하는 에피택셜 웨이퍼.
- 제7항에 있어서,
상기 제2-3 층의 도펀트의 피크 농도는 기판에서 가까워질수록 커지는 에피택셜 웨이퍼.
- 에피택셜 웨이퍼; 및
상기 에피택셜 웨이퍼 상에 배치되는 소스 및 드레인을 포함하고,
상기 에피택셜 웨이퍼는,
기판;
상기 기판 상에 배치되는 제1 층;
상기 제1 층 상에 배치되는 버퍼층; 및
상기 버퍼층 상에 배치되는 에피층을 포함하고,
상기 기판, 상기 제1 층, 상기 버퍼층 및 상기 에피층은 실리콘 카바이드 및 도펀트를 포함하고,
상기 제1 층은,
두께 방향으로 상기 도펀트의 농도가 유지되는 제1-1층과 상기 도펀트의 농도가 일정하게 증가하는 제1-2 층을 포함하고,
상기 제1-1 층의 도펀트의 농도는 상기 기판의 도펀트의 농도보다 작고,
상기 제1-2 층의 도펀트의 최소 농도는 상기 제1-1 층의 도펀트의 농도와 동일하고, 상기 제1-2 층의 도펀트의 피크 농도는 상기 버퍼층의 도펀트의 농도와 동일한 반도체 소자.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170113437A KR102339608B1 (ko) | 2017-09-05 | 2017-09-05 | 에피택셜 웨이퍼 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170113437A KR102339608B1 (ko) | 2017-09-05 | 2017-09-05 | 에피택셜 웨이퍼 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190026472A KR20190026472A (ko) | 2019-03-13 |
KR102339608B1 true KR102339608B1 (ko) | 2021-12-14 |
Family
ID=65761954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170113437A KR102339608B1 (ko) | 2017-09-05 | 2017-09-05 | 에피택셜 웨이퍼 및 그 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102339608B1 (ko) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000319099A (ja) | 1999-05-07 | 2000-11-21 | Hiroyuki Matsunami | SiCウエハ、SiC半導体デバイス、および、SiCウエハの製造方法 |
JP2009295728A (ja) | 2008-06-04 | 2009-12-17 | Hitachi Cable Ltd | 炭化珪素半導体基板およびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140055337A (ko) * | 2012-10-31 | 2014-05-09 | 엘지이노텍 주식회사 | 에피택셜 웨이퍼 및 그 제조 방법 |
KR102053077B1 (ko) * | 2012-11-30 | 2020-01-08 | 엘지이노텍 주식회사 | 에피택셜 웨이퍼 및 그 제조 방법 |
KR102098297B1 (ko) * | 2013-05-24 | 2020-04-07 | 엘지이노텍 주식회사 | 에피택셜 웨이퍼 |
KR102165614B1 (ko) * | 2013-06-28 | 2020-10-14 | 엘지이노텍 주식회사 | 에피택셜 웨이퍼 |
-
2017
- 2017-09-05 KR KR1020170113437A patent/KR102339608B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000319099A (ja) | 1999-05-07 | 2000-11-21 | Hiroyuki Matsunami | SiCウエハ、SiC半導体デバイス、および、SiCウエハの製造方法 |
JP2009295728A (ja) | 2008-06-04 | 2009-12-17 | Hitachi Cable Ltd | 炭化珪素半導体基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20190026472A (ko) | 2019-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101971597B1 (ko) | 웨이퍼 및 박막 제조 방법 | |
US9368345B2 (en) | Method of manufacturing silicon carbide semiconductor substrate and method of manufacturing silicon carbide semiconductor device | |
EP2728610B1 (en) | Method for fabricating an epitaxial wafer | |
US8343854B2 (en) | Method of reducing memory effects in semiconductor epitaxy | |
KR20140055338A (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
WO2018185850A1 (ja) | 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法 | |
JP2019091798A (ja) | SiCエピタキシャルウェハ | |
US9418840B2 (en) | Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device | |
US20070224784A1 (en) | Semiconductor material having an epitaxial layer formed thereon and methods of making same | |
KR102165614B1 (ko) | 에피택셜 웨이퍼 | |
CN110663099A (zh) | SiC外延晶片及其制造方法 | |
KR102231643B1 (ko) | 탄화 규소 에피택셜층의 성장 방법 및 전력 소자 | |
KR102098297B1 (ko) | 에피택셜 웨이퍼 | |
KR102565964B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
KR102339608B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
KR20130076365A (ko) | 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼 | |
KR102610826B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
KR102474331B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
JP2004343133A (ja) | 炭化珪素製造方法、炭化珪素及び半導体装置 | |
KR102681366B1 (ko) | 탄화규소 에피 웨이퍼 | |
JP6527667B2 (ja) | 窒化物半導体基板の製造方法 | |
KR102565962B1 (ko) | 에피택셜 웨이퍼 제조장치 및 제조방법 | |
KR102417484B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
KR102165615B1 (ko) | 에피택셜 웨이퍼 | |
KR20150025648A (ko) | 에피택셜 웨이퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |