KR102565962B1 - 에피택셜 웨이퍼 제조장치 및 제조방법 - Google Patents
에피택셜 웨이퍼 제조장치 및 제조방법 Download PDFInfo
- Publication number
- KR102565962B1 KR102565962B1 KR1020160124084A KR20160124084A KR102565962B1 KR 102565962 B1 KR102565962 B1 KR 102565962B1 KR 1020160124084 A KR1020160124084 A KR 1020160124084A KR 20160124084 A KR20160124084 A KR 20160124084A KR 102565962 B1 KR102565962 B1 KR 102565962B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- epitaxial
- gas
- manufacturing apparatus
- central portion
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title description 7
- 235000012431 wafers Nutrition 0.000 claims abstract description 100
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000010790 dilution Methods 0.000 claims description 4
- 239000012895 dilution Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 description 37
- 238000010586 diagram Methods 0.000 description 11
- 229910010271 silicon carbide Inorganic materials 0.000 description 11
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 9
- 239000000758 substrate Substances 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000005055 methyl trichlorosilane Substances 0.000 description 3
- JLUFWMXJHAVVNN-UHFFFAOYSA-N methyltrichlorosilane Chemical compound C[Si](Cl)(Cl)Cl JLUFWMXJHAVVNN-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- -1 silicon carbide nitride Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H01L21/205—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
실시 예는, 웨이퍼가 배치되는 수용부를 포함하는 복수 개의 회전판; 및 상기 복수 개의 회전판을 지지하는 메인 플레이트를 포함하고, 상기 수용부는 상기 웨이퍼를 지지하는 바닥면 및 측벽을 포함하고, 상기 바닥면은 상기 웨이퍼와 접촉하는 중앙부, 및 오목홈을 포함하는 테두리부를 포함하는 에피택셜 웨이퍼 제조장치 및 제조방법을 개시한다.
Description
실시 예는 에피택셜 웨이퍼 제조장치 및 제조방법에 관한 것이다.
일반적으로 기판 또는 웨이퍼(wafer)상에 다양한 박막을 형성하는 기술 중에 화학 기상 증착 방법(Chemical Vapor Deposition; CVD)이 많이 사용되고 있다. 화학 기상 증착 방법은 화학 반응을 수반하는 증착 기술로, 소스 물질의 화학 반응을 이용하여 웨이퍼 표면상에 반도체 박막이나 절연막 등을 형성한다.
이러한 화학 기상 증착 방법 및 증착 장치는 최근 반도체 소자의 미세화와 고효율, 고출력 LED 개발 등으로 박막 형성 기술 중 중요한 기술로 주목 받고 있다. 현재 웨이퍼 상에 규소 막, 산화물 막, 질화규소 막 또는 산질화규소 막, 텅스텐 막 등과 같은 다양한 박막들을 증착하기 위해 이용되고 있다.
기판 또는 웨이퍼 상에 탄화규소 박막을 증착하기 위해서는, 웨이퍼와 반응할 수 있는 반응 가스가 투입되어야 한다. 일례로, 표준전구체인 실란(SiH4), 에틸렌(C2H4) 또는, 메틸트리클로로실레인(methyltrichlorosilane;MTS)과 같은 원료를 투입하고, 원료를 가열하여 CH3, SiClx 등의 중간 화합물을 생성한 후, 이러한 중간 화합물이 증착부에 투입되어 서셉터 내에 위치하는 웨이퍼와 반응하여 탄화규소 에피층을 증착할 수 있다.
그러나, 일반적으로 웨이퍼의 중앙부에 비해 가장자리에 가스의 공급이 원활하여 가장자리에서 에피 두께가 두꺼워지는 문제가 있다. 따라서, 도 1a 및 도 1b와 같이 기판(1)과 에피택셜층(2) 사이에 휨이 발생하는 문제가 있다.
실시 예는 휨 현상이 개선된 에피택셜 웨이퍼를 제조할 수 있는 에피택셜 웨이퍼 제조장치 및 제조방법을 개시한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조장치는, 웨이퍼가 배치되는 수용부를 포함하는 복수 개의 회전판; 및 상기 복수 개의 회전판을 지지하는 메인 플레이트를 포함하고, 상기 수용부는 상기 웨이퍼를 지지하는 바닥면 및 측벽을 포함하고, 상기 바닥면은 상기 웨이퍼와 접촉하는 중앙부, 및 오목홈을 포함하는 테두리부를 포함한다. 상기 측벽은 상기 바닥면에 놓인 웨이퍼의 상면 높이보다 더 높게 배치될 수 있다.
상기 중앙부의 면적은 상기 바닥면의 전체 면적의 70% 내지 90%일 수 있다.
상기 오목홈은 상기 중앙부에서 측벽으로 갈수록 낮아지는 경사면을 가질 수 있다.
상기 측벽에서 돌출된 복수 개의 돌기를 포함할 수 있다.
본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조방법은, 에피택셜 웨이퍼 제조장치의 회전판에 웨이퍼를 배치시키는 준비단계; 및 상기 에피택셜 웨이퍼 제조장치에 성장 가스와 도핑 가스, 및 희석 가스를 포함하는 반응 소스를 주입하여 에피택셜 성장시키는 단계를 포함하고, 상기 에피택셜 성장시키는 단계에서, 상기 웨이퍼의 테두리는 상기 웨이퍼의 중앙에 비해 온도가 낮게 제어할 수 있다.
상기 바닥면의 오목홈은 상기 반응 소스에 의해 냉각되어 상기 바닥면의 중앙부에 비해 온도가 낮아질 수 있다.
실시 예에 따르면 에피택셜 웨이퍼의 두께가 균일하게 되어 휨 현상이 억제될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1a 및 도 1b는 휨이 발생한 에피택셜 웨이퍼이고,
도 2는 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조장치의 개념도이고,
도 3은 도 2의 회전판의 개념도이고,
도 4는 종래 회전판의 개념도이고,
도 5는 회전판과 웨이퍼의 면적비를 보여주는 도면이고,
도 6은 도 3의 변형예이고,
도 7은 도 6의 평면도이고,
도 8은 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조방법을 설명하기 위한 도면이고,
도 9는 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼의 개념도이고,
도 10은 도 9의 변형예이다.
도 2는 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조장치의 개념도이고,
도 3은 도 2의 회전판의 개념도이고,
도 4는 종래 회전판의 개념도이고,
도 5는 회전판과 웨이퍼의 면적비를 보여주는 도면이고,
도 6은 도 3의 변형예이고,
도 7은 도 6의 평면도이고,
도 8은 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조방법을 설명하기 위한 도면이고,
도 9는 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼의 개념도이고,
도 10은 도 9의 변형예이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 2는 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조장치의 개념도이고, 도 3은 도 2의 회전판의 개념도이고, 도 4는 종래 회전판의 개념도이고, 도 5는 회전판과 웨이퍼의 면적비를 보여주는 도면이다.
도 2를 참고하면, 에피택셜 웨이퍼 제조장치(100)는 웨이퍼(10)가 배치되는 수용부를 포함하는 복수 개의 회전판(120), 복수 개의 회전판(120)을 지지하는 메인 플레이트(110), 및 회전판(120)에 가스를 분사하는 가스 분배 장치(130)를 포함할 수 있다.
메인 플레이트(110)는 소정의 면적을 갖는 원형 형상의 판일 수 있으며 회전할 수 있다. 메인 플레이트(110)의 외측에는 히터(140)가 배치되어 열을 메인 플레이트(110)에 전달할 수 있다. 메인 플레이트(110)는 일반적인 서셉터의 구조가 모두 적용될 수 있다.
복수 개의 회전판(120)은 메인 플레이트(110) 상에 배치되어 독립적으로 회전할 수 있다. 회전판(120)은 메인 플레이트(110)를 통해 히터(140)의 열을 전달받을 수 있다.
가스 분배 장치(130)는 반응 소스를 웨이퍼(10)에 분사할 수 있다. 반응 소스는 에피택셜 성장의 소스가 되는 성장 가스와, 성장 과정에서 도핑을 수행하기 위한 도핑 가스를 포함할 수 있다.
도핑 가스는 에피택셜 성장에 의해 적층될 에피택셜층에 실제 도핑이 이루어지는 원소에 상응하는 소스 가스와, 그 소스 가스를 희석 또는 이동시키는데 사용되는 희석 가스(캐리어 가스)를 포함할 수 있다.
웨이퍼(10)가 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)인 경우, 에피택셜 성장을 위한 성장 가스로는 웨이퍼와 격자 상수 일치가 가능한 물질로서 SiH4+C3H8+H2, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등과 같이 탄소 및 규소를 포함하는 물질이 이용될 수 있다.
이때, 웨이퍼 상에 적층될 에피택셜층을 N 타입으로 도핑시키고자 하는 경우, 소스 가스로는 질소 가스(N2)등의 5족 원소의 물질이 이용될 수 있다.
그러나, 반드시 이에 한정하는 것은 아니고, 웨이퍼(10)는 최종 제작하고자 하는 소자, 제품에 따라 이와 상이할 수 있다. 또한, 반응 소스는 에피택셜층의 피적층 대상인 웨이퍼의 재질 및 종류에 따라서 상이해질 수도 있다.
또한, 실제 도핑에 관여할 소스 가스 또한 도핑될 타입(N 타입 또는 P 타입)에 따라 상이해질 수 있다. 예시적으로 실리콘 카바이드 계열의 웨이퍼에 질소 가스를 소스 가스로 하여 에피택셜 도핑 성장을 시킬 수 있다. 이때, 희석 가스(캐리어 가스)로는 수소 가스(H2)가 사용될 수 있으나 반드시 이에 한정하지 않는다.
도 3을 참고하면, 회전판(120)의 수용부는 웨이퍼(10)를 지지하는 바닥면(121) 및 측벽(122)을 포함할 수 있다. 이때, 바닥면(121)은 웨이퍼(10)와 접촉하는 중앙부(121a), 및 오목홈(H1)을 포함하는 테두리부(121b)를 포함할 수 있다.
오목홈(H1)은 중앙부(121a)에서 측벽(122)으로 갈수록 낮아지는 경사면을 가질 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 오목홈의 형상은 다양하게 변형될 수 있다.
웨이퍼(10)는 바닥면(121)의 중앙부(121a)와 접촉하고 테두리부(121b)와는 이격될 수 있다. 따라서, 웨이퍼(10)는 바닥면(121)의 중앙부(121a)와 접촉하는 영역만이 가열되고 가장자리는 상대적으로 냉각될 수 있다. 따라서, 웨이퍼(10)의 중앙은 상대적으로 가스와 반응이 활발해지는 반면, 웨이퍼(10)의 가장자리는 온도가 낮아 상대적으로 가스와 반응이 약해질 수 있다.
도 4와 같이 웨이퍼(10)의 후면이 전체적으로 회전판(120)의 바닥과 접촉(P1)하는 경우에는 웨이퍼(10)의 전체면이 가열되어 반응이 활발해질 수 있다. 그러나, 가스의 농도는 회전판(120)의 회전 등에 의해 회전판(120)의 중앙에 비해 외측에서 높을 수 있다. 따라서, 웨이퍼(10)의 전체면이 가열되는 경우 에피택셜층(3)은 가장자리(3a)에서 두께가 두꺼워지게 된다. 그 결과 에피택셜 웨이퍼가 휘어지는 문제가 발생할 수 있다.
다시 도 3을 참고하면, 웨이퍼(10)의 중앙은 가스의 농도가 상대적으로 낮을 수 있다. 그러나, 웨이퍼(10)의 중앙은 바닥면(121)의 중앙부(121a)에 접촉하므로 상대적으로 온도가 높다.
웨이퍼(10)의 가장자리는 가스의 농도가 높을 수 있다. 그러나, 웨이퍼(10)의 가장자리는 바닥면(121)의 테두리부(121b)와 이격되므로 상대적으로 온도가 낮다. 또한, 에피 성장을 위해 분사된 가스의 일부는 오목홈(H1)으로 유입되어 테두리부(121b)를 냉각시킬 수 있다. 따라서, 웨이퍼(10)의 가장자리는 온도 편차가 커질 수 있다.
즉, 웨이퍼(10)의 중앙은 가스 농도는 낮은 반면 온도가 높고, 웨이퍼(10)의 가장자리는 가스 농도가 높은 반면 온도가 낮을 수 있다. 따라서, 웨이퍼(10)의 중앙과 가장자리에서 성장되는 에피택셜층의 두께는 균일해질 수 있다.
중앙부(121a)의 면적은 바닥면(121)의 전체 면적의 70% 내지 90%일 수 있다. 도 5를 참고하면, 중앙부(121a)의 면적은 웨이퍼(10) 전체 면적의 70% 내지 90%일 수 있다. 중앙부(121a)의 면적이 70%보다 작은 경우 가열면적이 줄어들어 균일한 성장이 어려울 수 있다. 또한, 면적이 90%보다 큰 경우 가열면적이 증가하여 가장자리의 두께가 과도하게 증가할 수 있다.
도 6은 도 3의 변형예이고, 도 7은 도 6의 평면도이다.
도 6을 참고하면, 회전판(120)의 측벽(122)은 돌출된 복수 개의 돌기(122a)를 포함할 수 있다. 복수 개의 돌기(122a)는 웨이퍼(10)의 측면을 지지할 수 있다. 이 경우 돌기(122a)와 웨이퍼(10)의 측면은 접촉면적이 작으므로 열 전달 효율이 감소할 수 있다. 따라서, 웨이퍼(10)의 가장자리에 인가되는 열을 최소화할 수 있다. 또한, 도 7과 같이 복수 개의 돌기(122a) 사이의 틈(H1)으로 가스(G1)가 유입되어 바닥면(121)의 테두리부(121b)를 냉각시키기 유리할 수 있다.
도 8은 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조방법을 설명하기 위한 도면이다.
도 2, 도 3, 및 도 8을 참고하면, 실시 예에 따른 에피택셜 웨이퍼 제조방법은 에피택셜 웨이퍼 제조장치의 회전판에 웨이퍼를 배치시키는 준비단계, 및 에피택셜 웨이퍼 제조장치에 반응 소스를 주입하여 에피택셜 성장시키는 단계를 포함할 수 있다.
에피택셜 성장시키는 단계는 예열단계(S10), 성장단계(S20), 및 냉각단계(S30)를 포함할 수 있다. 예열 단계(S10)는 온도를 약 1000도까지 1차 가열하고, 약 1500도 내지 1700도까지 2차 가열할 수 있다. 1차 가열은 웨이퍼(10) 표면의 오염물질을 제거하는 단계일 수 있다.
성장단계(S20)는 약 1500도 내지 1700도의 온도로 조절된 챔버에 성장 가스와 도핑 가스, 및 희석 가스를 포함하는 반응 소스를 주입하여 에피택셜층을 성장시킬 수 있다.
이때, 회전판(120)의 고속 회전에 의해 웨이퍼(10)의 중앙은 가스의 농도가 상대적으로 낮을 수 있다. 그러나, 웨이퍼(10)의 중앙은 바닥면(121)의 중앙부(121a)에 접촉하므로 상대적으로 온도가 높을 수 있다.
이와 반대로 웨이퍼(10)의 가장자리는 고속 회전에 의해 가스의 농도가 높을 수 있다. 그러나, 웨이퍼(10)의 가장자리는 바닥면(121)의 테두리부(121b)와 이격되므로 상대적으로 온도가 낮다. 또한, 에피 성장을 위해 분사된 가스의 일부가 오목홈으로 유입되어 테두리부(121b)를 냉각시킬 수 있다. 따라서, 웨이퍼(10)의 가장자리는 온도 편차가 심화될 수 있다.
즉, 웨이퍼(10)의 중앙은 가스 농도는 낮은 반면 온도가 높고, 웨이퍼(10)의 가장자리는 가스 농도가 높은 반면 온도가 낮을 수 있다. 따라서, 웨이퍼(10)의 중앙과 가장자리에서 성장되는 에피택셜층의 두께는 균일해질 수 있다.
이후 성장이 완료되는 챔버를 냉각하여 성장을 종료할 수 있다.
도 9는 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼의 개념도이고, 도 10은 도 9의 변형예이다.
본 발명에 따른 에피택셜 웨이퍼(10)는 기판(11), 및 기판(11)상에 형성된 에피택셜층(12)을 포함한다. 기판(11)은 실리콘 카바이드 계열의 웨이퍼일 수 있으며, 이에 대응하여 에피택셜층(12)도 도핑된 실리콘 카바이드층일 수 있다.
에피택셜층(12)은 n형 전도성 실리콘 카바이드계일 수 있다. 즉, 기판(11)이 실리콘 카바이드(SiC)인 경우, 에피택셜층(12)은 실리콘 카바이드 나이트라이드(SiCN)로 형성될 수 있다.
그러나, 반드시 이에 한정되는 것은 아니고 에피택셜층(12)은 p형 전도성 실리콘 카바이드계일 수도 있다. 이 경우 에피택셜층(12)은 알루미늄 실리콘 카바이드 (AlSiC)로 형성될 수 있다.
에피택셜층(12)의 두께(d1)는 약 100 내지 1000um일 수 있다. 전술한 바와 같이 웨이퍼(10)의 가장자리의 온도를 중앙에 비해 낮게 조절함으로써 에피택셜층(12)의 두께는 전체적으로 균일할 수 있다.
도 10을 참고하면, 에피택셜층(12)의 가장자리의 두께(d2)는 상대적으로 두께가 얇을 수 있다. 이는 웨이퍼(10)의 가장자리가 상대적으로 온도가 낮게 제어되었기 때문일 수 있다. 특히, 에피 성장을 위해 분사된 가스의 일부가 회전판(120)의 오목홈(H1)으로 유입되어 테두리부(121b)를 냉각시키는 경우 에피 성장이 둔화되어 두께가 얇아질 수 있다.
에피택셜 웨이퍼는 금속 반도체 전계효과 트랜지스터(MESFET)에 적용될 수 있다. 예를 들면, 본 발명에 따른 에피택셜층 위에 소스 및 드레인을 포함하는 오믹 콘택층을 형성함으로써 금속 반도체 전계 효과 트랜지스터(MESFET)를 제작할 수 있다. 이외에도 다양한 반도체 소자에 적용될 수 있다.
이상에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 쉽게 이해할 수 있을 것이다.
10: 웨이퍼
100: 에피택셜 웨이퍼 제조장치
110: 메인 플레이트
120: 회전판
121: 바닥면
121a: 중앙부
121b: 테두리부
100: 에피택셜 웨이퍼 제조장치
110: 메인 플레이트
120: 회전판
121: 바닥면
121a: 중앙부
121b: 테두리부
Claims (6)
- 웨이퍼가 배치되는 수용부를 포함하는 복수 개의 회전판;
상기 복수 개의 회전판을 지지하는 메인 플레이트; 및
상기 복수 개의 회전판을 가열하는 히터;를 포함하고,
상기 수용부는 상기 웨이퍼를 지지하는 바닥면 및 측벽을 포함하고,
상기 측벽은 상기 바닥면에 놓인 웨이퍼의 상면 높이보다 더 높게 배치되고,
상기 바닥면은 상기 웨이퍼와 접촉하는 중앙부, 및 오목홈이 형성된 테두리부를 포함하는 에피택셜 웨이퍼 제조장치. - 제1항에 있어서,
상기 중앙부의 면적은 상기 바닥면의 전체 면적의 70% 내지 90%인 에피택셜 웨이퍼 제조장치.
- 제1항에 있어서,
상기 오목홈은 상기 중앙부에서 측벽으로 갈수록 낮아지는 경사면을 갖는 에피택셜 웨이퍼 제조장치.
- 제1항에 있어서,
상기 측벽에서 돌출된 복수 개의 돌기를 포함하는 에피택셜 웨이퍼 제조장치.
- 제1항에 따른 에피택셜 웨이퍼 제조장치의 회전판에 웨이퍼를 배치시키는 준비단계; 및
상기 에피택셜 웨이퍼 제조장치에 성장 가스와 도핑 가스, 및 희석 가스를 포함하는 반응 소스를 주입하여 에피택셜 성장시키는 단계를 포함하고,
상기 에피택셜 성장시키는 단계에서,
상기 웨이퍼의 테두리는 상기 웨이퍼의 중앙에 비해 온도가 낮게 제어되는 에피택셜 웨이퍼 제조방법.
- 제5항에 있어서,
상기 바닥면의 오목홈은 상기 반응 소스에 의해 냉각되어 상기 바닥면의 중앙부에 비해 온도가 낮아지는 에피택셜 웨이퍼 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160124084A KR102565962B1 (ko) | 2016-09-27 | 2016-09-27 | 에피택셜 웨이퍼 제조장치 및 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160124084A KR102565962B1 (ko) | 2016-09-27 | 2016-09-27 | 에피택셜 웨이퍼 제조장치 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180034052A KR20180034052A (ko) | 2018-04-04 |
| KR102565962B1 true KR102565962B1 (ko) | 2023-08-09 |
Family
ID=61975596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160124084A KR102565962B1 (ko) | 2016-09-27 | 2016-09-27 | 에피택셜 웨이퍼 제조장치 및 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102565962B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112736013B (zh) * | 2020-12-18 | 2024-02-27 | 北京北方华创微电子装备有限公司 | 一种承载装置及工艺腔室 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111296A (ja) * | 2007-10-31 | 2009-05-21 | Sumco Corp | エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハ及びエピタキシャルウェーハの製造方法 |
| JP2009200322A (ja) * | 2008-02-22 | 2009-09-03 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハの製造装置及び製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120073684A (ko) * | 2010-12-27 | 2012-07-05 | 주식회사 티씨케이 | 서셉터의 포켓 구조 |
| KR101292399B1 (ko) * | 2011-12-19 | 2013-08-01 | 주식회사 케이씨텍 | 공전 및 자전 가능한 서셉터 모듈을 구비하는 원자층 증착장치 |
-
2016
- 2016-09-27 KR KR1020160124084A patent/KR102565962B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111296A (ja) * | 2007-10-31 | 2009-05-21 | Sumco Corp | エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハ及びエピタキシャルウェーハの製造方法 |
| JP2009200322A (ja) * | 2008-02-22 | 2009-09-03 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハの製造装置及び製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180034052A (ko) | 2018-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070026148A1 (en) | Vapor phase deposition apparatus and vapor phase deposition method | |
| KR100852857B1 (ko) | 기상성장방법과 기상성장장치 | |
| KR101086973B1 (ko) | 서셉터, 반도체 제조 장치 및 반도체 제조 방법 | |
| KR101369355B1 (ko) | 에피택셜 층 형성 동안에 형태를 제어하는 방법 | |
| WO2022222000A1 (en) | Laminar flow mocvd apparatus for iii-nitride films | |
| US10546750B2 (en) | System and method for substrate wafer back side and edge cross section seals | |
| TW200905776A (en) | Vapor phase growth apparatus and vapor phase growth method | |
| US7923355B2 (en) | Manufacturing method for semiconductor device and manufacturing apparatus for semiconductor device | |
| US20090194018A1 (en) | Apparatus and method for manufacturing epitaxial wafer | |
| KR20090027146A (ko) | 서셉터, 반도체 제조 장치 및 반도체 제조 방법 | |
| US20190003053A1 (en) | Chemical vapor phase growth apparatus | |
| US20120073503A1 (en) | Processing systems and apparatuses having a shaft cover | |
| KR102565962B1 (ko) | 에피택셜 웨이퍼 제조장치 및 제조방법 | |
| KR102098297B1 (ko) | 에피택셜 웨이퍼 | |
| KR102565964B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
| KR102336537B1 (ko) | 게르마늄 및 실리콘 게르마늄 나노와이어 디바이스들을 형성하는 방법들 | |
| CN105568371A (zh) | 一种改善硅基氮化物各圈波长均值的石墨盘 | |
| KR102474331B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
| KR102417484B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
| KR20200019502A (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
| KR102339608B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
| Dutartre | Industrial Applications of Si-Based Epitaxy in Nanoelectronics | |
| JP7296914B2 (ja) | サテライトおよび炭化珪素半導体装置の製造方法 | |
| KR20140014216A (ko) | III/V Si 템플릿을 제조하기 위한 방법 | |
| KR20180064880A (ko) | 에피택셜 웨이퍼 제조 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |