KR102165615B1 - 에피택셜 웨이퍼 - Google Patents

에피택셜 웨이퍼 Download PDF

Info

Publication number
KR102165615B1
KR102165615B1 KR1020130072620A KR20130072620A KR102165615B1 KR 102165615 B1 KR102165615 B1 KR 102165615B1 KR 1020130072620 A KR1020130072620 A KR 1020130072620A KR 20130072620 A KR20130072620 A KR 20130072620A KR 102165615 B1 KR102165615 B1 KR 102165615B1
Authority
KR
South Korea
Prior art keywords
active layer
growth
substrate
epitaxial
epitaxial wafer
Prior art date
Application number
KR1020130072620A
Other languages
English (en)
Other versions
KR20150000317A (ko
Inventor
강석민
김지혜
배흥택
황민영
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130072620A priority Critical patent/KR102165615B1/ko
Publication of KR20150000317A publication Critical patent/KR20150000317A/ko
Application granted granted Critical
Publication of KR102165615B1 publication Critical patent/KR102165615B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

에피택셜 웨이퍼에 관한 것이다.
에피택셜 웨이퍼는 기판, 그리고 상기 기판 상에 형성된 버퍼층과 상기 버퍼층 상에 형성된 활성층을 포함하는 에피택셜 구조체를 포함하되, 상기 에피택셜 구조체의 기저면 전위 결함 밀도가 0.1개/cm2이하이고, 상기 활성층의 표면 결함 밀도는 0.1개/cm2이하이다.

Description

에피택셜 웨이퍼{EPITAXIAL WAFER}
본 발명은 에피택셜 웨이퍼에 관한 것으로, 보다 상세하게는 표면 결함 (Surface Defect Density)이 감소된 에피택셜 웨이퍼에 관한 것이다.
에피택셜 성장(epitaxial growth)은 단결정 기판 상에 단결정층을 형성하는 성장 방법이다.
에피택셜 웨이퍼(epitaxial wafer)는 화학 증착법을 이용해 실리콘 웨이퍼 위에 단결정막을 성장시킨 것으로서, 전기적 특성이 우수하여 다양한 분야에 적용된다.
에피택셜 웨이퍼의 제조 시 형성되는 결함(이하, '에피 결함'이라 칭함)은, 격자의 기저면으로부터 생성된 결함, 격자의 틀어짐으로 인한 결함, 웨이퍼 표면에서 생성된 결함 등 그 종류가 다양하다. 에피 결함들은 웨이퍼가 적용된 반도체 소자에 악영향을 미칠 수 있다. 또한, 웨이퍼를 이용하여 반도체 소자를 제작함에 있어서, 금속 전극 증착 및 패턴의 불균일화를 발생시켜 누설 전류를 크게 할 수 있다.
에피 결함들 중 기저면 전위 결함(Basal Plane Dislocation, BPD)은 웨이퍼 내에 존재하는 온도 구배, 열팽창에 의한 격자 뒤틀림 등에 의해 야기될 수 있다. 또한, 소성 변형 및 열응력 등에 의해서도 형성될 수 있다. 이러한 기저면 전위 결함(BPD)은 반도체 소자의 신뢰성에 많은 영향을 주기 때문에, 고품질의 웨이퍼를 제조하기 위해서는 기저면 전위 결합을 낮출 필요가 있다.
본 발명이 해결하고자 하는 기술적 과제는 기저면 전위 결함을 억제함으로써 표면 결함 밀도가 감소되어, 특성 및 수율이 향상된 고품질의 에피택셜 웨이퍼 및 그 제조 방법을 제공하는 것이다.
본 발명의 한 실시 예에 따른 에피택셜 웨이퍼는, 기판, 그리고 상기 기판 상에 형성된 버퍼층과 상기 버퍼층 상에 형성된 활성층을 포함하는 에피택셜 구조체를 포함하되, 상기 에피택셜 구조체의 기저면 전위 결함 밀도가 0.1개/cm2이하이고, 상기 활성층의 표면 결함 밀도는 0.1개/cm2이하이다.
상기 활성층의 표면 거칠기의 RMS(Root Mean Square)는 1nm이하일 수 있다.
상기 활성층의 두께 균일도(σ/mean)는 0.5% 이하일 수 있다.
본 발명의 실시 예에 의하면, 에피택셜 웨이퍼는, 기판과 활성층 사이에 저속 성장된 버퍼층을 마련하여, 에피택셜 구조체의 초기 성장 단계에서 발생하는 내부 결함인 기저면 전위 결함을 줄일 수 있다. 또한, 활성층의 초기 성장 단계에서 성장 소스를 조절하여 활성층을 저속 성장시킴으로써, 격자 내부의 결함을 줄이는 효과가 있다.
이와 같이 기저면 전위 결함 및 격자 내부의 결함이 줄어듦에 따라, 활성층 상의 표면 결함 밀도가 0.1개/cm2 이하로 제어될 수 있으며, 이로 인해 활성층의 두께 균일도 및 표면 거칠기가 개선되는 효과가 있다.
또한, 활성층을 저속 성장시키는 1차 성장 공정을 통해서 버퍼층 성장 공정과 활성층 성장 공정을 단속시키지 않고 자연스럽게 연이어 진행할 수 있다. 즉, 버퍼층 성장 공정으로부터 활성층 성장 공정에 이르기까지, 반응 소스의 주입을 중단시키지 않는 상태로(성장 공정을 중단하지 않는 상태로) 연속적으로 진행될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼의 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조 방법을 나타낸 순서도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하, 첨부된 도면을 참조하여 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 발명의 실시 예에 따르면, 에피택셜 웨이퍼의 기저면 결함(BPD) 및 표면 결함을 줄일 수 있는 방법을 제공한다. 이러한 에피택셜 웨이퍼의 기저면 결함 및 표면 결함은 초기에 투입되는 반응 가스의 양(flux), 성장 온도, 압력, 전체 반응 가스의 양, 탄소/실리콘(C/Si) 비율(ratio), 실리콘/수소(Si/H2) 비율 등의 변수들에 의해서 달라질 수 있다.
본 발명의 실시 예에서는 기저면 결함 밀도 및 표면 결함 밀도를 0.1/cm2 이하(즉, 1 cm2 당 0.1개 이하의 결함)로 줄이기 위한 방법을 제공하며, 이를 위해 성장 온도, 성장 속도(즉, 투입되는 반응 가스의 양), 버퍼층의 두께, Si/H2 비율 등을 제어하는 방법을 이용한다. 이는 이하 첨부된 도면들에 관한 상세한 설명을 통해 명확히 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼의 단면도이다.
도 1을 참조하면, 에피택셜 웨이퍼(100)는 기판(110), 기판(110) 상에 형성된 버퍼층(buffer layer, 120), 버퍼층(120) 상에 형성된 활성층(active layer, 130)을 포함한다. 버퍼층(120) 및 활성층(130)은 모두 에피택셜 성장에 의하여 형성되는 것으로, 이를 통칭하여 에피택셜 구조체라고 할 수 있다.
기판(110)은 최종 제작하고자 하는 소자, 제품에 따라 상이해질 수 있다.
일 예로, 기판(110)은 실리콘 카바이드(Silicon Carbide: SiC) 계열의 웨이퍼(4H-SiC웨이퍼 또는 6H-SiC 웨이퍼)일 수 있다.
기판(110)이 실리콘 카바이드 계열의 웨이퍼인 경우, 에피택셜 구조체도 도핑된 실리콘 카바이드 계열로 형성될 수 있다. 또한, 기판(110)이 실리콘 카바이드(SiC) 계열의 웨이퍼인 경우, 에피택셜 구조체는 모두 n형 전도성 실리콘 카바이드계, 즉 실리콘 카바이드 나이트라이드(SiCN)로 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 에피택셜 구조체는 모두 p형 전도성 실리콘 카바이드계, 즉 알루미늄 실리콘 카바이드 (AlSiC)로 형성될 수도 있다.
기판(110)은 1×1018/cm3내지 1×1019/cm3 의 도핑 농도를 가지도록 마련될 수 있다.
버퍼층(120)은 기판(110)과 활성층(130) 간의 격자 상수(lattice constant) 불일치로 인한 결정 결함을 줄이기 위하여 마련된 층이다.
버퍼층(120)의 도핑 농도는 5×1017/cm3내지 5×1018/cm3 이며, 0.5μm 내지 1 μm의 두께로 마련될 수 있다.
활성층(130)은 버퍼층(120) 상에 형성되며, 활성층(140)의 두께는 목표에 맞는 두께로 제조될 수 있다.
이러한 구조의 에피택셜 웨이퍼는 기저면 결함 밀도가 0.1개/cm2이하이고, 표면 결함 밀도가 0.1개/cm2이하로 제작될 수 있다. 또한, 활성층(130)의 두께(thickness) 균일도(표준편차(s)/평균(mean))가 0.005(백분율 0.5%)이하이고, 활성층(130)의 표면 거칠기(roughness)의 RMS(Root Mean Square)는 1nm 이하로 제조될 수 있다.
이러한 에피택셜 웨이퍼는 다양한 반도체 소자에 적용될 수 있다.
도 2는 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조 방법을 나타낸 순서도이다.
도 2를 참조하면, 반응 챔버 내에 기판(110)을 마련한다(S110). 여기서, 기판(110)은 그 표면에 발생된 자연 산화막이 제거되도록 세정된 상태로 마련된다. 또한, 반응 챔버는 그 내부가 클리닝(cleaning)된 상태로 준비된다.
다음으로, 챔버 내에 에피택셜 성장을 위한 성장 소스, 도핑을 위한 도핑 소스 및 희석 가스를 포함하는 반응 가스를 주입하며, 소정의 성장 속도로 버퍼층(120)을 성장 시킨다(S120).
여기서, 에피택셜 구조체를 성장시키기 위한 성장 소스는 에피택셜 구조체의 피적층 대상인 기판(110)의 재질 및 종류에 따라서 상이해질 수 있다. 또한 실제 도핑에 관여할 도핑 소스 또한 도핑될 타입(N 타입 또는 P 타입)에 따라 상이해질 수 있다.
일 예로, 기판(110)으로 실리콘 카바이드 계열의 웨이퍼가 이용되는 경우, 에피택셜 성장을 위한 성장 소스로는 그 기판과 격자 상수 일치가 가능한 물질로서 SiH4+C3H8+H2, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등의 탄소 및 규소를 포함하는 실리콘 화합물이 이용될 수 있다. 그리고 기판(110) 상에 형성될 에피택셜 구조체를 N 타입으로 도핑 하고자 하는 경우, 도핑 소스로는 질소 가스(N2)등의 5족 원소의 물질이 이용될 수 있다.
아래에서는, 설명의 편의 및 집중을 위해, 실리콘 카바이드 계열의 기판에 질소 가스(N2)를 도핑 소스로 하여 에피택셜 도핑 성장을 시키는 경우를 가정하여 설명하기로 한다. 또한 도핑 소스인 질소 가스를 희석할 용도의 희석 가스로는 수소 가스(H2)가 이용되는 것으로 가정하여 설명한다.
상기 S120 단계의 버퍼층 성장 공정에서, C/Si 몰 비는 0.6 내지 1.0이고, Si/H2 몰 비는 0.03에서 시작하여 0.5로 상승하도록 조절될 수 있다. 또한, 성장 온도는 1550도 내지 1700도, 성장 압력은 100mbar 내지 200mbar로 조절될 수 있다.
이에 따라, 저속 성장을 통해 0.5㎛ 내지 1㎛ 두께의 버퍼층(120)을 얻을 수 있다. 예를 들어, 1㎛/h 내지 5㎛/h의 낮은 성장 속도로 성장된 버퍼층(120)을 얻을 수 있다. 이와 같이, 저속 성장된 버퍼층(120)은 초기 성장 시 발생하는 내부 결함(defect)인 기저면 전위 결함(BPD)을 0.1/cm2이하로 억제할 수 있다
한편, 버퍼층 성장 공정을 통해서 획득되는 버퍼층(120)의 도핑 농도는 5×1017/cm3내지 5×1018/cm3일 수 있다.
다음으로, 챔버 내에 반응 가스를 연이어 주입하여, 소정의 성장 속도로 활성층을 1차 성장시킨다(S130).
상기 S130 단계의 활성층 1차 성장 공정에서, C/Si 몰 비는 0.9 내지 1.5로 조절될 수 있다. 또한, Si/H2 몰 비는 0.03 내지 0.5로 조절된 상태에서, 성장 소스의 주입량은 희석 가스 주입량의 1/4000 내지 1/3000으로 유지될 수 있다. 또한, 성장 온도는 1550도 내지 1700도, 성장 압력은 90mbar 내지 200mbar로 조절될 수 있다.
이에 따라, 저속 성장을 통해 활성층(130)을 1차 성장시킬 수 있다. 예를 들어, 1㎛/h 내지 5㎛/h의 낮은 성장 속도로 활성층(130)을 1차 성장시킬 수 있다.
일반적으로 에피택셜 성장을 빠른 성장 속도로 수행하는 경우 균일한 적층(성장)이 어려울 수 있다. 따라서 활성층(130)의 1차 성장 공정에서는 성장 속도를 저속으로 유지함으로써 원자들이 기판 상에 고르게 분포 및 성장할 수 있는 시간을 부여하는 것이다. 따라서 활성층(130)의 1차 성장 공정에 의하면 격자의 내부 결함을 억제하여 표면 결함을 크게 줄여줄 수 있는 효과가 있다.
한편, 1차 성장 공정을 통해서 성장된 활성층(130)의 도핑 농도는 도핑 가스의 주입량에 따라 달라질 수 있다.
다음으로, 챔버 내에 반응 가스를 연이어 주입하되, 성장 소스의 주입량을 조절하여 소정의 성장 속도로 활성층(130)을 2차 성장시킨다(S140).
상기 S140 단계의 활성층 2차 성장 공정에서, 성장 소스의 주입량은 성장 속도가 활성층 성장 공정에서의 조건을 만족시킬 때까지 증가할 수 있다. 일 예로, 성장 소스는 주입량이 희석 가스 주입량의 1/800 이상이 되도록 증가할 수 있다. 여기서, 성장 소스는 연속적으로 증가하거나 램핑(ramping) 등을 통해 단계적으로 증가할 수 있다.
성장 소스의 주입량이 증가함에 따라, 2차 성장 공정에서의 활성층 성장 속도는 1차 성장 공정에서의 활성층 성장 속도보다 높아질 수 있다. 예를 들어, 2차 성장 공정에서의 활성층 성장 속도는 20㎛/h이상일 수 있다.
활성층(130)의 2차 성장 공정은 활성층(130)의 두께가 목표 두께를 만족시킬 때까지 유지될 수 있다.
한편, 상기 S140 단계의 활성층 2차 성장 공정에서, C/Si 몰 비는 0.9 내지 1.5로 유지될 수 있다.
전술한 본 발명의 실시 예에 따르면, 기판과 활성층 사이에 저속 성장된 버퍼층을 마련하여, 에피택셜 구조체의 초기 성장 단계에서 발생하는 내부 결함인 기저면 전위 결함(BPD)의 밀도를 0.1개/cm2 이하로 줄일 수 있다.
또한, 활성층의 초기 성장 단계에서 성장 소스를 조절하여 활성층을 저속 성장시킴으로써, 격자 내부의 결함을 줄이는 효과가 있다.
이와 같이 기저면 전위 결함(BPD) 및 격자 내부의 결함이 줄어듦에 따라, 활성층 상의 표면 결함의 밀도가 0.1개/cm2 이하로 제어될 수 있으며, 이로 인해 활성층의 두께 균일도(σ/mean)가 0.5%이하로 개선되고, 활성층의 표면 거칠기(RMS) 또한 1nm 이하 개선되는 효과가 있다.
또한, 활성층을 저속 성장시키는 1차 성장 공정을 통해서 버퍼층 성장 공정과 활성층 성장 공정을 단속시키지 않고 자연스럽게 연이어 진행할 수 있다. 즉, 버퍼층 성장 공정으로부터 활성층 성장 공정에 이르기까지, 반응 소스의 주입을 중단시키지 않는 상태로(성장 공정을 중단하지 않는 상태로) 연속적으로 진행될 수 있다.
이상에서는 본 발명의 실시 예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 쉽게 이해할 수 있을 것이다.

Claims (4)

  1. 기판, 그리고
    상기 기판 상에 형성된 버퍼층과 상기 버퍼층 상에 형성된 활성층을 포함하는 에피택셜 구조체를 포함하고,
    챔버와, 상기 챔버 내에 기판을 마련하는 제1 단계;
    상기 기판에 버퍼층을 형성하는 제2 단계;
    상기 기판에 활성층을 1차 성장시키는 제3 단계; 및
    상기 기판에 활성층을 2차 성장시키는 제4 단계를 포함하고,
    상기 제2 단계, 상기 제3 단계 및 상기 제4 단계에서는 상기 챔버 내에 반응 가스가 주입되고,
    상기 제4 단계에서 주입되는 반응 가스의 양은 상기 제3 단계에서 주입되는 반응 가스의 양 보다 많고,
    상기 제4 단계에서의 반응 속도는 상기 제3 단계에서의 반응 속도 보다 높은 에피택셜 웨이퍼 제조방법에 의하여 제조되고,
    상기 에피택셜 구조체의 기저면 전위 결함 밀도가 0.1개/cm2이하이고, 상기 활성층의 표면 결함 밀도는 0.1개/cm2이하인 에피택셜 웨이퍼.
  2. 제1항에 있어서,
    상기 활성층의 표면 거칠기의 RMS(Root Mean Square)는 1nm이하인 에피택셜 웨이퍼.
  3. 제1항에 있어서,
    상기 활성층의 두께 균일도(σ/mean)는 0.5% 이하인 에피택셜 웨이퍼.
  4. 제1항에 있어서,
    상기 반응 가스는 성장 소스 및 도핑 소스를 포함하고,
    상기 제3 단계에서 성장 소스의 주입량은 희석 가스 주입량의 1/4000 내지 1/3000으로 유지되고,
    상기 제4 단계에서 성장 소스의 주입량은 성장 소스는 주입량이 희석 가스 주입량의 1/800 이상이 되는 에피택셜 웨이퍼.
KR1020130072620A 2013-06-24 2013-06-24 에피택셜 웨이퍼 KR102165615B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130072620A KR102165615B1 (ko) 2013-06-24 2013-06-24 에피택셜 웨이퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130072620A KR102165615B1 (ko) 2013-06-24 2013-06-24 에피택셜 웨이퍼

Publications (2)

Publication Number Publication Date
KR20150000317A KR20150000317A (ko) 2015-01-02
KR102165615B1 true KR102165615B1 (ko) 2020-10-14

Family

ID=52474475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130072620A KR102165615B1 (ko) 2013-06-24 2013-06-24 에피택셜 웨이퍼

Country Status (1)

Country Link
KR (1) KR102165615B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004888A (ja) * 2006-06-26 2008-01-10 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法。
JP2009256138A (ja) 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2012051795A (ja) * 2011-10-25 2012-03-15 Showa Denko Kk ＳｉＣエピタキシャルウェハ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101971597B1 (ko) * 2011-10-26 2019-04-24 엘지이노텍 주식회사 웨이퍼 및 박막 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004888A (ja) * 2006-06-26 2008-01-10 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法。
JP2009256138A (ja) 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2012051795A (ja) * 2011-10-25 2012-03-15 Showa Denko Kk ＳｉＣエピタキシャルウェハ

Also Published As

Publication number Publication date
KR20150000317A (ko) 2015-01-02

Similar Documents

Publication Publication Date Title
KR101430217B1 (ko) 에피택셜 탄화규소 단결정 기판 및 그 제조 방법
KR101971597B1 (ko) 웨이퍼 및 박막 제조 방법
CN100578735C (zh) 半导体层结构以及用于制备半导体层结构的方法
WO2014122854A1 (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
US20140117382A1 (en) Epitaxial Wafer, Method for Fabricating the Wafer, and Semiconductor Device Including the Wafer
KR20140055338A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102165614B1 (ko) 에피택셜 웨이퍼
CN110663099A (zh) SiC外延晶片及其制造方法
KR102098297B1 (ko) 에피택셜 웨이퍼
KR102565964B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102053077B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102165615B1 (ko) 에피택셜 웨이퍼
JP6527667B2 (ja) 窒化物半導体基板の製造方法
KR102098209B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20130076365A (ko) 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼
JP6108609B2 (ja) 窒化物半導体基板
KR102610826B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20140055337A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102474331B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102339608B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102128495B1 (ko) 에피택셜 웨이퍼
KR20150025648A (ko) 에피택셜 웨이퍼
KR102131245B1 (ko) 에피택셜 웨이퍼
KR20140055335A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR101905860B1 (ko) 웨이퍼 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant