KR20140070015A - 에피택셜 웨이퍼 및 그 제조 방법 - Google Patents

에피택셜 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR20140070015A
KR20140070015A KR1020120137988A KR20120137988A KR20140070015A KR 20140070015 A KR20140070015 A KR 20140070015A KR 1020120137988 A KR1020120137988 A KR 1020120137988A KR 20120137988 A KR20120137988 A KR 20120137988A KR 20140070015 A KR20140070015 A KR 20140070015A
Authority
KR
South Korea
Prior art keywords
doping
substrate
buffer layer
growth
source
Prior art date
Application number
KR1020120137988A
Other languages
English (en)
Inventor
강석민
김지혜
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120137988A priority Critical patent/KR20140070015A/ko
Priority to TW102138096A priority patent/TW201417149A/zh
Priority to CN201310520811.XA priority patent/CN103789822A/zh
Priority to JP2013225125A priority patent/JP2014093526A/ja
Priority to US14/068,134 priority patent/US20140117381A1/en
Priority to EP13191058.0A priority patent/EP2728609B1/en
Publication of KR20140070015A publication Critical patent/KR20140070015A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 한 실시예에 따른 에피택셜 웨이퍼는 기판, 그리고 상기 기판 상에 형성된 에피택셜 구조체를 포함하되, 상기 에피택셜 구조체는 n타입 또는 p타입으로 도핑되고, 도핑 균일도가 9%이하이다.

Description

에피택셜 웨이퍼 및 그 제조 방법{EPITAXIAL WAFER AND METHOD FOR FABRICATING THE SAME}
본 발명은 에피택셜 웨이퍼에 관한 것으로, 보다 상세하게는 도핑 균일도가 향상된 에피택셜 웨이퍼 및 그 제조 방법에 관한 것이다.
에피택셜 성장은 통상적으로 화학 기상 증착 프로세스를 포함하며, 단결정 실리콘 웨이퍼와 같은 기판은 기상/액상/고상의 실리콘 복합물이 기판 표면에 걸쳐 전달되어 열분해 또는 분해에 영향을 미치는 동안 가열된다. 단결정 실리콘 웨이퍼가 기판으로 사용될 때, 실리콘은 단결정 구조의 성장을 지속시키는 방식으로 적층된다. 또한 이때, 특정 극성(N-type 또는 P-type)을 갖는 기판을 제작하고자 하는 경우, 그 에피택셜 성장 과정에 소정의 도핑 가스를 함께 주입하게 된다. 그리고 이때, 도핑된 에피택셜 웨이퍼에서는 도핑 균일도가 설계 사양에 따라 허용된 범위 내를 만족하는 것이 중요하다.
이를 위하여, 기판, 버퍼층 및 활성층 의 도핑 농도가 상이하며, 버퍼층의 도핑 농도를 활성층의 도핑 농도에 비하여 높게 제작하는 방법이 제안되고 있다(한국공개특허 제2008-0000368호, 한국공개특허 제2012-0099762호). 그러나, 이러한 방법에 따르더라도 요구되는 수준의 도핑 균일도를 만족시킬 수 없다. 따라서, 도핑 균일도를 개선시킬 수 있는 에피택셜 웨이퍼의 제조 방법 및 프로세스가 요구된다.
본 발명이 해결하고자 하는 기술적 과제는 에피택셜 웨이퍼의 도핑 균일도가 향상되어, 특성 및 수율이 향상된 고품질의 에피택셜 웨이퍼 및 그 제조 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 에피택셜 웨이퍼는 기판, 그리고 상기 기판 상에 형성된 에피택셜 구조체를 포함하되, 상기 에피택셜 구조체는 n타입 또는 p타입으로 도핑되고, 도핑 균일도가 9%이하이다.
상기 에피택셜 구조체는 상기 기판 상에 형성되고, 제1 도핑 농도로 도핑된 버퍼층, 그리고 상기 버퍼층 상에 형성되고, 상기 제1 도핑 농도보다 낮은 제2 도핑 농도로 도핑된 활성층을 포함할 수 있다.
상기 기판은 실리콘 카바이드 기판이고, 상기 버퍼층과 상기 활성층은 n형 전도성 실리콘 카바이드계로 형성될 수 있다.
본 발명의 한 실시예에 따른 에피택셜 웨이퍼의 제조 방법은 챔버 내에 기판을 마련하는 단계, 상기 기판을 50rpm 내지 70rpm으로 회전시키면서 에피택셜 성장을 위한 성장 소스, 도핑을 위한 도핑 소스 및 희석 가스를 포함하는 반응 가스를 주입하여 상기 기판 상에 버퍼층을 성장시키는 단계, 그리고 상기 기판을 50rpm 내지 70rpm으로 회전시키면서 상기 반응 가스를 주입하여 상기 버퍼층 상에 활성층을 성장시키는 단계를 포함한다.
상기 버퍼층을 성장시키는 단계에서, 상기 성장 소스, 상기 도핑 소스 및 상기 희석 가스는 (챔버 내로 주입되는 반응 가스의 양(ml/min))/{(도핑 소스의 양(ml/min))*(도핑 소스의 양(ml/min) + 희석 가스의 양(ml/min))}에 따른 결과 값이 1/45 내지 1/10 min/ml를 만족하도록 주입되고, 상기 활성층을 성장시키는 단계에서, 상기 성장 소스, 상기 도핑 소스 및 상기 희석 가스는 (챔버 내로 주입되는 반응 가스의 양(ml/min))/{(도핑 소스의 양(ml/min))*(도핑 소스의 양(ml/min) + 희석 가스의 양(ml/min))}에 따른 결과 값이 1/20 내지 1 min/ml 을 만족하도록 주입될 수 있다.
상기 버퍼층을 성장시키는 단계에서, 상기 성장 소스의 양은 상기 희석 가스의 양에 대하여 1/4000 내지 1/3000이고, 상기 활성층을 성장시키는 단계에서, 상기 성장 소스의 양은 상기 희석 가스의 양에 대하여 1/1000 내지 1/600일 수 있다.
상기 버퍼층을 성장시키는 단계에서, C/Si 비가 0.5 내지 0.8이고, 온도가 1600℃ 내지 1650℃이며, 압력이 70mbar 내지 120mbar로 설정되고, 상기 활성층을 성장시키는 단계에서, C/Si 비가 0.8 내지 1.2이고, 온도가 1600℃ 내지 1650℃이며, 압력이 70mbar 내지 120mbar로 설정될 수 있다.
상기 성장 소스는 탄소 및 규소를 포함하는 화합물이고, 상기 도핑 소스는 질소 가스이며, 상기 희석 가스는 수소 가스일 수 있다.
본 발명의 실시예에 의하면, 에피택셜 웨이퍼의 도핑 균일도가 향상되어, 특성 및 수율이 향상된 고품질의 에피택셜 웨이퍼를 제조할 수 있다. 특히, 도핑 균일도가 9%이하인 에피택셜 웨이퍼를 제조할 수 있다.
도 1은 본 발명의 한 실시예에 따른 에피택셜 웨이퍼의 단면도이다.
도 2는 본 발명의 한 실시예에 따른 에피택셜 웨이퍼의 제작 방법을 나타내는 순서도이다.
도 3 및 도 4는 본 발명의 실시예에 따라 에피택셜 도핑 성장을 수행한 버퍼층과 활성층을 나타낸다.
도 5 및 도 6은 비교예에 따라 에피택셜 도핑 성장을 수행한 버퍼층과 활성층을 나타낸다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 발명의 실시예에 따르면, 도핑 균일도가 9% 이하인 에피텍셜 웨이퍼 및 그 제조 방법을 제공하고자 한다.
여기서, 도핑 균일도는 도핑 농도의 평균(mean)에 대한 표준 편차(standard deviation)를 의미하고, 하기 수학식과 같이 나타낼 수 있다.
[수학식]
Figure pat00001
여기서, mean은 도핑 농도의 평균을 의미하고, σ는 표준 편차를 의미한다. 도핑 균일도(%)의 결과 값이 낮을수록, 고르게 도핑된 것을 의미한다.
에피택셜 웨이퍼의 도핑 균일도는 도핑 공정시의 온도, 압력, C/Si 비율(ratio), Si/H2 비율, 기판의 회전 속도, 도핑 가스의 희석비, 소스 가스와 희석 가스의 비 등의 변수들에 의해서 달라질 수 있다.
도 1은 본 발명의 한 실시예에 따른 에피택셜 웨이퍼의 단면도이다.
도 1을 참조하면, 에피택셜 웨이퍼(100)는 기판(110), 기판(110) 상에 형성된 버퍼층(buffer layer, 120) 및 버퍼층(120) 상에 형성된 활성층(active layer, 130)을 포함한다. 기판(100)은 실리콘 카바이드 계열의 웨이퍼일 수 있으며, 이에 따라 버퍼층(120) 및 활성층(130)도 도핑된 실리콘 카바이드 계열로 형성될 수 있다.
버퍼층(120)은 기판(110)과 활성층(130) 간의 격자 상수 차로 인한 결정 결함을 줄이기 위하여 마련된 층으로, 활성층(130)보다 높은 도핑 농도를 가질 수 있다. 예를 들어, 버퍼층(120)의 도핑 농도는 5×1017/cm3내지 7×1018/cm3 이고, 활성층(130)의 도핑 농도는 1×1015/cm3 내지 2×1016/cm3 일 수 있다.
버퍼층(120)과 활성층(130)은 모두 에피택셜 성장에 의하여 형성되는 것으로, 이를 통칭하여 에피택셜 구조체라고 할 수 있다.
본 발명의 한 실시예에 따르면, 버퍼층(120)과 활성층(130)의 도핑 균일도는 모두 9% 이하이다.
이때, 기판(100)이 실리콘 카바이드(SiC)인 경우, 버퍼층(120)과 활성층(130)은 모두 n형 전도성 실리콘 카바이드계, 즉 실리콘 카바이드 나이트라이드(SiCN)로 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 버퍼층(120)과 활성층(130)은 모두 p형 전도성 실리콘 카바이드계, 즉 알루미늄 실리콘 카바이드 (AlSiC)로 형성될 수도 있다.
이러한 에피택셜 웨이퍼는 다양한 반도체 소자에 적용될 수 있다.
도 2는 본 발명의 한 실시예에 따른 에피택셜 웨이퍼의 제작 방법을 나타내는 순서도이다.
도 2를 참조하면, 반응 챔버 내에 기판(도 1의 도면부호 110 참조)을 마련한 후(S200), 기판(110)을 소정의 회전 속도로 회전시키며, 버퍼층(120)의 도핑 성장을 위한 반응 가스를 주입한다(S210). 이후, 기판(110)을 소정의 회전 속도로 회전시키며, 활성층(130)의 도핑 성장을 위한 반응 가스를 주입한다(S220).
여기서, 반응 가스는 버퍼층(120) 또는 활성층(130)의 에피택셜 성장의 소스가 되는 성장 소스, 그 성장 과정에서 도핑을 수행하기 위한 도핑 소스, 및 도핑 소스를 희석하는데 이용되는 희석 가스를 포함한다.
본 발명의 실시예에서는, 단계 S210 및 단계 S220에 따른 반응 가스의 주입 공정에서, 기판의 회전 속도의 제어, 반응 가스의 주입 파라미터의 제어 및 성장 소스의 희석비의 제어를 수행하게 된다. 이러한 기판의 회전 속도, 반응 가스의 주입 파라미터 및 성장 소스의 희석비의 제어를 위하여 다음과 같은 방법이 이용될 수 있다.
예를 들어, 에피택셜 성장이 이루어질 기판으로 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)가 이용되는 경우, 에피택셜 성장을 위한 성장 소스로는 그 기판과 격자 상수 일치가 가능한 물질로서 SiH4+C3H8+H2, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등의 탄소 및 규소를 포함하는 화합물이 이용될 수 있다. 그리고 위와 같은 에피택셜 성장 공정을 통해서 기판(110) 상에 형성될 버퍼층(120) 및 활성층(130)을 N 타입으로 도핑 하고자 하는 경우, 도핑 소스로는 질소 가스(N2)등의 5족 원소의 물질이 이용될 수 있다.
물론, 위 예시와 달리, 기판은 최종 제작하고자 하는 소자, 제품에 따라 이와 상이할 수 있음은 자명하다. 또한 성장 소스는 버퍼층(120)과 활성층(130)의 피적층 대상인 기판(110)의 재질 및 종류에 따라서 상이해질 수 있다. 또한 실제 도핑에 관여할 도핑 소스 또한 도핑될 타입(N 타입 또는 P 타입)에 따라 상이해질 수 있다. 다만, 이하에서는 설명의 편의 및 집중을 위해, 실리콘 카바이드 계열의 기판에 질소 가스(N2)를 도핑 소스로 하여 에피택셜 도핑 성장을 시키는 경우를 가정하여 설명하기로 한다. 또한 도핑 소스인 질소 가스를 희석할 용도의 희석 가스로는 수소 가스(H2)가 이용되는 것으로 가정하여 설명한다.
단계 S210에서, C/Si 비가 0.5 내지 0.8이고, 온도가 1600℃ 내지 1650℃이며, 압력이 70mbar 내지 120mbar인 조건에서 반응 가스의 주입 파라미터를 10ml/min 내지 45ml/min으로 조절하며, 성장 소스의 양을 희석 소스의 양에 대하여 1/4000 내지 1/3000로 조절한다.
그리고, 단계 S220에서, C/Si 비가 0.8 내지 1.2이고, 온도가 1600℃ 내지 1650℃이며, 압력이 70mbar 내지 120mbar인 조건에서 반응 가스의 주입 파라미터를 1ml/min 내지 20ml/min으로 조절하며, 성장 소스의 양을 희석 소스의 양에 대하여 1/1000 내지 1/600로 조절한다.
반응 가스의 주입 파라미터는 하기 수학식과 같이 정의될 수 있다.
[수학식]
주입 파라미터 = (a1*챔버 내로 주입되는 반응 가스의 양+b1)/{(a2*도핑 소스의 양+b2)*(a3*도핑 소스의 양 + a4*희석 가스의 양+b3)}
여기서, a1~a4는 양의 실수를 나타내고, b1~b3는 실수를 나타낸다. 예를 들어, a1=a2=a3=a4=1이고, b1=b2=b3=0일 수 있다. 반응 가스의 양, 도핑 가스의 양 및 희석 가스의 양의 단위는 각각 ml/min이다.
즉, 버퍼층(120)을 형성하는 단계 S210에서 반응 가스, 도핑 소스 및 희석 가스는 상기 수학식에 따른 결과 값이 1/45 내지 1/10 min/ml(즉, 10ml/min 내지 45ml/min)을 만족하도록 주입될 수 있다.
그리고, 활성층(130)을 형성하는 단계 S220에서 반응 가스, 도핑 소스 및 희석 가스는 상기 수학식에 따른 결과 값이 1/20 내지 1 min/ml(즉, 1ml/min 내지 20ml/min)을 만족하도록 주입될 수 있다.
한편, 도핑 소스를 챔버 내에 배치된 주입구(Inlet)를 통해 공급하고, 토출구(Outlet)을 통해 배출함으로써 챔버 내에서 일정한 농도로 유지하고자 한다. 그러나, 실제로는 주입구 주변의 도핑 소스 농도가 토출구 주변의 도핑 소스 농도에 비하여 높기 때문에, 기판의 중심부에서 가장자리까지 균일한 농도로 도핑 소스를 공급할 수 없는 문제가 있다.
이에 따라, 기판(110)의 회전 속도를 적절하게 조절하여 기판에 공급되는 도핑 소스의 농도를 균일하게 유지하고자 한다.
이를 위하여, 단계 210의 버퍼층 성장 공정 및 단계 220의 활성층 성장 공정에서 기판(110)의 회전 속도를 50rpm 내지 70rpm(즉, 분당 50회 내지 70회 회전)으로 조절한다.
위와 같은 조건에서 에피택셜 도핑 성장을 수행한 경우의 실시예 및 비교예가 도 3 내지 도 6에 도시되고 있다.
도 3 및 도 4는 본 발명의 실시예에 따라 4인치 기판 상에 에피택셜 도핑 성장을 수행한 버퍼층과 활성층을 나타낸다. 도 3 및 도 4의 버퍼층과 활성층을 C-V(capacitance versus voltage) 미터를 이용하여 측정한 결과, 도 3의 버퍼층의 도핑 균일도(σ/mean×100)는 8.65%이고, 도 4의 활성층의 도핑 균일도는 8.62%이다. 이와 같이, 본 발명의 실시예에 따른 기판의 회전 속도, 반응 가스의 주입 파라미터 및 성장 소스의 희석비를 만족하는 조건 하에서 버퍼층 및 활성층 모두 도핑 균일도가 9% 이내임을 확인할 수 있다.
이에 반해, 도 5는 다른 조건은 동일하되, 기판의 회전 속도를 40rpm으로 설정한 상태에서 에피택셜 도핑 성장을 수행한 버퍼층을 나타내고, 도 6은 다른 조건은 동일하되, 기판의 회전 속도를 70rpm 보다 높게 설정한 상태에서 에피택셜 도핑 성장을 수행한 활성층을 나타낸다. 도 5 및 도 6의 버퍼층과 활성층을 C-V(capacitance versus voltage) 미터를 이용하여 측정한 결과, 도 5의 버퍼층의 평균 도핑 농도는 6.79×1017/cm3이고, 표준편차는 2.06×1017/cm3이며, 도핑 균일도는 30.35%로 나타난다. 도 6의 활성층의 평균 도핑 농도는 2.08×1015/cm3이고, 표준편차는 3.12×1014/cm3이며, 도핑 균일도는 14.98%로 나타난다.
이와 같이, 기판의 회전 속도를 40rpm으로 설정한 경우, 도핑 균일도가 나빠지며, 도핑 농도의 편차도 크게 나타나는 것을 알 수 있다. 또한, 기판의 회전 속도를 70rpm보다 높게 설정한 경우, 도핑 균일도는 15% 내외이지만, 도핑 농도의 편차 및 두께 차가 많이 나타나 불량률이 높아진다.
상용품의 경우 15% 내외의 도핑 균일도를 갖는다는 점에서, 본 발명의 실시예에 따른 조건에서 도핑 성장된 에피택셜 구조체의 도핑 균일도는 매우 우수함을 알 수 있다.
상술한 조건 제어를 통한 에피택셜 도핑 성장은 활성층(130)이 설계상 의도하는 목표 두께로 성장될 때까지 계속될 수 있다.
이때, 본 발명의 실시예에 따른 에피택셜 웨이퍼의 제조 과정에서, 버퍼층 성장 시의 성장 속도는 활성층 성장 시의 성장 속도에 비하여 저속일 수 있다. 예를 들어, 이때, 버퍼층 성장 시의 성장 속도는, 예를 들어, 1 ~ 3 ㎛/h의 속도(즉, 시간 당 1 ㎛ 내지 3 ㎛ 의 두께로 에피택셜층이 적층되는 속도)로 설정될 수 있다.
일반적으로 에피택셜 성장을 빠른 성장 속도로 수행하는 경우 균일한 적층(성장)이 어려울 수 있다. 따라서 위 버퍼층 성장 공정에서는 소정의 성장 온도를 유지함으로써 성장 소스에 의한 원자 간 이동도를 활발히 하여 고른 성장이 가능한 환경을 마련하되, 그 성장 속도는 낮춤으로써 그 원자들이 기판 상에 고르게 분포 및 성장할 수 있는 시간을 부여하는 것이다. 따라서 이러한 버퍼층 성장 공정에 의하면 격자 불일치(lattice mismatch)를 줄여 표면 결함을 크게 줄여줄 수 있는 효과도 있다. 이와 같은 버퍼층 성장 공정은 기판과 활성층 간의 격자 상수 불일치 및 열 팽창 계수 차이로 인한 BPD(Basal Plane Dislocaton)를 줄이기 위한 사전 공정이므로, 버퍼층의 두께는 대략 0.5 ㎛ ~ 01 ㎛ 범위 내이면 충분할 수 있다.
이후, 활성층 성장 공정은 버퍼층 성장 공정에서의 성장 속도에 비해 빠른 속도로 에피택셜 성장을 수행할 수 있다. 예를 들어, 활성층 성장 공정은 20 ㎛/h 이상의 속도로 진행될 수 있다. 이러한 활성층 성장 공정은 에피택셜 구조체의 전체 두께가 성장시키고자 하는 목표 두께가 될 때까지 수행될 수 있다. 이때, 목표 두께는 에피택셜 웨이퍼의 활용 목적, 용도, 최종 소자, 제품의 성격, 설계치 등에 의해 상이해질 수 있다.
본 발명의 실시예에서, 상술한 버퍼층 성장 공정은 상술한 활성층 성장 공정과 단속되지 않고 진행될 수 있다. 즉, 반응 가스의 주입을 중단시키지 않는 상태로(성장 공정을 중단하지 않는 상태로) 연속적으로 진행될 수 있다. 이러한 성장 공정의 단속 없는 진행은 다음과 같은 다양한 방식들에 의해 진행될 수 있다.
먼저, 활성층 성장 공정은 버퍼층 성장 공정에 바로 연이어 진행될 수 있다. 또는 활성층 성장 공정과 버퍼층 성장 공정 사이에 중간 성장 공정이 삽입될 수도 있다. 이때, 중간 성장 공정은 활성층 성장 공정에서의 성장 속도로부터 버퍼층 성장 공정에서의 성장 속도까지 성장 속도가 선형적으로 또는 계단식으로 증가되도록 반응 가스를 주입하여 에피택셜층을 성장시키는 단계일 수 있다.
이상에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 쉽게 이해할 수 있을 것이다.

Claims (8)

  1. 기판, 그리고
    상기 기판 상에 형성된 에피택셜 구조체를 포함하되,
    상기 에피택셜 구조체는 n타입 또는 p타입으로 도핑되고, 도핑 균일도가 9%이하인 에피택셜 웨이퍼.
  2. 제1항에 있어서,
    상기 에피택셜 구조체는 상기 기판 상에 형성되고, 제1 도핑 농도로 도핑된 버퍼층, 그리고
    상기 버퍼층 상에 형성되고, 상기 제1 도핑 농도보다 낮은 제2 도핑 농도로 도핑된 활성층을 포함하는 에피택셜 웨이퍼.
  3. 제2항에 있어서,
    상기 기판은 실리콘 카바이드 기판이고, 상기 버퍼층과 상기 활성층은 n형 전도성 실리콘 카바이드계로 형성된 에피택셜 웨이퍼.
  4. 챔버 내에 기판을 마련하는 단계,
    상기 기판을 50rpm 내지 70rpm으로 회전시키면서 에피택셜 성장을 위한 성장 소스, 도핑을 위한 도핑 소스 및 희석 가스를 포함하는 반응 가스를 주입하여 상기 기판 상에 버퍼층을 성장시키는 단계, 그리고
    상기 기판을 50rpm 내지 70rpm으로 회전시키면서 상기 반응 가스를 주입하여 상기 버퍼층 상에 활성층을 성장시키는 단계
    를 포함하는 에피택셜 웨이퍼의 제조 방법.
  5. 제4항에 있어서,
    상기 버퍼층을 성장시키는 단계에서,
    상기 성장 소스, 상기 도핑 소스 및 상기 희석 가스는 (챔버 내로 주입되는 반응 가스의 양(ml/min))/{(도핑 소스의 양(ml/min))*(도핑 소스의 양(ml/min) + 희석 가스의 양(ml/min))}에 따른 결과 값이 1/45 내지 1/10 min/ml 를 만족하도록 주입되고,
    상기 활성층을 성장시키는 단계에서,
    상기 성장 소스, 상기 도핑 소스 및 상기 희석 가스는 (챔버 내로 주입되는 반응 가스의 양(ml/min))/{(도핑 소스의 양(ml/min))*(도핑 소스의 양(ml/min) + 희석 가스의 양(ml/min))}에 따른 결과 값이 1/20 내지 1 min/ml 을 만족하도록 주입되는 에피택셜 웨이퍼의 제조 방법.
  6. 제4항에 있어서,
    상기 버퍼층을 성장시키는 단계에서,
    상기 성장 소스의 양은 상기 희석 가스의 양에 대하여 1/4000 내지 1/3000이고,
    상기 활성층을 성장시키는 단계에서,
    상기 성장 소스의 양은 상기 희석 가스의 양에 대하여 1/1000 내지 1/600인 에피택셜 웨이퍼의 제조 방법.
  7. 제4항에 있어서,
    상기 버퍼층을 성장시키는 단계에서,
    C/Si 비가 0.5 내지 0.8이고, 온도가 1600℃ 내지 1650℃이며, 압력이 70mbar 내지 120mbar로 설정되고,
    상기 활성층을 성장시키는 단계에서,
    C/Si 비가 0.8 내지 1.2이고, 온도가 1600℃ 내지 1650℃이며, 압력이 70mbar 내지 120mbar로 설정되는 에피택셜 웨이퍼의 제조 방법.
  8. 제4항에 있어서,
    상기 성장 소스는 탄소 및 규소를 포함하는 화합물이고, 상기 도핑 소스는 질소 가스이며, 상기 희석 가스는 수소 가스인 에피택셜 웨이퍼의 제조 방법.
KR1020120137988A 2012-10-31 2012-11-30 에피택셜 웨이퍼 및 그 제조 방법 KR20140070015A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020120137988A KR20140070015A (ko) 2012-11-30 2012-11-30 에피택셜 웨이퍼 및 그 제조 방법
TW102138096A TW201417149A (zh) 2012-10-31 2013-10-22 磊晶晶圓
CN201310520811.XA CN103789822A (zh) 2012-10-31 2013-10-29 外延片
JP2013225125A JP2014093526A (ja) 2012-10-31 2013-10-30 エピタキシャルウエハ
US14/068,134 US20140117381A1 (en) 2012-10-31 2013-10-31 Epitaxial Wafer, Method for Fabricating the Same, and Semiconductor Device Including the Same
EP13191058.0A EP2728609B1 (en) 2012-10-31 2013-10-31 Method for fabricating epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120137988A KR20140070015A (ko) 2012-11-30 2012-11-30 에피택셜 웨이퍼 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140070015A true KR20140070015A (ko) 2014-06-10

Family

ID=51125008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120137988A KR20140070015A (ko) 2012-10-31 2012-11-30 에피택셜 웨이퍼 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20140070015A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016021886A1 (ko) * 2014-08-06 2016-02-11 엘지이노텍(주) 탄화규소 에피 웨이퍼 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016021886A1 (ko) * 2014-08-06 2016-02-11 엘지이노텍(주) 탄화규소 에피 웨이퍼 및 그 제조 방법
US9991344B2 (en) 2014-08-06 2018-06-05 Lg Innotek Co., Ltd. Silicon carbide EPI wafer and method for manufacturing same

Similar Documents

Publication Publication Date Title
KR101478331B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
JP2014093526A (ja) エピタキシャルウエハ
CN109937468B (zh) p型SiC外延晶片及其制造方法
US9633840B2 (en) Method of manufacturing silicon carbide semiconductor substrate and method of manufacturing silicon carbide semiconductor device
KR101947926B1 (ko) 에피택셜 탄화규소 웨이퍼의 제조 방법
JP6723219B2 (ja) ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法
JP2018522412A (ja) 単結晶シリコン上でのエピタキシャル３Ｃ−ＳｉＣの成長
US10546750B2 (en) System and method for substrate wafer back side and edge cross section seals
KR20140055338A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20150002066A (ko) 에피택셜 웨이퍼
KR102098297B1 (ko) 에피택셜 웨이퍼
KR20140070015A (ko) 에피택셜 웨이퍼 및 그 제조 방법
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
CN104810248A (zh) 适用于4°和8°偏轴硅面碳化硅衬底的原位处理方法
KR102098209B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20180063715A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102053077B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20140055336A (ko) 에피택셜 웨이퍼 및 그 제조 방법
US9269572B2 (en) Method for manufacturing silicon carbide semiconductor substrate
KR102131245B1 (ko) 에피택셜 웨이퍼
KR102165615B1 (ko) 에피택셜 웨이퍼
KR20140055335A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20150025648A (ko) 에피택셜 웨이퍼
KR20140123825A (ko) 에피택셜 웨이퍼
KR20190026470A (ko) 에피택셜 웨이퍼 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid