JP6723219B2 - ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法 - Google Patents

ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法 Download PDF

Info

Publication number
JP6723219B2
JP6723219B2 JP2017503400A JP2017503400A JP6723219B2 JP 6723219 B2 JP6723219 B2 JP 6723219B2 JP 2017503400 A JP2017503400 A JP 2017503400A JP 2017503400 A JP2017503400 A JP 2017503400A JP 6723219 B2 JP6723219 B2 JP 6723219B2
Authority
JP
Japan
Prior art keywords
epitaxial wafer
sic
sic epitaxial
trapezoidal
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017503400A
Other languages
English (en)
Other versions
JPWO2016140051A1 (ja
Inventor
潤 乘松
潤 乘松
晶 宮坂
晶 宮坂
慶明 影島
慶明 影島
宏二 亀井
宏二 亀井
大祐 武藤
大祐 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of JPWO2016140051A1 publication Critical patent/JPWO2016140051A1/ja
Application granted granted Critical
Publication of JP6723219B2 publication Critical patent/JP6723219B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法に関する。本願は、２０１５年０３月０３日に、日本に出願された特願２０１５−０４１３１５に基づき優先権を主張し、その内容をここに援用する。
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に対して、バンドギャップが約３倍、絶縁破壊電界強度が約１０倍、熱伝導度が約３倍という優れた物性を有している。そのため、ＳｉＣは、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。
ＳｉＣエピタキシャルウェハを用いた半導体デバイスとして、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）が知られている。ＭＯＳＦＥＴは、ＳｉＣエピタキシャル層上に熱酸化などを用いてゲート酸化膜を形成し、そのゲート酸化膜の上にゲート電極を形成することで得られる。形成されるゲート酸化膜が局所的な厚みのバラツキを有すると、厚みが薄い部分を起点に電流リークが発生する。電流リークは、ゲート酸化膜が部分的に破壊されることで生じ、ＭＯＳＦＥＴの重要な劣化モードであると言われる。ゲート酸化膜の局所的な厚みバラツキは、ＳｉＣエピタキシャルウェハ上に存在する欠陥により生じる。表面の凹凸であるステップバンチングは、ゲート酸化膜の局所的な厚みバラツキを生み出す原因の一つである。
高品質のＳｉＣエピタキシャルウェハ、及び高品質のエピタキシャル成長技術の確立が、ＳｉＣエピタキシャルウェハを用いた半導体デバイスの実用化の促進に求められている。
しかしながら、ＳｉＣ単結晶の製造は、２０００℃以上の高温成長を必要とし、結晶欠陥が発生しやすい。結晶欠陥の無い完全結晶を実現することは、現段階ではできない。ＳｉＣのバルク結晶から切り出されたＳｉＣ単結晶基板は、エピタキシャル成長を行う前の段階から転位をはじめとする欠陥を有する。そのため、ＳｉＣ単結晶基板上にＳｉＣ層をエピタキシャル成長させることで得られるＳｉＣエピタキシャルウェハも、ある程度の欠陥を有することは避けられない。
ＳｉＣエピタキシャルウェハには、種々の欠陥が存在する。これらの欠陥は、すべてが半導体デバイスに悪影響を及ぼす訳ではない。欠陥の種類によっては、半導体デバイスへの影響が無い又は影響が小さいものも存在する。種々の欠陥の内、半導体デバイスへの影響が大きい欠陥を特定し、その欠陥の発生を抑制することが求められている。
半導体デバイスへの影響が大きい欠陥の一つとしては、台形欠陥が知られている（例えば、非特許文献１〜３）。台形欠陥は、エピタキシャル成長前にエッチング工程を行うことによりＳｉＣ単結晶基板上に発生するショートステップバンチング（以下、「ＳＳＢ」という。）が起点となり、エピタキシャル層の成長中に形成される欠陥である。
台形欠陥は、エピタキシャル層表面において、ＳＳＢ直上に形成されるライン状の欠陥と、ＳＳＢが原因となりステップフロー下流側に形成されるライン状の欠陥とを有する。それぞれの欠陥が、台形の上底、下底となり、全体として台形状の欠陥となる。エピタキシャル表面視で視認される見かけが台形状であるため、一般に台形欠陥と言われている。
ステップバンチングは、基板表面にステップが階段状に存在するとき、結晶成長中にこれらステップ列が合体して束となった巨大なステップである。ステップバンチングは結晶成長中に形成される。この他、ステップバンチングは成長を伴わない熱処理による表面原子の移動でも形成される。結晶面が結晶成長面に対して微傾斜した基板を用いる場合、一般的なステップバンチングは、微傾斜方向に略垂直な方向に延伸した巨視的な長さを持ち、一定の面積を有する表面荒れとして観察される。これに対し、本明細書で言うショートステップバンチング（ＳＳＢ）は、そのような一般的にみられる巨視的な長さのものとは区別される。ＳＳＢは、転位などの微小欠陥を起点として発生し、表面において原子ステップ（通常２〜１０原子層程度）が集まって合体したものであり、孤立して存在する。この表面の段差自体を指してＳＳＢということもある。ＳＳＢは、典型的には数十μｍから１ｍｍ以下程度の短く限られた長さをもち、個々の原因欠陥に付随して発生する。
一般的に、ＳｉＣ単結晶基板を熱処理した状態で生じている原子ステップの集合体をショートステップバンチング（ＳＳＢ）と呼ぶことが多い。そのため本明細書でもその意味で用い、エピタキシャル成長後の表面に生じるステップバンチングは、エピタキシャル層表面のショートステップバンチング（エピタキシャル層表面のＳＳＢ）と呼んで区別する。
台形欠陥を抑制するために、種々の検討が進められている。例えば、非特許文献１には、台形欠陥をもつエピタキシャルウェハ表面に酸化膜を形成した時に、台形欠陥の下底の上に形成された酸化膜の厚さが不均一になることが記載されている。エピタキシャル層表面における台形欠陥の上底側の欠陥（ステップフロー上流側の欠陥、ＳＳＢ直上の欠陥）は、初期のＳＳＢの長さとほぼ同等の長さを有し、初期のＳＳＢの段差と比較してあまり大きな段差とならない。ここで、「初期のＳＳＢ」とは、ＳｉＣ単結晶基板上にエピタキシャル層を成長させはじめた直後に生じているＳＳＢを意味する。これに対し、エピタキシャル層表面における下底（ステップフロー下流側）側の欠陥は、初期のＳＳＢの段差と比較して大きな段差となる。その為、上底上に形成された酸化膜の厚さは均一であるのに対し、下底上に形成された酸化膜の厚さはばらつく。そのため下底上に形成された酸化膜には局所的に薄い部分が存在し、その部分でリークが発生しやすくなる。つまり、半導体デバイスへの影響が大きいのは、エピタキシャル層表面における下底側の欠陥であることが記載されている。
また例えば、非特許文献２では、基底面転位、貫通刃状転位、貫通螺旋転位、加工スクラッチに起因する転移ループ等が起因となり台形欠陥が発生することが記載されている。これらの転位等の全てから台形欠陥が発生するのではなく、条件により確率で台形欠陥が発生することも記載されている。
さらに、非特許文献３では、エピタキシャル成長前の水素エッチング条件を変えることで、ＳｉＣ単結晶基板上のＳＳＢの長さが変わることが記載されている。
台形欠陥を抑制するという目的ではないが、エピタキシャル成長前にエッチングを行うことで、エピタキシャル層の表面粗さを低減する方法も知られている。例えば、特許文献１では、Ｓｉドロップレットの発生を抑制するために、エッチングガスとして水素ガスに加えて珪素と塩素を含むガスを用いている。特許文献２では、エッチングガスに塩化水素ガスを添加することが記載されている。
国際公開２０１２／０６７１１２号 国際公開２０１０／０８７５１８号
Ｊ．Ｓａｍｅｓｈｉｍａ ｅｔ．ａｌ Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ Ｖｏｌｓ．７４０−７４２（２０１３）ｐｐ．７４５． Ｔ．Ｙａｍａｓｈｉｔａ ｅｔ．ａｌ Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ Ｖｏｌｓ．７７８−７８０（２０１４）ｐｐ．３７４． 田村他 ＳｉＣ及び関連半導体研究第２２回講演会予稿集（ｐ．１４０）
上述のように、台形欠陥自体の分析は進んでいるが、台形欠陥による半導体デバイスへの影響を抑制しようとする試みは十分に進んでいない。
例えば、非特許文献１及び２では、台形欠陥の発生メカニズムを分析しているだけであり、この台形欠陥による半導体デバイスへの影響を抑制するための手段については記載されていない。
非特許文献３には、ＳｉＣ単結晶基板に局所的に生じるＳＳＢの長さを制御できることが記載されている。これは、台形欠陥の上底の長さを制御することに繋がる。しかしながら、半導体デバイスへ大きな影響を及ぼすのは、台形欠陥の下底の段差である。上底を制御できても、下底を制御できなければ、半導体デバイスへの影響を十分抑制することはできない。
特許文献１及び２では、マクロなエピタキシャル層の表面の粗さについては言及しているが、よりミクロ（局所的）なエピタキシャル層表面のＳＳＢについては注目されていない。特にエピタキシャル成長直後に局所的に発生するＳＳＢが起因となって発生する台形欠陥の改善については記載も示唆もない。
本発明は上記問題に鑑みてなされたものであり、ＭＯＳＦＥＴデバイス等に悪影響を及ぼす台形欠陥の形状を制御し、ＭＯＳＦＥＴデバイス等にも利用可能な高品質なＳｉＣエピタキシャルウェハを得ることを目的とする。
本発明者らは、鋭意検討の結果、所定の条件でＳｉＣエピタキシャル膜を成長させることで、台形欠陥の形状を制御できることを見出し、本発明を完成させた。すなわち、本発明は、上記課題を解決するため、以下の手段を提供する。
（１）本発明の一態様に係るＳｉＣエピタキシャルウェハは、（０００１）面から＜１１−２０＞方向に４度以下のオフセット角を有するＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハであって、前記ＳｉＣエピタキシャルウェハに含まれる台形欠陥が、ステップフロー下流側の下底の長さがステップフロー上流側の上底の長さ以下である反転した台形欠陥を含む。
（２）上記（１）に記載のＳｉＣエピタキシャルウェハにおいて、前記台形欠陥中の前記反転した台形欠陥の割合が、５０％以上でもよい。
（３）上記（１）または（２）のいずれかに記載のＳｉＣエピタキシャルウェハにおける前記反転した台形欠陥において、前記ステップフロー下流側の下底の長さが０であり、形状が三角形状となるものがあってもよい。
（４）本発明の一態様に係るＳｉＣエピタキシャルウェハの製造方法は、上記（１）〜（３）のいずれか一つに記載のＳｉＣエピタキシャルウェハの製造方法であって、ＳｉＣ単結晶基板上をエッチングするエッチング工程と、エッチング後のＳｉＣ単結晶基板上にエピタキシャル層を成長させるエピタキシャル成長工程とを有し、前記エピタキシャル成長工程において、Ｓｉ系原料ガスとＣ系原料ガスの濃度比Ｃ／Ｓｉを１．０以下とする。
（５）上記（４）に記載のＳｉＣエピタキシャルウェハの製造方法において、前記エピタキシャル成長工程における温度を１６３０℃以下としてもよい。
（６）上記（４）または（５）のいずれかに記載のＳｉＣエピタキシャルウェハの製造方法における前記エッチング工程において、エッチングガスをシラン（ＳｉＨ４）ガスとしてもよい。
（７）上記（４）〜（６）のいずれか一つに記載のＳｉＣエピタキシャルウェハの製造方法において、前記エッチング工程における温度を前記エピタキシャル成長工程の温度より低くしてもよい。
本発明の一態様に係るＳｉＣエピタキシャルウェハは、（０００１）面から＜１１−２０＞方向に４度以下のオフセット角を有するＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハであって、前記ＳｉＣエピタキシャルウェハに含まれる台形欠陥が、ステップフロー下流側の下底の長さがステップフロー上流側の上底の長さ以下である反転した台形欠陥を含む。台形欠陥中の反転した台形欠陥の割合は、５０％以上であることが好ましい。
本発明の一態様に係るＳｉＣエピタキシャルウェハは、従来のＳｉＣエピタキシャルウェハと比較して、台形欠陥の形状が制御されている。すなわち、このＳｉＣエピタキシャルウェハを用いることで、台形欠陥に伴う半導体デバイスへの影響を抑制することができる。
反転した台形欠陥において、ステップフロー下流側の下底の長さが０で、形状が三角形状となるものがあってもよい。上述のように、台形欠陥の下底の段差は、半導体デバイスへ大きな影響を及ぼす。この構成によれば、下底が存在しなくなるため、より台形欠陥に伴う半導体デバイスへの影響を抑制することができる。
本発明の一態様に係るＳｉＣエピタキシャルウェハの製造方法は、上述のＳｉＣエピタキシャルウェハの製造方法であって、ＳｉＣ単結晶基板上をエッチングするエッチング工程と、エッチング後のＳｉＣ単結晶基板上にエピタキシャル層を成長させるエピタキシャル成長工程とを有し、エピタキシャル層を成長させる工程において、ＳｉＨ４ガスとＣ３Ｈ８ガスの濃度比Ｃ／Ｓｉを１．０以下とする。エピタキシャル成長工程における温度は、１６３０℃以下としてもよい。
この構成によれば、台形欠陥の下底側の長さが、上底側の長さより短くなるように台形欠陥の形状を制御することができる。すなわち、台形欠陥に伴う半導体デバイスへの影響を抑制することができる。
エッチング工程において、エッチングガスをシラン（ＳｉＨ４）ガスとしてもよい。さらに、エッチング工程における温度を、エピタキシャル成長工程の温度より低くしてもよい。
この構成によれば、台形欠陥の上底の長さを決定するＳＳＢの長さを短くすることができる。そのため、相対的に台形欠陥の形状を小さくすることができ、台形欠陥に伴う半導体デバイスへの影響をより抑制することができる。
従来のＳｉＣエピタキシャルウェハ上に確認された台形欠陥の光学表面検査装置画像である。 従来のＳｉＣエピタキシャルウェハに確認された台形欠陥の断面模式図である。 ＳｉＣ単結晶基板の表面がエッチングされる様子を模式的に示した断面模式図である。 本発明のＳｉＣエピタキシャルウェハ上に確認された反転した台形欠陥の光学表面検査装置画像である。 実施例１のＳｉＣエピタキシャルウェハ上に確認された台形欠陥の光学表面検査装置画像である。 実施例２のＳｉＣエピタキシャルウェハ上に確認された台形欠陥の光学表面検査装置画像である。 比較例１のＳｉＣエピタキシャルウェハ上に確認された台形欠陥の光学表面検査装置画像である。 実施例１、２及び比較例１のＣ／Ｓｉ比と、上底及び下底と垂直な垂線と台形欠陥の斜辺がなす角θとの関係を示す。 比較例１及び参考例１、２のエピタキシャル成長温度と、上底及び下底と垂直な垂線と台形欠陥の斜辺がなす角θとの関係を示す。 参考例１、３及び４のエピタキシャル成長速度と、上底及び下底と垂直な垂線と台形欠陥の斜辺がなす角θとの関係を示す。 ＣＶＤ装置の実施例３及び実施例４における昇温条件を模式的に示す。 エッチング温度に対するエピタキシャル層表面の台形欠陥の上底の長さを示したグラフである。 ＳｉＣエピタキシャルウェハの測定位置毎に確認された台形欠陥のＳＩＣＡ像である。
以下、本発明を適用したＳｉＣエピタキシャルウェハおよびＳｉＣエピタキシャルウェハの製造方法について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、本発明の特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材質、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
「台形欠陥」
本発明の構成を説明する前に、台形欠陥について説明する。図１は、従来のＳｉＣエピタキシャルウェハ上に確認された台形欠陥の光学表面検査装置画像である。図１では、台形欠陥を区別しやすい様に一つの台形欠陥の周囲を点線で囲っている。
図１に示すように、従来のＳｉＣエピタキシャルウェハにおける台形欠陥２０は、オフセット方向のステップフロー上流側（図示−Ｘ方向）にオフセット方向と垂直すなわちステップフロー成長方向と垂直な方向に延伸して形成された上底２１と、オフセット方向のステップフロー下流側（図示＋Ｘ方向）にオフセット方向垂直な方向に延伸して形成された下底２２とを有する。このとき、台形欠陥２０の形状は等脚台形であり、下底２２の長さは、上底２１の長さより長い。そのため、上底２１及び下底２２と垂直な垂線と、台形欠陥２０の斜辺がなす角θは、上底２１から下底２２へ向かって広がる角度を正とすると、常にθ＞０が成り立つ。
本明細書において、基板のオフセット角度をつけた方向にステップフローが成長することから、基板のオフセット角度をつけた方向をオフセット方向、あるいはステップフロー成長方向とすることがあるが、これらは同じ方向を意味している。ステップフローが成長する方向を下流とし、その方向をオフセット下流、反対方向をオフセット上流ということがある。
図２は、従来のＳｉＣエピタキシャルウェハ上に確認された台形欠陥の断面模式図である。ＳｉＣエピタキシャルウェハ１００は、ＳｉＣ単結晶基板１とＳｉＣエピタキシャル層２を有する。ＳｉＣエピタキシャル層２は、ＳｉＣ単結晶基板１から（１１−２０）方向に、ステップフロー成長を行う。そのため、ＳｉＣ単結晶基板１上にＳＳＢ１１があると、成長過程でこの段差が拡大しながら伝播する。この伝播した段差は、ＳｉＣエピタキシャルウェハ１００の表面においては、台形欠陥２０の下底２２として確認される。すなわち、台形欠陥２０の下底２２は、ＳＳＢ１１がステップフロー成長方向の平面視の長さ方向にも、断面視の高さ方向にも拡大しながら伝播した段差であり、エピタキシャル層表面のＳＳＢとなる。
これに対し、エピタキシャル層２の表面かつＳＳＢ１１から（０００１）方向に進んだ位置にも段差が現れる。この段差は、ＳｉＣエピタキシャルウェハ１００の表面に形成される台形欠陥２０の上底２１に対応する。上底２１の段差は、ＳＳＢ１１の段差から大きく拡大することがないため、段差としては下底２２の段差より比較的小さい。つまり、ＳＳＢ１１を起点として、そのほぼ直上と、オフセット下流側に欠陥が２つの辺として形成され、この２辺を結んだものが台形欠陥２０となる。
「ショートステップバンチング（ＳＳＢ）」
次いで、台形欠陥２０の起点となるＳＳＢ１１について説明する。ステップバンチングの形成される理由は種々考えられるが、そのうちの転位などの欠陥に起因しエッチングにより発生するＳＳＢについて図３を用いて説明する。
図３は、ＳｉＣ単結晶基板１の表面を拡大した断面模式図である。ＳｉＣ単結晶基板１の表面は、オフセット角を有し、（０００１）面からわずかに傾いている。そのため、原子レベルのテラス１２と、ステップ１３が組合されて、ＳｉＣ単結晶基板１の表面が構成される。このＳｉＣ単結晶基板１に気相エッチングを加えると、ステップ１３の端部から順にエッチングが進み、理想的には表面形状に影響は生じない。しかしながら、例えば、基底面転位、貫通刃状転位、貫通螺旋転位、加工スクラッチに起因する転移ループ等が表面にあると、その欠陥の基板表面に露出している部分でエッチングの速度が速くなる。その結果、その部分を中心にオフセット方向とは垂直な方向にエッチングが進む。エッチングを終えた後には、テラス１２に対して、ステップ１３の段差がその他の部分と比較して大きくなる部分ができる。この大きな段差が、ＳＳＢ１１の一態様である。そのため、ＳＳＢ１１は、オフセット方向に垂直な（１−１００）方向に、起点となる欠陥を中心にしてライン状に形成される。このため、ＳＳＢ１１に伴い形成される台形欠陥２０の上底２１及び下底２２も、オフセット方向に垂直な（１−１００）方向に形成される。
上述の台形欠陥２０及びＳＳＢ１１が形成される理由を踏まえた上で、本発明のＳｉＣエピタキシャルウェハについて説明する。
（ＳｉＣエピタキシャルウェハ）
本発明の一態様に係るＳｉＣエピタキシャルウェハは、（０００１）面から＜１１−２０＞方向に４度以下のオフセット角を有するＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハである。ＳｉＣエピタキシャルウェハには台形欠陥が含まれる。台形欠陥の中には、ステップフロー下流側の下底の長さが、ステップフロー上流側の上底の長さ以下である反転した台形欠陥が含まれる。
ＳｉＣ単結晶基板は多くのポリタイプを有するが、実用的なＳｉＣデバイスを作製する為に主に使用されているのは４Ｈ−ＳｉＣである。ＳｉＣデバイスは、ＳｉＣエピタキシャルウェハ上に作製される。ＳｉＣエピタキシャルウェハは、昇華法等で作製したバルク結晶から加工したＳｉＣ単結晶ウェハ上に、ＳｉＣデバイスの活性領域となるＳｉＣエピタキシャル層を化学的気相成長法（ＣＶＤ）によって形成することで得られる。エピタキシャル層を形成中にはＳｉＣ単結晶基板に用いているポリタイプと異なるポリタイプが混入しやすい。例えば、ＳｉＣ単結晶基板に４Ｈ−ＳｉＣを使った場合には、エピタキシャル層に３Ｃ−ＳｉＣや８Ｈ−ＳｉＣが混入する。エピタキシャル成長時には、これらの混入を抑制するため、ＳｉＣ単結晶基板を微傾斜（オフセット角分傾斜）させたステップフロー成長（原子ステップからの横方向成長）を行うのが一般的である。
図４は、本発明の一態様に係るＳｉＣエピタキシャルウェハ上に確認された反転した台形欠陥２５の光学表面検査装置画像である。図４において−Ｘ方向がオフセット上流であり、＋Ｘ方向がオフセット下流である。図４に示すように、本発明の一態様に係るＳｉＣエピタキシャルウェハは、下底２７の長さが上底２６の長さ以下である反転した台形欠陥２５を有する。図１に示す従来の台形欠陥２０では、上底２１の長さは下底２２の長さより短い。反転した台形欠陥２５は、上底と下底の長さの関係が従来の台形欠陥２０と異なる。そのため、図４における反転した台形欠陥２５では、上底２６及び下底２７と垂直な垂線と台形欠陥２５の斜辺がなす角θは、図１における上底２１から下底２２へ向かって広がる角度を正とした場合に、常にθ＜０となる。
上述のように、半導体デバイスに大きな影響を及ぼすのは、台形欠陥の下底２２、２７の段差である。反転した台形欠陥２５は、従来の台形欠陥２０と比較して下底２７の長さが短い。すなわち、反転した台形欠陥２５は、従来の台形欠陥２０と比較して半導体デバイスへの影響が少ない欠陥であると言える。つまり、本発明の一態様に係るＳｉＣエピタキシャルウェハは、台形欠陥の一部が反転した台形欠陥２５であり、半導体デバイスへの悪影響を抑制することができる。具体的には、本発明の一態様に係るＳｉＣエピタキシャルウェハを用いることで、ＭＯＳキャパシタの耐圧異常や、リーク電流の発生等を抑制することができる。
ＳｉＣエピタキシャルウェハに存在する台形欠陥中の反転した台形欠陥２５の割合は、５０％以上であることが好ましく、７５％以上であることがより好ましい。反転した台形欠陥の割合が大きくなればなるほど、半導体デバイスへの影響を抑制できる。台形欠陥の形状は、ＳｉＣエピタキシャルウェハ面内で全て同一の形状ではなく、ＳｉＣエピタキシャルウェハの中央に近い程、下底の長さが短くなることが確認されている。すなわち、同一条件でＳｉＣエピタキシャルウェハを形成した場合でも、中央部分は反転した台形欠陥２５であり、ＳｉＣエピタキシャルウェハの端部に近づくに従い、通常の台形欠陥２０となる場合もある。そのため、ＳｉＣエピタキシャルウェハに存在する台形欠陥中の反転した台形欠陥２５の割合が所定の割合であるということは、ＳｉＣエピタキシャルウェハの中央から所定の割合の部分は、半導体デバイスに好適に用いることができることを意味する。
台形欠陥中の反転した台形欠陥２５の割合が、５０％以上であれば、高い歩留りでＳｉＣエピタキシャルウェハから半導体デバイスを作製することができる。
反転した台形欠陥２５において、下底２７の長さは０であることが好ましい。すなわち、反転した台形欠陥２５が三角形状を有していることが好ましい。下底２７が存在しなくなれば、より台形欠陥に伴う半導体デバイスへの影響を抑制することができる。
反転した台形欠陥２５における下底２７の長さを０とするための具体的な構成について説明する。台形欠陥の上底２６と下底２７との距離をｄとし、上底２６の長さをＤとする。このとき、下底２７の長さは、Ｄ＋２ｄｔａｎθ（θ＜０）で表記される。すなわち、Ｄ＋２ｄｔａｎθ＜０となる場合において、反転した台形欠陥２５の下底２７の長さが０となり、形状が三角形状となる。オフセット角が一定の場合、反転した台形欠陥２５が三角形状となる場合の条件は、エピタキシャル層２の厚みｈで決定される。オフセット角をφとすると、ｔａｎφ＝ｈ／ｄが成り立つ。そのため、Ｄ＋２ｈｔａｎθ／ｔａｎφ＜０を満たすように、エピタキシャル層２の厚みｈを設定することで、反転した台形欠陥２５の形状を三角形状とすることができる。
ＳｉＣ単結晶基板におけるＳＳＢ１１の長さは、３００μｍ以下であることが好ましい。ＳｉＣ単結晶基板におけるＳＳＢ１１の長さは、ステップフロー上流側の上底の長さと対応する。その意味では、ステップフロー上流側の上底の長さが、３００μｍ以下であることが好ましい。ＳＳＢ１１の長さが３００μｍ以下であれば、エピタキシャル層２の厚さが薄くても、下底２７の長さを十分短くすることができる。つまり、必要以上にエピタキシャル層２の厚みを厚くする必要が無くなり、効率的に半導体デバイスに用いることができる高品質なＳｉＣエピタキシャルウェハを得ることができる。
一方で、ＳＳＢ１１の長さが一定以上の長さであっても、所定の条件でエピタキシャル層を形成することで、下底２７の長さを自由に制御できる。ＳｉＣ単結晶基板におけるＳＳＢ１１の長さは、ステップフロー上流側の上底の長さと対応するので、ステップフロー上流側の上底が一定以上の長さであっても、所定の条件でエピタキシャル層を形成することで、下底の長さを自由に制御できるともいえる。例えば、ＳＳＢ１１の長さが３００μｍ以上であっても、エピタキシャル層表面において下底２７長さを上底２６の長さ以下とすることにより、デバイスに与える影響を小さくできる。すなわち、ＳＳＢ１１の長さが３００μｍ以上であっても、デバイス不良の発生を抑制できる。これに対し、従来のＳｉＣエピタキシャルウェハは、台形欠陥の上底より下底の長さが長い。そのため、ＳＳＢ１１の長さが３００μｍ以上の場合、台形欠陥の下底の長さが３００μｍ以上となり、デバイスに大きな影響を与える。つまり、ＳＳＢ１１の長さが３００μｍ以上であるにもかかわらず、言変えればステップフロー上流の上底の長さが３００μｍ以上であるにもかかわらす、デバイスに好適に用いることができるＳｉＣエピタキシャルウェハは、本発明で初めて実現可能となったものである。
ＳＳＢ１１の長さは、気相エッチングの影響を受けて変化する。一方で、気相エッチングの条件は、台形欠陥以外の欠陥にも影響を与えるため、台形欠陥以外の要因も考慮して決められる。従来は、上底の長さ（ＳＳＢの長さ）が一定以下となる条件の中で、気相エッチングの条件を選択する必要があったのに対し、本発明の一態様に係るＳｉＣエピタキシャルウェハの製造方法では、気相エッチング条件としてＳＳＢ１１が一定以上の長さとなるような条件を採用できる。すなわち、台形欠陥の抑制と、その他の欠陥発生抑制とを両立できる。
上述のように本発明の一態様に係るＳｉＣエピタキシャルウェハは、ＭＯＳＦＥＴ等の半導体デバイスを作製する場合に好適に用いられる。本発明の一態様に係るＳｉＣエピタキシャルウェハは、大きな段差を有する下底２７が小さいため、その上に積層される酸化膜に局所的に薄い部分が少ない。そのため、均一な厚さの酸化膜を形成することができる。すなわち、ＭＯＳキャパシタの耐圧異常やリーク電流の発生等の問題を抑制したＭＯＳＦＥＴデバイスを実現することができる。
（ＳｉＣエピタキシャルウェハの製造方法）
本発明の一態様に係るＳｉＣエピタキシャルウェハの製造方法について説明する。
本発明の一態様に係るＳｉＣエピタキシャルウェハは、上述のようなＳｉＣエピタキシャルウェハの製造方法であって、ＳｉＣ単結晶基板上をエッチングするエッチング工程と、エッチング後のＳｉＣ単結晶基板上にエピタキシャル層を成長させるエピタキシャル成長工程とを有する。そして、エピタキシャル層を成長させる工程において、Ｓｉ系原料ガスとＣ系原料ガスの濃度比Ｃ／Ｓｉを１．０以下とする。
本発明者らの検討の結果、Ｃ／Ｓｉ比を制御することで、台形欠陥の下底の長さを制御できることを見出した。Ｃ／Ｓｉ比を１．０以下とすることで、ＳｉＣエピタキシャルウェハに含まれる台形欠陥の中に、ステップフロー下流側の下底の長さがステップフロー上流側の上底の長さ以下である反転した台形欠陥が発生する。Ｃ／Ｓｉ比が小さくすると、台形欠陥の中の反転した台形欠陥の割合を大きくすることができる。一方で、Ｃ／Ｓｉ比をあまり小さくしすぎるとカーボンリッチなＳｉＣエピタキシャル層となってしまう。現実的にはＣ／Ｓｉ比を０．８以上１．０以下とすることが好ましい。
エピタキシャル成長工程における温度を制御して、台形欠陥の下底の長さを制御することもできる。エピタキシャル成長時の温度を下げると、台形欠陥の下底の長さが短くなる。具体的には、エピタキシャル成長工程における温度を１６３０℃以下とすることが好ましい。エピタキシャル成長工程における温度があまり低温すぎると、原料ガスの分解が適切に生じない。そのため、エピタキシャル成長工程における温度は、１６００℃〜１６３０℃の範囲内であることが好ましい。
台形欠陥の下底を制御するのみならず、上底も制御し、台形欠陥全体の形状を制御することが好ましい。上述のように、上底はＳｉＣ単結晶基板上に形成されるＳＳＢの長さをそのまま反映するため、ＳｉＣ単結晶基板表面のＳＳＢの長さを制御することで、台形欠陥の上底の長さを制御することができる。
エッチングガスとしては、水素ガス、塩化水素ガス、シラン（ＳｉＨ４）ガス等を用いることができるが、シランガスを用いることが好ましい。シランガスは、水素ガス等と比較してエッチング性が高くないため、急激なエッチングに伴うＳＳＢの発生を抑制することができる。また、これらのガスを混合して用いることができる。
エッチング工程における温度は、エピタキシャル成長工程の温度より低いことが好ましい。エッチングのガスの温度を低くすることで、形成されるＳＳＢの長さを短くすることができる。すなわち、エピタキシャル成長後に形成される台形欠陥の上底の長さを短くすることができる。従来、シランガスをエッチングガスとして用いる場合は、シリコンドロップレットが発生する可能性が高まるため、エッチング時の温度をエピタキシャル成長工程の温度より低くすることは避けられていた。しかしながら、本発明者らは、鋭意検討の結果、エッチング温度を１５００〜１５５０℃とすることで、シリコンドロップレットの発生を抑制しつつ、ＳＳＢの長さを十分短くできることが分かった。
エッチング工程は、他の欠陥の低減量（数）を指標に独立にあらかじめ設定することができる。さらにあらかじめ台形欠陥の面内の分布を測定し、エピ成長条件や成長装置の部材の構造を調整することにより、面内における台形欠陥が占める割合を小さくなるように調整することができる。
独立に設定したエッチング条件で上底の長さを予測し、あらかじめ測定して把握した台形欠陥の形状の分布と必要な成長膜厚から、台形欠陥が下底の長さが所定以下となるエピ成長条件を設定する。これにより、例えばＳｉＣエピタキシャルウェハ中に存在する台形欠陥２中の反転した台形欠陥の割合を５０％以上、あるいは７５％以上とすることができ、キラー欠陥となる台形欠陥の下底の総延長量を小さく抑えかつ他の欠陥の低減と両立することができる。
以下、本発明の実施例について説明する。本発明は以下の実施例のみに限定されるものではない。
「Ｃ／Ｓｉ比による影響」
（実施例１）
ＳｉＣ単結晶基板として、３インチの４Ｈ−ＳｉＣ単結晶基板を用意した。４Ｈ−ＳｉＣ単結晶基板は、（０００１）Ｓｉ面に対して＜１１−２０＞方向に４度のオフセット角を有する。ここで、４度のオフセット角は、±０．５°程度のずれは許容される。
次いで、準備した３インチの４Ｈ−ＳｉＣ単結晶基板をホットウォールプラネタリ型ウェハ自公転型のＣＶＤ装置に設置し、４Ｈ−ＳｉＣ単結晶基板の表面に対して、水素ガスを用いたガスエッチングを行った。エッチングの温度は、エピタキシャル成長の温度と同一の１６３０℃とした。
エッチング後の４Ｈ−ＳｉＣ単結晶基板の表面に、原料ガスとしてシラン、プロパン、キャリアガスとして水素を供給しながら、成長圧力１５ｋＰａ、成長温度１６３０℃の条件のもとで、エピタキシャル層の厚みが１０μｍに至るまで、エピタキシャル成長を行った。このとき、Ｃ／Ｓｉ比は、０．９５とした。
図５は、実施例１のＳｉＣエピタキシャルウェハ上に確認された台形欠陥の光学表面検査装置画像である。光学表面検査装置としては、光学表面検査装置カンデラ（ＫＬＡ Ｔｅｎｃｏｒ社製 Ｃａｎｄｅｌａ６３００）を用いた。図示左側が、オフセット上流である。この画像は、光学表面検査装置カンデラ以外に、コンフォーカル微分干渉光学系表面検査装置ＳＩＣＡ（レーザーテック社製）を用いて確認することもできる（図視略）。
上底及び下底と垂直な垂線と、台形欠陥の斜辺がなす角θは、上底から下底へ向かって広がる角度を正とした際に、θ＝−６２°であった。
角度θは、ＳｉＣエピタキシャルウェハ中央から２８ｍｍの位置に存在する任意の１０点の台形欠陥の平均値として求めた。ウェハ自公転型の為、ほぼ円対象の分布となっていて、２８ｍｍよりも内側の台形欠陥の角度θは−６２°よりも小さい（下底がより短くなる角度）分布となっていた。このとき、ＳｉＣエピタキシャルウェハ内に存在する台形欠陥の９０％以上が反転した台形形状となっていた。
（実施例２）
Ｃ／Ｓｉ比を１．００とした点以外は、実施例１と同様の条件でＳｉＣエピタキシャルウェハを作製した。図６は、実施例２のＳｉＣエピタキシャルウェハ上に確認された台形欠陥の光学表面検査装置画像である。図示左側が、オフセット上流である。上底及び下底と垂直な垂線と、台形欠陥の斜辺がなす角θは、上底から下底へ向かって広がる角度を正とした際に、θ＝０°であった。
（比較例１）
Ｃ／Ｓｉ比を１．０５とした点以外は、実施例１と同様の条件でＳｉＣエピタキシャルウェハを作製した。図７は、比較例１のＳｉＣエピタキシャルウェハ上に確認された台形欠陥の光学表面検査装置画像である。図示左側が、オフセット上流である。上底及び下底と垂直な垂線と、台形欠陥の斜辺がなす角θは、上底から下底へ向かって広がる角度を正とした際に、θ＝７５°であった。
図８に実施例１、２及び比較例１のＣ／Ｓｉ比に対する上底及び下底と垂直な垂線と、台形欠陥の斜辺がなす角θの関係を示す。θ≦０であるということは、ステップフロー下流側の下底の長さが、ステップフロー上流側の上底の長さ以下である。Ｃ／Ｓｉ比が１．０以下であれば、台形欠陥の一部を反転した台形欠陥とすることができる。
「エピタキシャル成長温度による影響」
（参考例１）
成長温度を１６５０℃とした点以外は、比較例１と同様の条件でＳｉＣエピタキシャルウェハを作製した。その結果、上底及び下底と垂直な垂線と、台形欠陥の斜辺がなす角θは、上底から下底へ向かって広がる角度を正とした際に、θ＝８０°であった。
（参考例２）
成長温度を１６１０℃とした点以外は、比較例１と同様の条件でＳｉＣエピタキシャルウェハを作製した。その結果、上底及び下底と垂直な垂線と、台形欠陥の斜辺がなす角θは、上底から下底へ向かって広がる角度を正とした際に、θ＝６６°であった。
図９に比較例１及び参考例１、２のエピタキシャル成長温度に対する上底及び下底と垂直な垂線と、台形欠陥の斜辺がなす角θの関係を示す。図９に示すように、温度が低くなるにつれて、角度θが小さくなっている。すなわち、実施例１及び実施例２のエピタキシャル成長時の温度条件を下げることで、より下底の長さが小さい反転した台形欠陥が得られる。
「エピタキシャル成長速度による影響」
（参考例３）
エピタキシャル層の成長速度を参考例１の１．５倍としたこと以外は、参考例１と同様の条件でＳｉＣエピタキシャルウェハを作製した。上底及び下底と垂直な垂線と、台形欠陥の斜辺がなす角θは、上底から下底へ向かって広がる角度を正とした際に、θ＝８７°であった。
（参考例４）
エピタキシャル層の成長速度を参考例１の２倍としたこと以外は、参考例１と同様の条件でＳｉＣエピタキシャルウェハを作製した。上底及び下底と垂直な垂線と、台形欠陥の斜辺がなす角θは、上底から下底へ向かって広がる角度を正とした際に、θ＝８６°であった。
図１０に参考例１、３及び４のエピタキシャル成長速度に対する上底及び下底と垂直な垂線と、台形欠陥の斜辺がなす角θの関係を示す。図１０に示すように、台形欠陥の形状は、エピタキシャル成長の成長速度に依存していない。
「エッチング温度による影響」
（実施例３）
エッチングの温度を１５５０℃としたこと以外は、実施例１と同様の条件で、ＳｉＣエピタキシャルウェハを作製した。図１１にＣＶＤ装置の実施例３及び後述する実施例４における昇温条件を模式的に示した。図１１に示すように、エッチング温度に至るまで昇温後、所定のエッチング温度（図１１のＥｔ温度）に達した時点から１５分間温度を維持しながらエッチングを行った。その後、５分かけて所定のエピタキシャル成長温度（エピ温度）まで昇温し、１分保持後に、エピタキシャル成長を行った。
（実施例４）
エッチングの温度を１５００℃としたこと以外は、実施例３と同様の条件で、ＳｉＣエピタキシャルウェハを作製した。
図１２は、エッチング温度に対するエピタキシャル層表面の台形欠陥の上底の長さを示したグラフである。台形欠陥の上底の長さは、上述のＳＩＣＡを用いて、任意の１０点を計測し、平均値を値として求めた。実施例１の台形欠陥の上底の長さは３２８μｍであり、実施例３の台形欠陥の上底の長さは１３５μｍであり、実施例４の台形欠陥の上底の長さは９０μｍであった。エッチング温度が低い程台形欠陥の上底の長さを短くできた。
また、別途同様のエッチング温度で基板をエッチングのみ行いエピタキシャル成長を行わないで取り出した基板の表面をＳＩＣＡで同様に測定して比較し、エピタキシャル成長後の表面の台形欠陥の上底の長さが、エッチングのみでエピタキシャル成長を行う前のＳＳＢの長さとほぼ一致することも確認した。
「ＳｉＣエピタキシャルウェハの面内の位置による影響」
比較例１のＳｉＣウェハを用いて、ＳｉＣエピタキシャルウェハの測定位置に伴う台形欠陥の形状を確認した。図１３は、ＳｉＣエピタキシャルウェハの測定位置毎に確認された台形欠陥のＳＩＣＡ像である。図示右側から、ＳｉＣエピタキシャルウェハの中央、ＳｉＣエピタキシャルウェハの中央から２８ｍｍの位置、ＳｉＣエピタキシャルウェハの中央から３１ｍｍの位置を測定した画像である。図１３に示すように、ＳｉＣエピタキシャルウェハの端部に近づきに従い、下底の長さが長くなっている。これは、ＳｉＣエピタキシャルウェハ面内でもわずかなＣ／Ｓｉ比のバラツキが生じているためと考えられる。
１：ＳｉＣ単結晶基板、１１：ショートステップバンチング（ＳＳＢ）、１２：テラス、１３：ステップ、２：ＳｉＣエピタキシャル層、２０：台形欠陥、２１：上底、２２：下底、２５：反転した台形欠陥、２６：上底、２７：下底、１００：ＳｉＣエピタキシャルウェハ

Claims (7)

  1. （０００１）面から＜１１−２０＞方向に４度以下のオフセット角を有するＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハであって、
    前記ＳｉＣエピタキシャルウェハに含まれる台形欠陥が、ステップフロー下流側の下底の長さがステップフロー上流側の上底の長さ以下である反転した台形欠陥を含むことを特徴とするＳｉＣエピタキシャルウェハ。
  2. 前記台形欠陥中の前記反転した台形欠陥の割合が５０％以上である請求項１に記載のＳｉＣエピタキシャルウェハ。
  3. 前記反転した台形欠陥において、前記ステップフロー下流側の下底の長さが０であり、形状が三角形状であるものを有する請求項１又は２のいずれかに記載のＳｉＣエピタキシャルウェハ。
  4. 請求項１〜３のいずれか一項に記載のＳｉＣエピタキシャルウェハの製造方法であって、
    ＳｉＣ単結晶基板上をエッチングするエッチング工程と、エッチング後のＳｉＣ単結晶基板上にエピタキシャル層を成長させるエピタキシャル成長工程とを有し、
    前記エピタキシャル成長工程において、Ｓｉ系原料ガスとＣ系原料ガスの濃度比Ｃ／Ｓｉを０．９５以上１．０以下とするＳｉＣエピタキシャルウェハの製造方法。
  5. 前記エピタキシャル成長工程における温度を１６３０℃以下とする請求項４に記載のＳｉＣエピタキシャルウェハの製造方法。
  6. 前記エッチング工程において、エッチングガスをシラン（ＳｉＨ４）ガスとする請求項４又は５のいずれかに記載のＳｉＣエピタキシャルウェハの製造方法。
  7. 前記エッチング工程における温度を、前記エピタキシャル成長工程の温度より低くする請求項４〜６のいずれか一項に記載のＳｉＣエピタキシャルウェハの製造方法。
JP2017503400A 2015-03-03 2016-02-16 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法 Active JP6723219B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015041315 2015-03-03
JP2015041315 2015-03-03
PCT/JP2016/054417 WO2016140051A1 (ja) 2015-03-03 2016-02-16 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法

Publications (2)

Publication Number Publication Date
JPWO2016140051A1 JPWO2016140051A1 (ja) 2017-12-14
JP6723219B2 true JP6723219B2 (ja) 2020-07-15

Family

ID=56849258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017503400A Active JP6723219B2 (ja) 2015-03-03 2016-02-16 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法

Country Status (6)

Country Link
US (1) US10865500B2 (ja)
EP (1) EP3266907A4 (ja)
JP (1) JP6723219B2 (ja)
KR (1) KR102044616B1 (ja)
CN (1) CN107407007B (ja)
WO (1) WO2016140051A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111799324B (zh) * 2015-05-18 2024-09-13 住友电气工业株式会社 碳化硅外延基板、碳化硅半导体装置及其制造方法
JP6690282B2 (ja) * 2016-02-15 2020-04-28 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6832240B2 (ja) * 2017-05-26 2021-02-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6585799B1 (ja) 2018-10-15 2019-10-02 昭和電工株式会社 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
JP7230551B2 (ja) * 2019-02-07 2023-03-01 住友電気工業株式会社 炭化珪素エピタキシャル層の厚みの測定方法
JP2020170816A (ja) * 2019-04-05 2020-10-15 三菱電機株式会社 炭化珪素エピタキシャルウエハ、炭化珪素エピタキシャルウエハの製造方法、電力変換装置
CN113463191B (zh) * 2021-07-23 2022-11-29 上海天岳半导体材料有限公司 一种表面颗粒物少的晶片及其处理方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581081B2 (ja) 2004-03-25 2010-11-17 独立行政法人産業技術総合研究所 エピタキシャルウエハ作製時に用いる炭化珪素平滑化基板の作製方法、炭化珪素基板表面の平滑化及びＳｉＣエピタキシャル成長に用いる装置
JP2006273631A (ja) * 2005-03-28 2006-10-12 Komatsu Electronic Metals Co Ltd シリコン単結晶の製造方法およびアニールウェーハおよびアニールウェーハの製造方法
JP4987792B2 (ja) * 2008-04-17 2012-07-25 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
WO2010087518A1 (ja) 2009-01-30 2010-08-05 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
JP4959763B2 (ja) * 2009-08-28 2012-06-27 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5152435B2 (ja) 2010-11-17 2013-02-27 新日鐵住金株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP5897834B2 (ja) * 2011-07-19 2016-03-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5961357B2 (ja) * 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6112712B2 (ja) * 2013-03-27 2017-04-12 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウエハの製造方法

Also Published As

Publication number Publication date
EP3266907A1 (en) 2018-01-10
CN107407007B (zh) 2022-04-26
JPWO2016140051A1 (ja) 2017-12-14
CN107407007A (zh) 2017-11-28
WO2016140051A1 (ja) 2016-09-09
KR102044616B1 (ko) 2019-11-13
US10865500B2 (en) 2020-12-15
US20180016706A1 (en) 2018-01-18
KR20170102021A (ko) 2017-09-06
EP3266907A4 (en) 2018-10-24

Similar Documents

Publication Publication Date Title
JP6723219B2 (ja) ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法
JP5273741B2 (ja) エピタキシャルＳｉＣ単結晶基板及びエピタキシャルＳｉＣ単結晶基板の製造方法
JP5865777B2 (ja) 炭化珪素エピタキシャルウェハの製造方法
US8203150B2 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
KR101727544B1 (ko) 탄화 규소 반도체장치의 제조방법
WO2011126145A1 (ja) エピタキシャル炭化珪素単結晶基板の製造方法、及びこの方法によって得られたエピタキシャル炭化珪素単結晶基板
JP5637086B2 (ja) エピタキシャルウエハ及び半導体素子
US10026610B2 (en) Silicon carbide semiconductor device manufacturing method
WO2015114961A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法
JP6239097B2 (ja) ＳｉＣエピタキシャルウエハ
US10774444B2 (en) Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions
WO2016133089A1 (ja) エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
JP4442366B2 (ja) エピタキシャルＳｉＣ膜とその製造方法およびＳｉＣ半導体デバイス
WO2017090285A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
KR102165614B1 (ko) 에피택셜 웨이퍼
JP2015078093A (ja) ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
KR102098297B1 (ko) 에피택셜 웨이퍼
JP2006120897A (ja) 炭化珪素素子及びその製造方法
WO2019003668A1 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP2008071896A (ja) 金属−絶縁膜−炭化珪素半導体構造
JP6796407B2 (ja) ＳｉＣエピタキシャルウェハの製造方法
JP7259906B2 (ja) ヘテロエピタキシャルウェーハの製造方法
JP2017095305A (ja) 半導体基板の製造方法、半導体基板および半導体装置
KR102128495B1 (ko) 에피택셜 웨이퍼
KR20150025648A (ko) 에피택셜 웨이퍼

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200623

R150 Certificate of patent or registration of utility model

Ref document number: 6723219

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350