KR20170102021A - SiC 에피택셜 웨이퍼, SiC 에피택셜 웨이퍼의 제조 방법 - Google Patents

SiC 에피택셜 웨이퍼, SiC 에피택셜 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR20170102021A
KR20170102021A KR1020177023073A KR20177023073A KR20170102021A KR 20170102021 A KR20170102021 A KR 20170102021A KR 1020177023073 A KR1020177023073 A KR 1020177023073A KR 20177023073 A KR20177023073 A KR 20177023073A KR 20170102021 A KR20170102021 A KR 20170102021A
Authority
KR
South Korea
Prior art keywords
sic
epitaxial wafer
sic epitaxial
length
trapezoidal
Prior art date
Application number
KR1020177023073A
Other languages
English (en)
Other versions
KR102044616B1 (ko
Inventor
준 노리마츠
아키라 미야사카
요시아키 가게시마
고지 가메이
다이스케 무토
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20170102021A publication Critical patent/KR20170102021A/ko
Application granted granted Critical
Publication of KR102044616B1 publication Critical patent/KR102044616B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

본 발명의 일 형태에 관한 SiC 에피택셜 웨이퍼는, (0001)면으로부터 <11-20> 방향으로 4도 이하의 오프셋 각을 갖는 SiC 단결정 기판 위에 SiC 에피택셜층이 형성된 SiC 에피택셜 웨이퍼이며, 상기 SiC 에피택셜 웨이퍼에 포함되는 사다리꼴 결함이, 스텝 플로우 하류측의 아랫변의 길이가 스텝 플로우 상류측의 윗변의 길이 이하인 반전된 사다리꼴 결함을 포함한다.

Description

SiC 에피택셜 웨이퍼, SiC 에피택셜 웨이퍼의 제조 방법
본 발명은 SiC 에피택셜 웨이퍼, SiC 에피택셜 웨이퍼의 제조 방법에 관한 것이다. 본원은, 2015년 03월 03일에, 일본에 출원된 일본 특허 출원 제2015-041315호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
탄화 규소(SiC)는 실리콘(Si)에 비하여, 밴드 갭이 약 3배, 절연 파괴 전계 강도가 약 10배, 열전도도가 약 3배라는 우수한 물성을 갖고 있다. 그로 인해, SiC는, 파워 디바이스, 고주파 디바이스, 고온 동작 디바이스 등에 대한 응용이 기대되고 있다.
SiC 에피택셜 웨이퍼를 사용한 반도체 디바이스로서, MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)가 알려져 있다. MOSFET는, SiC 에피택셜층 위에 열산화 등을 사용하여 게이트 산화막을 형성하고, 그 게이트 산화막 위에 게이트 전극을 형성함으로써 얻어진다. 형성되는 게이트 산화막이 국소적인 두께의 변동을 가지면, 두께가 얇은 부분을 기점으로 전류 누설이 발생한다. 전류 누설은, 게이트 산화막이 부분적으로 파괴됨으로써 발생하고, MOSFET의 중요한 열화 모드라고 말해진다. 게이트 산화막의 국소적인 두께 변동은, SiC 에피택셜 웨이퍼 위에 존재하는 결함에 의해 발생한다. 표면의 요철인 스텝 번칭은, 게이트 산화막의 국소적인 두께 변동을 만들어 내는 원인 중 하나이다.
고품질의 SiC 에피택셜 웨이퍼 및 고품질의 에피택셜 성장 기술의 확립이, SiC 에피택셜 웨이퍼를 사용한 반도체 디바이스 실용화의 촉진에 요구되고 있다.
그러나, SiC 단결정의 제조는, 2000℃ 이상의 고온 성장을 필요로 하여, 결정 결함이 발생하기 쉽다. 결정 결함이 없는 완전 결정을 실현하는 것은, 현단계에서는 불가능하다. SiC의 벌크 결정으로부터 잘라내진 SiC 단결정 기판은, 에피택셜 성장을 행하기 전의 단계부터 전위를 비롯한 결함을 갖는다. 그로 인해, SiC 단결정 기판 위에 SiC층을 에피택셜 성장시킴으로써 얻어지는 SiC 에피택셜 웨이퍼도, 어느 정도의 결함을 갖는 것은 피할 수 없다.
SiC 에피택셜 웨이퍼에는, 다양한 결함이 존재한다. 이들 결함은, 전부가 반도체 디바이스에 악영향을 미치는 것은 아니다. 결함의 종류에 따라서는, 반도체 디바이스에 대한 영향이 없거나 또는 영향이 작은 것도 존재한다. 다양한 결함 중, 반도체 디바이스에 대한 영향이 큰 결함을 특정하여, 그 결함의 발생을 억제할 것이 요구되고 있다.
반도체 디바이스에 대한 영향이 큰 결함 중 하나로서는, 사다리꼴 결함이 알려져 있다(예를 들어, 비특허문헌 1 내지 3). 사다리꼴 결함은, 에피택셜 성장 전에 에칭 공정을 행함으로써 SiC 단결정 기판 위에 발생하는 쇼트 스텝 번칭(이하, 「SSB」라고 함)이 기점이 되어, 에피택셜층의 성장 중에 형성되는 결함이다.
사다리꼴 결함은, 에피택셜층 표면에 있어서, SSB 바로 위에 형성되는 라인 형상의 결함과, SSB가 원인이 되어 스텝 플로우 하류측에 형성되는 라인 형상의 결함을 갖는다. 각각의 결함이, 사다리꼴의 윗변, 아랫변이 되어, 전체적으로 사다리꼴 형상의 결함이 된다. 에피택셜 표면에서 보아 시인되는 외관이 사다리꼴 형상이기 때문에, 일반적으로 사다리꼴 결함이라 말해지고 있다.
스텝 번칭은, 기판 표면에 스텝이 계단 형상으로 존재할 때, 결정 성장 중에 이들 스텝 열이 합체되어 다발이 된 거대한 스텝이다. 스텝 번칭은 결정 성장 중에 형성된다. 이밖에, 스텝 번칭은 성장을 수반하지 않는 열처리에 의한 표면 원자의 이동으로도 형성된다. 결정면이 결정 성장면에 대하여 미경사된 기판을 사용하는 경우, 일반적인 스텝 번칭은, 미경사 방향에 대략 수직인 방향으로 연신된 거시적인 길이를 갖고, 일정한 면적을 갖는 표면 거칠기로서 관찰된다. 이에 반해, 본 명세서에서 말하는 쇼트 스텝 번칭(SSB)은 그러한 일반적으로 보여지는 거시적인 길이의 것과는 구별된다. SSB는, 전위 등의 미소 결함을 기점으로 하여 발생하고, 표면에 있어서 원자 스텝(통상 2 내지 10 원자층 정도)이 모여 합체된 것이며, 고립되어 존재한다. 이 표면의 단차 자체를 가리켜 SSB라고 하는 경우도 있다. SSB는, 전형적으로는 수십㎛부터 1㎜ 이하 정도의 짧게 한정된 길이를 가지고, 개개의 원인 결함에 부수되어 발생한다.
일반적으로, SiC 단결정 기판을 열처리한 상태에서 발생한 원자 스텝의 집합체를 쇼트 스텝 번칭(SSB)이라 부르는 경우가 많다. 그 때문에 본 명세서에서도 그 의미로 사용하고, 에피택셜 성장 후의 표면에 발생하는 스텝 번칭은, 에피택셜층 표면의 쇼트 스텝 번칭(에피택셜층 표면의 SSB)이라고 부르며 구별한다.
사다리꼴 결함을 억제하기 위해, 다양한 검토가 진행되고 있다. 예를 들어, 비특허문헌 1에는, 사다리꼴 결함을 가지는 에피택셜 웨이퍼 표면에 산화막을 형성했을 때, 사다리꼴 결함의 아랫변의 위에 형성된 산화막의 두께가 불균일해지는 것이 기재되어 있다. 에피택셜층 표면에 있어서의 사다리꼴 결함의 윗변측의 결함(스텝 플로우 상류측의 결함, SSB 바로 위의 결함)은, 초기의 SSB의 길이와 거의 동등한 길이를 갖고, 초기의 SSB의 단차와 비교하여 그다지 큰 단차로 되지는 않는다. 여기서, 「초기의 SSB」란, SiC 단결정 기판 위에 에피택셜층을 성장시키기 시작한 직후에 발생한 SSB를 의미한다. 이에 반해, 에피택셜층 표면에 있어서의 아랫변(스텝 플로우 하류측)측의 결함은, 초기의 SSB의 단차와 비교하여 큰 단차가 된다. 그 때문에, 윗변 위에 형성된 산화막의 두께는 균일한 것에 반해, 아랫변 위에 형성된 산화막의 두께는 변동된다. 그 때문에 아랫변 위에 형성된 산화막에는 국소적으로 얇은 부분이 존재하고, 그 부분에서 누설이 발생하기 쉬워진다. 즉, 반도체 디바이스에 대한 영향이 큰 것은, 에피택셜층 표면에 있어서의 아랫변측의 결함이라는 것이 기재되어 있다.
또한 예를 들어, 비특허문헌 2에서는, 기저면 전위, 관통 칼날 형상 전위, 관통 나선 전위, 가공 스크래치에 기인하는 전이 루프 등이 기인이 되어 사다리꼴 결함이 발생한다는 것이 기재되어 있다. 이들 전위 등의 전부로부터 사다리꼴 결함이 발생하는 것은 아니고, 조건에 따라 확률로 사다리꼴 결함이 발생한다는 것도 기재되어 있다.
또한, 비특허문헌 3에서는, 에피택셜 성장 전의 수소 에칭 조건을 바꿈으로써, SiC 단결정 기판 위의 SSB의 길이가 바뀐다는 것이 기재되어 있다.
사다리꼴 결함을 억제한다는 목적은 아니지만, 에피택셜 성장 전에 에칭을 행함으로써, 에피택셜층의 표면 조도를 저감시키는 방법도 알려져 있다. 예를 들어, 특허문헌 1에서는, Si 비말의 발생을 억제하기 위해서, 에칭 가스로서 수소 가스에 더하여 규소와 염소를 포함하는 가스를 사용하고 있다. 특허문헌 2에서는, 에칭 가스에 염화수소 가스를 첨가하는 것이 기재되어 있다.
국제 공개 제2012/067112호 국제 공개 제2010/087518호
J.Sameshima et.al Materials Science Forum Vols.740-742(2013) pp.745. T.Yamashita et.al Materials Science Forum Vols.778-780(2014) pp.374. 다무라 외 SiC 및 관련 반도체 연구 제22회 강연회 예고집(p.140)
상술한 바와 같이, 사다리꼴 결함 자체의 분석은 진행되고 있지만, 사다리꼴 결함에 의한 반도체 디바이스에 대한 영향을 억제하려고 하는 시도는 충분히 진행되고 있지 않다.
예를 들어, 비특허문헌 1 및 2에서는, 사다리꼴 결함의 발생 메커니즘을 분석하고 있을 뿐이며, 이 사다리꼴 결함에 의한 반도체 디바이스에 대한 영향을 억제하기 위한 수단에 대해서는 기재되어 있지 않다.
비특허문헌 3에는, SiC 단결정 기판에 국소적으로 발생하는 SSB의 길이를 제어할 수 있다는 것이 기재되어 있다. 이것은, 사다리꼴 결함의 윗변의 길이를 제어하는 것으로 이어진다. 그러나, 반도체 디바이스에 큰 영향을 미치는 것은, 사다리꼴 결함의 아랫변의 단차이다. 윗변을 제어할 수 있더라도, 아랫변을 제어할 수 없으면, 반도체 디바이스에 대한 영향을 충분히 억제할 수는 없다.
특허문헌 1 및 2에서는, 매크로한 에피택셜층의 표면 조도에 대해서는 언급하고 있지만, 보다 마이크로한(국소적인) 에피택셜층 표면의 SSB에 대해서는 주목되고 있지 않다. 특히 에피택셜 성장 직후에 국소적으로 발생하는 SSB가 기인이 되어 발생하는 사다리꼴 결함의 개선에 대해서는 기재도 시사도 없다.
본 발명은 상기 문제를 감안하여 이루어진 것이며, MOSFET 디바이스 등에 악영향을 미치는 사다리꼴 결함의 형상을 제어하여, MOSFET 디바이스 등에도 이용 가능한 고품질의 SiC 에피택셜 웨이퍼를 얻는 것을 목적으로 한다.
본 발명자들은, 예의 검토한 결과, 소정의 조건에서 SiC 에피택셜막을 성장시킴으로써, 사다리꼴 결함의 형상을 제어할 수 있음을 알아내어, 본 발명을 완성 시켰다. 즉, 본 발명은 상기 과제를 해결하기 위해, 이하의 수단을 제공한다.
(1) 본 발명의 일 형태에 관한 SiC 에피택셜 웨이퍼는, (0001)면으로부터 <11-20> 방향으로 4도 이하의 오프셋 각을 갖는 SiC 단결정 기판 위에 SiC 에피택셜층이 형성된 SiC 에피택셜 웨이퍼이며, 상기 SiC 에피택셜 웨이퍼에 포함되는 사다리꼴 결함이, 스텝 플로우 하류측의 아랫변의 길이가 스텝 플로우 상류측의 윗변의 길이 이하인 반전된 사다리꼴 결함을 포함한다.
(2) 상기 (1)에 기재된 SiC 에피택셜 웨이퍼에 있어서, 상기 사다리꼴 결함 중의 상기 반전된 사다리꼴 결함의 비율이, 50％ 이상이어도 된다.
(3) 상기 (1) 또는 (2) 중 어느 하나에 기재된 SiC 에피택셜 웨이퍼에 있어서의 상기 반전된 사다리꼴 결함에 있어서, 상기 스텝 플로우 하류측의 아랫변의 길이가 0이어서, 형상이 삼각 형상이 되는 것이 있어도 된다.
(4) 본 발명의 일 형태에 관한 SiC 에피택셜 웨이퍼의 제조 방법은, 상기 (1) 내지 (3) 중 어느 하나에 기재된 SiC 에피택셜 웨이퍼의 제조 방법이며, SiC 단결정 기판 위을 에칭하는 에칭 공정과, 에칭 후의 SiC 단결정 기판 위에 에피택셜층을 성장시키는 에피택셜 성장 공정을 갖고, 상기 에피택셜 성장 공정에 있어서, Si계 원료 가스와 C계 원료 가스의 농도비 C/Si를 1.0 이하로 한다.
(5) 상기 (4)에 기재된 SiC 에피택셜 웨이퍼의 제조 방법에 있어서, 상기 에피택셜 성장 공정에 있어서의 온도를 1630℃ 이하로 해도 된다.
(6) 상기 (4) 또는 (5) 중 어느 하나에 기재된 SiC 에피택셜 웨이퍼의 제조 방법에 있어서의 상기 에칭 공정에 있어서, 에칭 가스를 실란(SiH4) 가스로 해도 된다.
(7) 상기 (4) 내지 (6) 중 어느 하나에 기재된 SiC 에피택셜 웨이퍼의 제조 방법에 있어서, 상기 에칭 공정에 있어서의 온도를 상기 에피택셜 성장 공정의 온도보다 낮게 해도 된다.
본 발명의 일 형태에 관한 SiC 에피택셜 웨이퍼는, (0001)면으로부터 <11-20> 방향으로 4도 이하의 오프셋 각을 갖는 SiC 단결정 기판 위에 SiC 에피택셜층이 형성된 SiC 에피택셜 웨이퍼이며, 상기 SiC 에피택셜 웨이퍼에 포함되는 사다리꼴 결함이, 스텝 플로우 하류측의 아랫변의 길이가 스텝 플로우 상류측의 윗변의 길이 이하인 반전된 사다리꼴 결함을 포함한다. 사다리꼴 결함 중의 반전된 사다리꼴 결함의 비율은, 50％ 이상인 것이 바람직하다.
본 발명의 일 형태에 관한 SiC 에피택셜 웨이퍼는, 종래의 SiC 에피택셜 웨이퍼와 비교하여, 사다리꼴 결함의 형상이 제어되어 있다. 즉, 이 SiC 에피택셜 웨이퍼를 사용함으로써 사다리꼴 결함에 수반되는 반도체 디바이스에 대한 영향을 억제할 수 있다.
반전된 사다리꼴 결함에 있어서, 스텝 플로우 하류측의 아랫변의 길이가 0이어서, 형상이 삼각 형상이 되는 것이 있어도 된다. 상술한 바와 같이, 사다리꼴 결함의 아랫변의 단차는, 반도체 디바이스에 큰 영향을 미친다. 이 구성에 의하면, 아랫변이 존재하지 않게 되므로, 보다 사다리꼴 결함에 수반되는 반도체 디바이스에 대한 영향을 억제할 수 있다.
본 발명의 일 형태에 관한 SiC 에피택셜 웨이퍼의 제조 방법은, 상술한 SiC 에피택셜 웨이퍼의 제조 방법이며, SiC 단결정 기판 위를 에칭하는 에칭 공정과, 에칭 후의 SiC 단결정 기판 위에 에피택셜층을 성장시키는 에피택셜 성장 공정을 갖고, 에피택셜층을 성장시키는 공정에 있어서, SiH4 가스와 C3H8 가스의 농도비 C/Si를 1.0 이하로 한다. 에피택셜 성장 공정에 있어서의 온도는, 1630℃ 이하로 해도 된다.
이 구성에 의하면, 사다리꼴 결함의 아랫변측의 길이가, 윗변측의 길이보다 짧아지도록 사다리꼴 결함의 형상을 제어할 수 있다. 즉, 사다리꼴 결함에 수반되는 반도체 디바이스에 대한 영향을 억제할 수 있다.
에칭 공정에 있어서, 에칭 가스를 실란(SiH4) 가스로 해도 된다. 또한, 에칭 공정에 있어서의 온도를, 에피택셜 성장 공정의 온도보다 낮게 해도 된다.
이 구성에 의하면, 사다리꼴 결함의 윗변의 길이를 결정하는 SSB의 길이를 짧게 할 수 있다. 그로 인해, 상대적으로 사다리꼴 결함의 형상을 작게 할 수 있고, 사다리꼴 결함에 수반되는 반도체 디바이스에 대한 영향을 보다 억제할 수 있다.
도 1은 종래의 SiC 에피택셜 웨이퍼 위에 확인된 사다리꼴 결함의 광학 표면 검사 장치 화상이다.
도 2는 종래의 SiC 에피택셜 웨이퍼에 확인된 사다리꼴 결함의 단면 모식도이다.
도 3은 SiC 단결정 기판의 표면이 에칭되는 모습을 모식적으로 도시한 단면 모식도이다.
도 4는 본 발명의 SiC 에피택셜 웨이퍼 위에 확인된 반전된 사다리꼴 결함의 광학 표면 검사 장치 화상이다.
도 5는 실시예 1의 SiC 에피택셜 웨이퍼 위에 확인된 사다리꼴 결함의 광학 표면 검사 장치 화상이다.
도 6은 실시예 2의 SiC 에피택셜 웨이퍼 위에 확인된 사다리꼴 결함의 광학 표면 검사 장치 화상이다.
도 7은 비교예 1의 SiC 에피택셜 웨이퍼 위에 확인된 사다리꼴 결함의 광학 표면 검사 장치 화상이다.
도 8은 실시예 1, 2 및 비교예 1의 C/Si 비와, 윗변 및 아랫변과 수직인 수선과 사다리꼴 결함의 빗변이 이루는 각 θ의 관계를 나타낸다.
도 9는 비교예 1 및 참고예 1, 2의 에피택셜 성장 온도와, 윗변 및 아랫변과 수직인 수선과 사다리꼴 결함의 빗변이 이루는 각 θ의 관계를 나타낸다.
도 10은 참고예 1, 3 및 4의 에피택셜 성장 속도와, 윗변 및 아랫변과 수직인 수선과 사다리꼴 결함의 빗변이 이루는 각 θ의 관계를 나타낸다.
도 11은 CVD 장치의 실시예 3 및 실시예 4에 있어서의 승온 조건을 모식적으로 도시한다.
도 12는 에칭 온도에 대한 에피택셜층 표면의 사다리꼴 결함의 윗변의 길이를 나타낸 그래프이다.
도 13은 SiC 에피택셜 웨이퍼의 측정 위치마다 확인된 사다리꼴 결함의 SICA상이다.
이하, 본 발명을 적용한 SiC 에피택셜 웨이퍼 및 SiC 에피택셜 웨이퍼의 제조 방법에 대해서, 도면을 적절히 참조하면서 상세하게 설명한다. 이하의 설명에서 사용하는 도면은, 본 발명의 특징을 이해하기 쉽게 하기 위해 편의상 특징이 되는 부분을 확대하여 나타내고 있는 경우가 있고, 각 구성 요소의 치수 비율 등은 실제와는 상이한 경우가 있다. 이하의 설명에 있어서 예시되는 재질, 치수 등은 일례이며, 본 발명은 그것들에 한정되는 것은 아니고, 그 요지를 변경하지 않는 범위에서 적절히 변경하여 실시하는 것이 가능하다.
「사다리꼴 결함」
본 발명의 구성을 설명하기 전에, 사다리꼴 결함에 대하여 설명한다. 도 1은 종래의 SiC 에피택셜 웨이퍼 위에 확인된 사다리꼴 결함의 광학 표면 검사 장치 화상이다. 도 1에서는, 사다리꼴 결함을 구별하기 쉽도록 하나의 사다리꼴 결함의 주위를 점선으로 둘러싸고 있다.
도 1에 도시하는 바와 같이, 종래의 SiC 에피택셜 웨이퍼에 있어서의 사다리꼴 결함(20)은 오프셋 방향의 스텝 플로우 상류측(도시 -X 방향)에 오프셋 방향과 수직, 즉 스텝 플로우 성장 방향과 수직인 방향으로 연신되어 형성된 윗변(21)과, 오프셋 방향의 스텝 플로우 하류측(도시 +X 방향)에 오프셋 방향 수직인 방향으로 연신하여 형성된 아랫변(22)을 갖는다. 이때, 사다리꼴 결함(20)의 형상은 등각 사다리꼴이며, 아랫변(22)의 길이는, 윗변(21)의 길이보다 길다. 그로 인해, 윗변(21) 및 아랫변(22)과 수직인 수선과, 사다리꼴 결함(20)의 빗변이 이루는 각 θ는, 윗변(21)으로부터 아랫변(22)을 향해 넓어지는 각도를 정(正)이라 하면, 항상 θ>0이 성립한다.
본 명세서에 있어서, 기판의 오프셋 각도를 부여한 방향으로 스텝 플로우가 성장한다는 점에서, 기판의 오프셋 각도를 부여한 방향을 오프셋 방향, 혹은 스텝 플로우 성장 방향이라 하는 경우가 있지만, 이것들은 동일한 방향을 의미하고 있다. 스텝 플로우가 성장하는 방향을 하류라고 하고 그 방향을 오프셋 하류, 반대 방향을 오프셋 상류라고 하는 경우가 있다.
도 2는 종래의 SiC 에피택셜 웨이퍼 위에 확인된 사다리꼴 결함의 단면 모식도이다. SiC 에피택셜 웨이퍼(100)는 SiC 단결정 기판(1)과 SiC 에피택셜층(2)을 갖는다. SiC 에피택셜층(2)은 SiC 단결정 기판(1)으로부터 (11-20) 방향으로, 스텝 플로우 성장을 행한다. 그로 인해, SiC 단결정 기판(1) 위에 SSB(11)가 있으면, 성장 과정에서 이 단차가 확대되면서 전파된다. 이 전파된 단차는, SiC 에피택셜 웨이퍼(100)의 표면에 있어서는, 사다리꼴 결함(20)의 아랫변(22)으로서 확인된다. 즉, 사다리꼴 결함(20)의 아랫변(22)은 SSB(11)가 스텝 플로우 성장 방향의 평면에서 보아 긴 방향으로도, 단면에서 보아 높이 방향으로도 확대되면서 전파된 단차이며, 에피택셜층 표면의 SSB가 된다.
이에 비해, 에피택셜층(2)의 표면이며 또한 SSB(11)로부터 (0001) 방향으로 진행된 위치에도 단차가 나타난다. 이 단차는, SiC 에피택셜 웨이퍼(100)의 표면에 형성되는 사다리꼴 결함(20)의 윗변(21)에 대응한다. 윗변(21)의 단차는, SSB(11)의 단차로부터 크게 확대되는 경우가 없기 때문에, 단차로서는 아랫변(22)의 단차보다 비교적 작다. 즉, SSB(11)를 기점으로 하여, 그 거의 바로 위와, 오프셋 하류측에 결함이 2개의 변으로서 형성되고, 이 2변을 연결한 것이 사다리꼴 결함(20)이 된다.
「쇼트 스텝 번칭(SSB)」
이어서, 사다리꼴 결함(20)의 기점이 되는 SSB(11)에 대하여 설명한다. 스텝 번칭이 형성되는 이유는 여러가지로 생각할 수 있지만, 그 중, 전위 등의 결함에 기인해 에칭에 의해 발생하는 SSB에 대하여 도 3을 사용해서 설명한다.
도 3은 SiC 단결정 기판(1)의 표면을 확대한 단면 모식도이다. SiC 단결정 기판(1)의 표면은, 오프셋 각을 갖고, (0001)면으로부터 조금 기울어 있다. 그로 인해, 원자 레벨의 테라스(12)와, 스텝(13)이 조합되어, SiC 단결정 기판(1)의 표면이 구성된다. 이 SiC 단결정 기판(1)에 기상 에칭을 가하면, 스텝(13)의 단부로부터 차례로 에칭이 진행되고, 이상적으로는 표면 형상에 영향은 발생하지 않는다. 그러나, 예를 들어 기저면 전위, 관통 칼날 형상 전위, 관통 나선 전위, 가공 스크래치에 기인하는 전이 루프 등이 표면에 있으면, 그 결함의 기판 표면에 노출되어 있는 부분에서 에칭의 속도가 빨라진다. 그 결과, 그 부분을 중심으로 오프셋 방향과는 수직인 방향으로 에칭이 진행된다. 에칭을 종료한 후에는, 테라스(12)에 대하여, 스텝(13)의 단차가 그 다른 부분과 비교하여 커지는 부분이 생긴다. 이 큰 단차가, SSB(11)의 일 형태이다. 그로 인해, SSB(11)는, 오프셋 방향에 수직인 (1-100) 방향으로, 기점이 되는 결함을 중심으로 하여 라인 형상으로 형성된다. 이로 인해, SSB(11)에 수반되어 형성되는 사다리꼴 결함(20)의 윗변(21) 및 아랫변(22)도, 오프셋 방향에 수직인 (1-100) 방향으로 형성된다.
상술한 사다리꼴 결함(20) 및 SSB(11)가 형성되는 이유를 근거로 한 다음, 본 발명의 SiC 에피택셜 웨이퍼에 대하여 설명한다.
(SiC 에피택셜 웨이퍼)
본 발명의 일 형태에 관한 SiC 에피택셜 웨이퍼는, (0001)면으로부터 <11-20> 방향으로 4도 이하의 오프셋 각을 갖는 SiC 단결정 기판 위에 SiC 에피택셜층이 형성된 SiC 에피택셜 웨이퍼이다. SiC 에피택셜 웨이퍼에는 사다리꼴 결함이 포함된다. 사다리꼴 결함 중에는, 스텝 플로우 하류측의 아랫변의 길이가, 스텝 플로우 상류측의 윗변의 길이 이하인 반전된 사다리꼴 결함이 포함된다.
SiC 단결정 기판은 많은 폴리 타입을 갖지만, 실용적인 SiC 디바이스를 제작하기 위해 주로 사용되고 있는 것은 4H-SiC이다. SiC 디바이스는, SiC 에피택셜 웨이퍼 위에 제작된다. SiC 에피택셜 웨이퍼는, 승화법 등으로 제작한 벌크 결정으로부터 가공한 SiC 단결정 웨이퍼 위에, SiC 디바이스의 활성 영역이 되는 SiC 에피택셜층을 화학적 기상 성장법(CVD)에 의해 형성함으로써 얻어진다. 에피택셜층을 형성 중에는 SiC 단결정 기판에 사용하고 있는 폴리 타입과 상이한 폴리 타입이 혼입되기 쉽다. 예를 들어, SiC 단결정 기판에 4H-SiC를 사용했을 경우에는, 에피택셜층에 3C-SiC나 8H-SiC가 혼입된다. 에피택셜 성장 시에는, 이것들의 혼입을 억제하기 위해, SiC 단결정 기판을 미경사(오프셋 각만큼 경사)시킨 스텝 플로우 성장(원자 스텝으로부터의 가로 방향 성장)을 행하는 것이 일반적이다.
도 4는 본 발명의 일 형태에 관한 SiC 에피택셜 웨이퍼 위에 확인된 반전된 사다리꼴 결함(25)의 광학 표면 검사 장치 화상이다. 도 4에 있어서 -X 방향이 오프셋 상류이며, +X 방향이 오프셋 하류이다. 도 4에 도시하는 바와 같이, 본 발명의 일 형태에 관한 SiC 에피택셜 웨이퍼는, 아랫변(27)의 길이가 윗변(26)의 길이 이하인 반전된 사다리꼴 결함(25)을 갖는다. 도 1에 도시하는 종래의 사다리꼴 결함(20)에서는, 윗변(21)의 길이는 아랫변(22)의 길이보다 짧다. 반전된 사다리꼴 결함(25)은 윗변과 아랫변의 길이의 관계가 종래의 사다리꼴 결함(20)과 상이하다. 그로 인해, 도 4에 있어서의 반전된 사다리꼴 결함(25)에서는, 윗변(26) 및 아랫변(27)과 수직인 수선과 사다리꼴 결함(25)의 빗변이 이루는 각 θ는, 도 1에 있어서의 윗변(21)으로부터 아랫변(22)을 향해 넓어지는 각도를 정이라 했을 경우에, 항상 θ<0이 된다.
상술한 바와 같이, 반도체 디바이스에 큰 영향을 미치는 것은, 사다리꼴 결함의 아랫변(22, 27)의 단차이다. 반전된 사다리꼴 결함(25)은 종래의 사다리꼴 결함(20)과 비교하여 아랫변(27)의 길이가 짧다. 즉, 반전된 사다리꼴 결함(25)은 종래의 사다리꼴 결함(20)과 비교하여 반도체 디바이스에 대한 영향이 적은 결함이라고 할 수 있다. 즉, 본 발명의 일 형태에 관한 SiC 에피택셜 웨이퍼는, 사다리꼴 결함의 일부가 반전된 사다리꼴 결함(25)이며, 반도체 디바이스에 대한 악영향을 억제할 수 있다. 구체적으로는, 본 발명의 일 형태에 관한 SiC 에피택셜 웨이퍼를 사용함으로써, MOS 캐패시터의 내압 이상이나, 누설 전류의 발생 등을 억제할 수 있다.
SiC 에피택셜 웨이퍼에 존재하는 사다리꼴 결함 중의 반전된 사다리꼴 결함(25)의 비율은, 50％ 이상인 것이 바람직하고, 75％ 이상인 것이 보다 바람직하다. 반전된 사다리꼴 결함의 비율이 커지면 커질수록, 반도체 디바이스에 대한 영향을 억제할 수 있다. 사다리꼴 결함의 형상은, SiC 에피택셜 웨이퍼 면 내에서 모두 동일한 형상이 아니라, SiC 에피택셜 웨이퍼의 중앙에 가까울수록, 아랫변의 길이가 짧아지는 것이 확인되고 있다. 즉, 동일 조건에서 SiC 에피택셜 웨이퍼를 형성한 경우에도, 중앙 부분은 반전된 사다리꼴 결함(25)이며, SiC 에피택셜 웨이퍼의 단부에 근접함에 따라, 통상의 사다리꼴 결함(20)이 되는 경우도 있다. 그로 인해, SiC 에피택셜 웨이퍼에 존재하는 사다리꼴 결함 중의 반전된 사다리꼴 결함(25)의 비율이 소정의 비율인 것은, SiC 에피택셜 웨이퍼의 중앙으로부터 소정의 비율의 부분은, 반도체 디바이스에 적합하게 사용할 수 있음을 의미한다.
사다리꼴 결함 중의 반전된 사다리꼴 결함(25)의 비율이, 50％ 이상이면, 높은 수율로 SiC 에피택셜 웨이퍼로부터 반도체 디바이스를 제작할 수 있다.
반전된 사다리꼴 결함(25)에 있어서, 아랫변(27)의 길이는 0인 것이 바람직하다. 즉, 반전된 사다리꼴 결함(25)이 삼각 형상을 갖고 있는 것이 바람직하다. 아랫변(27)이 존재하지 않게 되면, 보다 사다리꼴 결함에 수반되는 반도체 디바이스에 대한 영향을 억제할 수 있다.
반전된 사다리꼴 결함(25)에 있어서의 아랫변(27)의 길이를 0으로 하기 위한 구체적인 구성에 대하여 설명한다. 사다리꼴 결함의 윗변(26)과 아랫변(27) 사이의 거리를 d라 하고, 윗변(26)의 길이를 D라 한다. 이때, 아랫변(27)의 길이는, D+2dtanθ(θ<0)로 표기된다. 즉, D+2dtanθ<0이 되는 경우에 있어서, 반전된 사다리꼴 결함(25)의 아랫변(27)의 길이가 0이 되어, 형상이 삼각 형상이 된다. 오프셋 각이 일정한 경우, 반전된 사다리꼴 결함(25)이 삼각 형상이 되는 경우의 조건은, 에피택셜층(2)의 두께 h로 결정된다. 오프셋 각을 φ라 하면, tanφ=h/d가 성립된다. 그로 인해, D+2htanθ/tanφ<0을 충족하도록, 에피택셜층(2)의 두께 h를 설정함으로써, 반전된 사다리꼴 결함(25)의 형상을 삼각 형상으로 할 수 있다.
SiC 단결정 기판에 있어서의 SSB(11)의 길이는, 300㎛ 이하인 것이 바람직하다. SiC 단결정 기판에 있어서의 SSB(11)의 길이는, 스텝 플로우 상류측의 윗변의 길이와 대응한다. 그 의미에서는, 스텝 플로우 상류측의 윗변의 길이가, 300㎛ 이하인 것이 바람직하다. SSB(11)의 길이가 300㎛ 이하이면, 에피택셜층(2)의 두께가 얇아도, 아랫변(27)의 길이를 충분히 짧게 할 수 있다. 즉, 필요 이상으로 에피택셜층(2)의 두께를 두껍게 할 필요가 없어져, 효율적으로 반도체 디바이스에 사용할 수 있는 고품질의 SiC 에피택셜 웨이퍼를 얻을 수 있다.
한편, SSB(11)의 길이가 일정 이상의 길이여도, 소정의 조건에서 에피택셜층을 형성함으로써, 아랫변(27)의 길이를 자유롭게 제어할 수 있다. SiC 단결정 기판에 있어서의 SSB(11)의 길이는, 스텝 플로우 상류측의 윗변의 길이와 대응하므로, 스텝 플로우 상류측의 윗변이 일정 이상의 길이이더라도, 소정의 조건에서 에피택셜층을 형성함으로써, 아랫변의 길이를 자유롭게 제어할 수 있다고도 할 수 있다. 예를 들어, SSB(11)의 길이가 300㎛ 이상이더라도, 에피택셜층 표면에 있어서 아랫변(27) 길이를 윗변(26)의 길이 이하로 함으로써, 디바이스에 끼치는 영향을 작게 할 수 있다. 즉, SSB(11)의 길이가 300㎛ 이상이더라도, 디바이스 불량의 발생을 억제할 수 있다. 이에 반해, 종래의 SiC 에피택셜 웨이퍼는, 사다리꼴 결함의 윗변보다 아랫변의 길이가 길다. 그로 인해, SSB(11)의 길이가 300㎛ 이상인 경우, 사다리꼴 결함의 아랫변의 길이가 300㎛ 이상이 되고, 디바이스에 큰 영향을 준다. 즉, SSB(11)의 길이가 300㎛ 이상임에도 불구하고, 환언하면 스텝 플로우 상류의 윗변의 길이가 300㎛ 이상임에도 불구하고, 디바이스에 적합하게 사용할 수 있는 SiC 에피택셜 웨이퍼는, 본 발명에서 비로소 실현 가능하게 된 것이다.
SSB(11)의 길이는, 기상 에칭의 영향을 받아서 변화한다. 한편, 기상 에칭의 조건은, 사다리꼴 결함 이외의 결함에도 영향을 주기 때문에, 사다리꼴 결함 이외의 요인도 고려하여 결정된다. 종래에는, 윗변의 길이(SSB의 길이)가 일정 이하가 되는 조건 중에서, 기상 에칭의 조건을 선택할 필요가 있었던 것에 반해, 본 발명의 일 형태에 관한 SiC 에피택셜 웨이퍼의 제조 방법에서는, 기상 에칭 조건으로서 SSB(11)가 일정 이상의 길이가 되는 조건을 채용할 수 있다. 즉, 사다리꼴 결함의 억제와, 그 밖의 결함 발생 억제를 양립할 수 있다.
상술한 바와 같이 본 발명의 일 형태에 관한 SiC 에피택셜 웨이퍼는, MOSFET 등의 반도체 디바이스를 제작하는 경우에 적합하게 사용된다. 본 발명의 일 형태에 관한 SiC 에피택셜 웨이퍼는, 큰 단차를 갖는 아랫변(27)이 작기 때문에, 그 위에 적층되는 산화막에 국소적으로 얇은 부분이 적다. 그로 인해, 균일한 두께의 산화막을 형성할 수 있다. 즉, MOS 캐패시터의 내압 이상이나 누설 전류의 발생 등의 문제를 억제한 MOSFET 디바이스를 실현할 수 있다.
(SiC 에피택셜 웨이퍼의 제조 방법)
본 발명의 일 형태에 관한 SiC 에피택셜 웨이퍼의 제조 방법에 대하여 설명한다.
본 발명의 일 형태에 관한 SiC 에피택셜 웨이퍼는, 상술한 바와 같이 SiC 에피택셜 웨이퍼의 제조 방법이며, SiC 단결정 기판 위를 에칭하는 에칭 공정과, 에칭 후의 SiC 단결정 기판 위에 에피택셜층을 성장시키는 에피택셜 성장 공정을 갖는다. 그리고, 에피택셜층을 성장시키는 공정에 있어서, Si계 원료 가스와 C계 원료 가스의 농도비 C/Si를 1.0 이하로 한다.
본 발명자들의 검토 결과, C/Si 비를 제어함으로써, 사다리꼴 결함의 아랫변의 길이를 제어할 수 있음을 알아내었다. C/Si 비를 1.0 이하로 함으로써, SiC 에피택셜 웨이퍼에 포함되는 사다리꼴 결함 중에, 스텝 플로우 하류측의 아랫변의 길이가 스텝 플로우 상류측의 윗변의 길이 이하인 반전된 사다리꼴 결함이 발생한다. C/Si 비를 작게 하면, 사다리꼴 결함 중 반전된 사다리꼴 결함의 비율을 크게 할 수 있다. 한편, C/Si 비를 너무 지나치게 작게 하면 카본 농후한 SiC 에피택셜층이 되어 버린다. 현실적으로는 C/Si 비를 0.8 이상 1.0 이하로 하는 것이 바람직하다.
에피택셜 성장 공정에 있어서의 온도를 제어하여, 사다리꼴 결함의 아랫변의 길이를 제어할 수도 있다. 에피택셜 성장 시의 온도를 낮추면, 사다리꼴 결함의 아랫변의 길이가 짧아진다. 구체적으로는, 에피택셜 성장 공정에 있어서의 온도를 1630℃ 이하로 하는 것이 바람직하다. 에피택셜 성장 공정에 있어서의 온도가 너무 지나치게 저온이면, 원료 가스의 분해가 적절하게 발생하지 않는다. 그로 인해, 에피택셜 성장 공정에 있어서의 온도는, 1600℃ 내지 1630℃의 범위 내인 것이 바람직하다.
사다리꼴 결함의 아랫변을 제어할 뿐만 아니라, 윗변도 제어하고, 사다리꼴 결함 전체의 형상을 제어하는 것이 바람직하다. 상술한 바와 같이, 윗변은 SiC 단결정 기판 위에 형성되는 SSB의 길이를 그대로 반영하기 때문에, SiC 단결정 기판 표면의 SSB의 길이를 제어함으로써, 사다리꼴 결함의 윗변의 길이를 제어할 수 있다.
에칭 가스로서는, 수소 가스, 염화수소 가스, 실란(SiH4) 가스 등을 사용할 수 있지만, 실란 가스를 사용하는 것이 바람직하다. 실란 가스는, 수소 가스 등과 비교해서 에칭성이 높지 않기 때문에, 급격한 에칭에 수반되는 SSB의 발생을 억제할 수 있다. 또한, 이들 가스를 혼합하여 사용할 수 있다.
에칭 공정에 있어서의 온도는, 에피택셜 성장 공정의 온도보다 낮은 것이 바람직하다. 에칭 가스의 온도를 낮게 함으로써, 형성되는 SSB의 길이를 짧게 할 수 있다. 즉, 에피택셜 성장 후에 형성되는 사다리꼴 결함의 윗변의 길이를 짧게 할 수 있다. 종래, 실란 가스를 에칭 가스로서 사용하는 경우에는, 실리콘 비말이 발생할 가능성이 높아지기 때문에, 에칭 시의 온도를 에피택셜 성장 공정의 온도보다 낮게 하는 것은 피했었다. 그러나, 본 발명자들은, 예의 검토한 결과, 에칭 온도를 1500 내지 1550℃로 함으로써, 실리콘 비말의 발생을 억제하면서, SSB의 길이를 충분히 짧게 할 수 있음을 알 수 있었다.
에칭 공정은, 다른 결함의 저감량(수)을 지표로 독립적으로 미리 설정할 수 있다. 또한 미리 사다리꼴 결함의 면 내 분포를 측정하여, 에피택셜 성장 조건이나 성장 장치의 부재 구조를 조정함으로써, 면 내에 있어서의 사다리꼴 결함이 차지하는 비율을 작아지도록 조정할 수 있다.
독립적으로 설정한 에칭 조건에서 윗변의 길이를 예측하고, 미리 측정하여 파악한 사다리꼴 결함 형상의 분포와 필요한 성장막 두께로부터, 사다리꼴 결함이 아랫변의 길이가 소정 이하가 되는 에피택셜 성장 조건을 설정한다. 이에 의해, 예를 들어 SiC 에피택셜 웨이퍼 중에 존재하는 사다리꼴 결함 중의 반전된 사다리꼴 결함의 비율을 50％ 이상, 혹은 75％ 이상으로 할 수 있고, 킬러 결함이 되는 사다리꼴 결함의 아랫변의 총 연장량을 작게 억제하며 또한 다른 결함의 저감과 양립할 수 있다.
[실시예]
이하, 본 발명의 실시예에 대하여 설명한다. 본 발명은 이하의 실시예에만 한정되는 것은 아니다.
「C/Si 비에 의한 영향」
(실시예 1)
SiC 단결정 기판으로서, 3인치의 4H-SiC 단결정 기판을 준비하였다. 4H-SiC 단결정 기판은, (0001) Si면에 대하여 <11-20> 방향으로 4도의 오프셋 각을 갖는다. 여기서, 4도의 오프셋 각은, ±0.5° 정도의 어긋남은 허용된다.
이어서, 준비한 3인치의 4H-SiC 단결정 기판을 핫 월 플래니터리형 웨이퍼 자공전형 CVD 장치에 설치하고, 4H-SiC 단결정 기판의 표면에 대하여, 수소 가스를 사용한 가스 에칭을 행하였다. 에칭의 온도는, 에피택셜 성장의 온도와 동일한 1630℃로 하였다.
에칭 후의 4H-SiC 단결정 기판의 표면에, 원료 가스로서 실란, 프로판, 캐리어 가스로서 수소를 공급하면서, 성장 압력 15㎪, 성장 온도 1630℃의 조건 하에서, 에피택셜층의 두께가 10㎛에 이르기까지 에피택셜 성장을 행하였다. 이때, C/Si 비는 0.95로 하였다.
도 5는 실시예 1의 SiC 에피택셜 웨이퍼 위에 확인된 사다리꼴 결함의 광학 표면 검사 장치 화상이다. 광학 표면 검사 장치로서는, 광학 표면 검사 장치 칸델라(KLA Tencor사 제조 Candela6300)를 사용하였다. 도시 좌측이, 오프셋 상류이다. 이 화상은, 광학 표면 검사 장치 칸델라 이외에, 컨포컬 미분 간섭 광학계 표면 검사 장치 SICA(레이저텍사 제조)를 사용하여 확인할 수도 있다(도시 생략).
윗변 및 아랫변과 수직인 수선과, 사다리꼴 결함의 빗변이 이루는 각 θ는, 윗변으로부터 아랫변을 향해 넓어지는 각도를 정이라 했을 때, θ=-62°였다.
각도 θ는, SiC 에피택셜 웨이퍼 중앙으로부터 28㎜의 위치에 존재하는 임의의 10점의 사다리꼴 결함의 평균값으로서 구하였다. 웨이퍼 자공전형이므로, 거의 원 대칭(회전 대칭)의 분포로 되어 있어, 28㎜보다도 내측의 사다리꼴 결함의 각도 θ는 -62°보다도 작은(아랫변이 보다 짧아지는 각도) 분포로 되어 있었다. 이때, SiC 에피택셜 웨이퍼 내에 존재하는 사다리꼴 결함의 90% 이상이 반전된 사다리꼴 형상으로 되어 있었다.
(실시예 2)
C/Si 비를 1.00으로 한 점 이외에는, 실시예 1과 마찬가지의 조건에서 SiC 에피택셜 웨이퍼를 제작하였다. 도 6은 실시예 2의 SiC 에피택셜 웨이퍼 위에 확인된 사다리꼴 결함의 광학 표면 검사 장치 화상이다. 도시 좌측이, 오프셋 상류이다. 윗변 및 아랫변과 수직인 수선과, 사다리꼴 결함의 빗변이 이루는 각 θ는, 윗변으로부터 아랫변을 향해 넓어지는 각도를 정이라 했을 때, θ=0°였다.
(비교예 1)
C/Si 비를 1.05로 한 점 이외에는, 실시예 1과 마찬가지의 조건에서 SiC 에피택셜 웨이퍼를 제작하였다. 도 7은 비교예 1의 SiC 에피택셜 웨이퍼 위에 확인된 사다리꼴 결함의 광학 표면 검사 장치 화상이다. 도시 좌측이 오프셋 상류이다. 윗변 및 아랫변과 수직인 수선과, 사다리꼴 결함의 빗변이 이루는 각 θ는, 윗변으로부터 아랫변을 향해 넓어지는 각도를 정이라 했을 때, θ=75°였다.
도 8에 실시예 1, 2 및 비교예 1의 C/Si 비에 대한 윗변 및 아랫변과 수직인 수선과, 사다리꼴 결함의 빗변이 이루는 각 θ의 관계를 나타낸다. θ≤0인 것은, 스텝 플로우 하류측의 아랫변의 길이가, 스텝 플로우 상류측의 윗변의 길이 이하이다. C/Si 비가 1.0 이하이면 사다리꼴 결함의 일부를 반전된 사다리꼴 결함으로 할 수 있다.
「에피택셜 성장 온도에 의한 영향」
(참고예 1)
성장 온도를 1650℃로 한 점 이외에는, 비교예 1과 마찬가지의 조건에서 SiC 에피택셜 웨이퍼를 제작하였다. 그 결과, 윗변 및 아랫변과 수직인 수선과, 사다리꼴 결함의 빗변이 이루는 각 θ는, 윗변으로부터 아랫변을 향해 넓어지는 각도를 정이라 했을 때, θ=80°였다.
(참고예 2)
성장 온도를 1610℃로 한 점 이외에는, 비교예 1과 마찬가지의 조건에서 SiC 에피택셜 웨이퍼를 제작하였다. 그 결과, 윗변 및 아랫변과 수직인 수선과, 사다리꼴 결함의 빗변이 이루는 각 θ는, 윗변으로부터 아랫변을 향해 넓어지는 각도를 정이라 했을 때, θ=66°였다.
도 9에 비교예 1 및 참고예 1, 2의 에피택셜 성장 온도에 대한 윗변 및 아랫변과 수직인 수선과, 사다리꼴 결함의 빗변이 이루는 각 θ의 관계를 나타낸다. 도 9에 도시하는 바와 같이, 온도가 낮아짐에 따라서, 각도 θ가 작아지고 있다. 즉, 실시예 1 및 실시예 2의 에피택셜 성장 시의 온도 조건을 낮춤으로써, 보다 아랫변의 길이가 짧은 반전된 사다리꼴 결함이 얻어진다.
「에피택셜 성장 속도에 의한 영향」
(참고예 3)
에피택셜층의 성장 속도를 참고예 1의 1.5배로 한 것 이외에는, 참고예 1과 마찬가지의 조건에서 SiC 에피택셜 웨이퍼를 제작하였다. 윗변 및 아랫변과 수직인 수선과, 사다리꼴 결함의 빗변이 이루는 각 θ는, 윗변으로부터 아랫변을 향해 넓어지는 각도를 정이라 했을 때, θ=87°였다.
(참고예 4)
에피택셜층의 성장 속도를 참고예 1의 2배로 한 것 이외에는, 참고예 1과 마찬가지의 조건에서 SiC 에피택셜 웨이퍼를 제작하였다. 윗변 및 아랫변과 수직인 수선과, 사다리꼴 결함의 빗변이 이루는 각 θ는, 윗변으로부터 아랫변을 향해 넓어지는 각도를 정이라 했을 때, θ=86°였다.
도 10에 참고예 1, 3 및 4의 에피택셜 성장 속도에 대한 윗변 및 아랫변과 수직인 수선과, 사다리꼴 결함의 빗변이 이루는 각 θ의 관계를 나타낸다. 도 10에 도시하는 바와 같이, 사다리꼴 결함의 형상은, 에피택셜 성장의 성장 속도에 의존하고 있지 않다.
「에칭 온도에 의한 영향」
(실시예 3)
에칭의 온도를 1550℃로 한 것 이외에는, 실시예 1과 마찬가지의 조건에서, SiC 에피택셜 웨이퍼를 제작하였다. 도 11에 CVD 장치의 실시예 3 및 후술하는 실시예 4에 있어서의 승온 조건을 모식적으로 도시하였다. 도 11에 도시하는 바와 같이, 에칭 온도에 이르기까지 승온 후, 소정의 에칭 온도(도 11의 Et 온도)에 도달한 시점으로부터 15분간 온도를 유지하면서 에칭을 행하였다. 그 후, 5분 걸려서 소정의 에피택셜 성장 온도(에피택셜 온도)까지 승온하고, 1분 유지한 후에, 에피택셜 성장을 행하였다.
(실시예 4)
에칭의 온도를 1500℃로 한 것 이외에는, 실시예 3과 마찬가지의 조건에서, SiC 에피택셜 웨이퍼를 제작하였다.
도 12는, 에칭 온도에 대한 에피택셜층 표면의 사다리꼴 결함의 윗변의 길이를 나타낸 그래프이다. 사다리꼴 결함의 윗변의 길이는, 상술한 SICA를 사용하여, 임의의 10점을 계측하고, 평균값을 값으로서 구하였다. 실시예 1의 사다리꼴 결함의 윗변의 길이는 328㎛이고, 실시예 3의 사다리꼴 결함의 윗변의 길이는 135㎛이며, 실시예 4의 사다리꼴 결함의 윗변의 길이는 90㎛였다. 에칭 온도가 낮을수록 사다리꼴 결함의 윗변의 길이를 짧게 할 수 있었다.
또한, 별도 마찬가지의 에칭 온도에서 기판을 에칭만 행하고 에피택셜 성장을 행하지 않고 취출한 기판의 표면을 SICA로 마찬가지로 측정해서 비교하여, 에피택셜 성장 후의 표면의 사다리꼴 결함의 윗변의 길이가, 에칭만으로 에피택셜 성장을 행하기 전의 SSB의 길이와 거의 일치하는 것도 확인하였다.
「SiC 에피택셜 웨이퍼의 면 내 위치에 의한 영향」
비교예 1의 SiC 웨이퍼를 사용하여, SiC 에피택셜 웨이퍼의 측정 위치에 수반되는 사다리꼴 결함의 형상을 확인하였다. 도 13은, SiC 에피택셜 웨이퍼의 측정 위치마다 확인된 사다리꼴 결함의 SICA상이다. 도시 우측으로부터, SiC 에피택셜 웨이퍼의 중앙, SiC 에피택셜 웨이퍼의 중앙으로부터 28㎜의 위치, SiC 에피택셜 웨이퍼의 중앙으로부터 31㎜의 위치를 측정한 화상이다. 도 13에 도시하는 바와 같이, SiC 에피택셜 웨이퍼의 단부에 가까워짐에 따라, 아랫변의 길이가 길어지고 있다. 이것은, SiC 에피택셜 웨이퍼 면 내에서도 약간의 C/Si 비의 변동이 발생하고 있기 때문이라 생각된다.
1: SiC 단결정 기판
11: 쇼트 스텝 번칭(SSB)
12: 테라스
13: 스텝
2: SiC 에피택셜층
20: 사다리꼴 결함
21: 윗변
22: 아랫변
25: 반전된 사다리꼴 결함
26: 윗변
27: 아랫변
100: SiC 에피택셜 웨이퍼

Claims (7)

  1. (0001)면으로부터 <11-20> 방향으로 4도 이하의 오프셋 각을 갖는 SiC 단결정 기판 위에 SiC 에피택셜층이 형성된 SiC 에피택셜 웨이퍼이며,
    상기 SiC 에피택셜 웨이퍼에 포함되는 사다리꼴 결함이, 스텝 플로우 하류측의 아랫변의 길이가 스텝 플로우 상류측의 윗변의 길이 이하인 반전된 사다리꼴 결함을 포함하는 것을 특징으로 하는 SiC 에피택셜 웨이퍼.
  2. 제1항에 있어서,
    상기 사다리꼴 결함 중의 상기 반전된 사다리꼴 결함의 비율이 50% 이상인, SiC 에피택셜 웨이퍼.
  3. 제1항 또는 제2항에 있어서,
    상기 반전된 사다리꼴 결함에 있어서, 상기 스텝 플로우 하류측의 아랫변의 길이가 0이어서, 형상이 삼각 형상인 것을 갖는, SiC 에피택셜 웨이퍼.
  4. 제1항 내지 제3항 중 어느 한 항에 기재된 SiC 에피택셜 웨이퍼의 제조 방법이며,
    SiC 단결정 기판 위를 에칭하는 에칭 공정과, 에칭 후의 SiC 단결정 기판 위에 에피택셜층을 성장시키는 에피택셜 성장 공정을 갖고,
    상기 에피택셜 성장 공정에 있어서, Si계 원료 가스와 C계 원료 가스의 농도비 C/Si를 1.0 이하로 하는, SiC 에피택셜 웨이퍼의 제조 방법.
  5. 제4항에 있어서,
    상기 에피택셜 성장 공정에 있어서의 온도를 1630℃ 이하로 하는, SiC 에피택셜 웨이퍼의 제조 방법.
  6. 제4항 또는 제5항에 있어서,
    상기 에칭 공정에 있어서, 에칭 가스를 실란(SiH4) 가스로 하는, SiC 에피택셜 웨이퍼의 제조 방법.
  7. 제4항 내지 제6항 중 어느 한 항에 있어서,
    상기 에칭 공정에 있어서의 온도를 상기 에피택셜 성장 공정의 온도보다 낮게 하는, SiC 에피택셜 웨이퍼의 제조 방법.
KR1020177023073A 2015-03-03 2016-02-16 SiC 에피택셜 웨이퍼, SiC 에피택셜 웨이퍼의 제조 방법 KR102044616B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015041315 2015-03-03
JPJP-P-2015-041315 2015-03-03
PCT/JP2016/054417 WO2016140051A1 (ja) 2015-03-03 2016-02-16 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法

Publications (2)

Publication Number Publication Date
KR20170102021A true KR20170102021A (ko) 2017-09-06
KR102044616B1 KR102044616B1 (ko) 2019-11-13

Family

ID=56849258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177023073A KR102044616B1 (ko) 2015-03-03 2016-02-16 SiC 에피택셜 웨이퍼, SiC 에피택셜 웨이퍼의 제조 방법

Country Status (6)

Country Link
US (1) US10865500B2 (ko)
EP (1) EP3266907A4 (ko)
JP (1) JP6723219B2 (ko)
KR (1) KR102044616B1 (ko)
CN (1) CN107407007B (ko)
WO (1) WO2016140051A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111799324A (zh) * 2015-05-18 2020-10-20 住友电气工业株式会社 碳化硅外延基板、碳化硅半导体装置及其制造方法
JP6690282B2 (ja) 2016-02-15 2020-04-28 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6832240B2 (ja) * 2017-05-26 2021-02-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6585799B1 (ja) * 2018-10-15 2019-10-02 昭和電工株式会社 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
JP7230551B2 (ja) * 2019-02-07 2023-03-01 住友電気工業株式会社 炭化珪素エピタキシャル層の厚みの測定方法
JP2020170816A (ja) * 2019-04-05 2020-10-15 三菱電機株式会社 炭化珪素エピタキシャルウエハ、炭化珪素エピタキシャルウエハの製造方法、電力変換装置
CN113463191B (zh) * 2021-07-23 2022-11-29 上海天岳半导体材料有限公司 一种表面颗粒物少的晶片及其处理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006273631A (ja) * 2005-03-28 2006-10-12 Komatsu Electronic Metals Co Ltd シリコン単結晶の製造方法およびアニールウェーハおよびアニールウェーハの製造方法
WO2010087518A1 (ja) 2009-01-30 2010-08-05 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
WO2012067112A1 (ja) 2010-11-17 2012-05-24 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
US20120146056A1 (en) * 2009-08-28 2012-06-14 Showa Denko K.K. Silicon carbide epitaxial wafer and manufacturing method therefor
US20120280254A1 (en) * 2009-12-14 2012-11-08 Showa Denko K.K. Sic epitaxial wafer and method for manufacturing same
JP2013058709A (ja) * 2011-09-09 2013-03-28 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581081B2 (ja) * 2004-03-25 2010-11-17 独立行政法人産業技術総合研究所 エピタキシャルウエハ作製時に用いる炭化珪素平滑化基板の作製方法、炭化珪素基板表面の平滑化及びＳｉＣエピタキシャル成長に用いる装置
JP4987792B2 (ja) * 2008-04-17 2012-07-25 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP5897834B2 (ja) 2011-07-19 2016-03-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP6112712B2 (ja) * 2013-03-27 2017-04-12 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウエハの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006273631A (ja) * 2005-03-28 2006-10-12 Komatsu Electronic Metals Co Ltd シリコン単結晶の製造方法およびアニールウェーハおよびアニールウェーハの製造方法
WO2010087518A1 (ja) 2009-01-30 2010-08-05 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
US20120146056A1 (en) * 2009-08-28 2012-06-14 Showa Denko K.K. Silicon carbide epitaxial wafer and manufacturing method therefor
US20120280254A1 (en) * 2009-12-14 2012-11-08 Showa Denko K.K. Sic epitaxial wafer and method for manufacturing same
WO2012067112A1 (ja) 2010-11-17 2012-05-24 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP2013058709A (ja) * 2011-09-09 2013-03-28 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
J.Sameshima et.al Materials Science Forum Vols.740-742(2013) pp.745.
T.Yamashita et.al Materials Science Forum Vols.778-780(2014) pp.374.
다무라 외 SiC 및 관련 반도체 연구 제22회 강연회 예고집(p.140)

Also Published As

Publication number Publication date
US20180016706A1 (en) 2018-01-18
US10865500B2 (en) 2020-12-15
JP6723219B2 (ja) 2020-07-15
EP3266907A1 (en) 2018-01-10
CN107407007B (zh) 2022-04-26
JPWO2016140051A1 (ja) 2017-12-14
WO2016140051A1 (ja) 2016-09-09
KR102044616B1 (ko) 2019-11-13
EP3266907A4 (en) 2018-10-24
CN107407007A (zh) 2017-11-28

Similar Documents

Publication Publication Date Title
KR20170102021A (ko) SiC 에피택셜 웨이퍼, SiC 에피택셜 웨이퍼의 제조 방법
KR101727544B1 (ko) 탄화 규소 반도체장치의 제조방법
JP5273741B2 (ja) エピタキシャルＳｉＣ単結晶基板及びエピタキシャルＳｉＣ単結晶基板の製造方法
US9988738B2 (en) Method for manufacturing SiC epitaxial wafer
JP5637086B2 (ja) エピタキシャルウエハ及び半導体素子
JP6239097B2 (ja) ＳｉＣエピタキシャルウエハ
US7198997B2 (en) Method for producing semiconductor substrate, method for producing field effect transistor, semiconductor substrate, and field effect transistor
CN112930423B (zh) 氮化物半导体基板的制造方法、氮化物半导体基板和层叠结构体
KR102165614B1 (ko) 에피택셜 웨이퍼
US10774444B2 (en) Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions
KR20140137795A (ko) 에피택셜 웨이퍼
JP2006120897A (ja) 炭化珪素素子及びその製造方法
WO2019003668A1 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP2008071896A (ja) 金属−絶縁膜−炭化珪素半導体構造
JP6338490B2 (ja) 炭化珪素エピタキシャルウエハ、炭化珪素半導体装置および炭化珪素エピタキシャルウエハの製造方法
JP6796407B2 (ja) ＳｉＣエピタキシャルウェハの製造方法
CN110088363B (zh) SiC锭的制造方法
JP7302716B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
KR20150025648A (ko) 에피택셜 웨이퍼
KR102128495B1 (ko) 에피택셜 웨이퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant