CN107407007B - SiC外延晶片、SiC外延晶片的制造方法 - Google Patents

SiC外延晶片、SiC外延晶片的制造方法 Download PDF

Info

Publication number
CN107407007B
CN107407007B CN201680011723.9A CN201680011723A CN107407007B CN 107407007 B CN107407007 B CN 107407007B CN 201680011723 A CN201680011723 A CN 201680011723A CN 107407007 B CN107407007 B CN 107407007B
Authority
CN
China
Prior art keywords
sic
epitaxial wafer
defect
sic epitaxial
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680011723.9A
Other languages
English (en)
Other versions
CN107407007A (zh
Inventor
乘松润
宫坂晶
影岛庆明
龟井宏二
武藤大祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN107407007A publication Critical patent/CN107407007A/zh
Application granted granted Critical
Publication of CN107407007B publication Critical patent/CN107407007B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

本发明的一个方案涉及的SiC外延晶片，是在从(0001)面向＜11‑20＞方向的偏移角为4度以下的SiC单晶基板上形成有SiC外延层的SiC外延晶片，所述SiC外延晶片中含有的梯形缺陷，包含台阶流下游侧的下底的长度为台阶流上游侧的上底的长度以下的倒梯形缺陷。

Description

SiC外延晶片、SiC外延晶片的制造方法
技术领域
本发明涉及SiC外延晶片、SiC外延晶片的制造方法。本申请基于2015年3月3日在日本提出的专利申请2015-041315要求优先权，将其内容援引于此。
背景技术
碳化硅(SiC)具有如下优异的物性：相对于硅(Si)，带隙约为其3倍，绝缘击穿电场强度约为其10倍，导热度约为其3倍。因此，期待着SiC应用于功率器件、高频器件、高温工作器件等。
作为使用了SiC外延晶片的半导体器件，已知MOSFET(金属氧化物半导体场效应晶体管：Metal-Oxide-Semiconductor Field Effect Transistor)。MOSFET是通过在SiC外延层上采用热氧化等形成栅氧化膜，在该栅氧化膜之上形成栅电极而得到。当所形成的栅氧化膜具有局部的厚度偏差时，会以厚度薄的部分为起点产生电流泄漏。电流泄漏是由于栅氧化膜被部分地破坏而产生的，可以说是MOSFET的重要的劣化模式。栅氧化膜的局部的厚度偏差是由于在SiC外延晶片上存在的缺陷而产生。作为表面凹凸的台阶束(stepbunching)，是产生出栅氧化膜的局部厚度偏差的原因之一。
为了促进使用了SiC外延晶片的半导体器件的实用化，要求高品质的SiC外延晶片以及高品质的外延生长技术的确立。
但是，SiC单晶的制造需要2000℃以上的高温生长，容易产生结晶缺陷。在现阶段不能实现没有结晶缺陷的完全结晶。从SiC的块状结晶切出的SiC单晶基板，从进行外延生长之前的阶段就具有以位错为首的缺陷。因此，通过在SiC单晶基板上使SiC层外延生长而得到的SiC外延晶片，也不能避免具有某种程度的缺陷。
在SiC外延晶片中存在各种缺陷。这些缺陷并不是全部对半导体器件造成不良影响。根据缺陷的种类，也存在对半导体器件没有影响或影响较小的缺陷。在各种缺陷之中，要求确定对半导体器件的影响大的缺陷，并抑制该缺陷的产生。
作为对半导体器件的影响大的缺陷之一，已知梯形缺陷(例如，非专利文献1～3)。梯形缺陷是通过在外延生长前进行蚀刻工序从而在SiC单晶基板上产生的短台阶束(以下称为“SSB”。)成为起点，在外延层的生长中形成的缺陷。
梯形缺陷具有：在外延层表面，形成于SSB正上方的线状缺陷、和以SSB为原因而在台阶流下游侧形成的线状缺陷。各个缺陷成为梯形的上底、下底，作为整体成为梯形的缺陷。由于通过外延表面观察确认到的外观为梯形，因此一般称为梯形缺陷。
台阶束是在基板表面以阶梯状存在台阶时，在结晶生长中这些台阶列合体而成为束的巨大的台阶。台阶束可在结晶生长中形成。此外，在通过不伴有生长的热处理而引起的表面原子的移动中也能形成台阶束。在使用晶面相对于结晶生长面微倾斜的基板时，一般的台阶束，作为具有在大致垂直于微倾斜方向的方向上延伸的宏观的长度、并具有一定的面积的粗糙表面而被观察到。与此相对，在本说明书中所说的短台阶束(SSB)，与那样的一般所观察到的宏观的长度的台结束相区别。SSB是以位错等微小缺陷为起点而产生，是在表面，原子台阶(通常为2～10原子层程度)聚集从而合体形成的，孤立地存在。也有时指该表面的台阶高差(阶梯差)本身而称为SSB。SSB典型地具有从数十μm至1mm以下程度的被限制为较短的长度，伴随各个原因的缺陷而产生。
一般地，大多将在热处理了SiC单晶基板的状态下产生的原子台阶的集合体称为短台阶束(SSB)。因此，在本说明书也以该意思来使用，在外延生长后的表面产生的台阶束，称为外延层表面的短台阶束(外延层表面的SSB)来加以区别。
为了抑制梯形缺陷，曾进行了各种研究。例如，在非专利文献1中记载：在具有梯形缺陷的外延晶片表面形成氧化膜时，在梯形缺陷的下底之上形成的氧化膜的厚度变得不均匀。在外延层表面的梯形缺陷的上底侧的缺陷(台阶流上游侧的缺陷、SSB正上方的缺陷)，具有与初期的SSB的长度大致等同的长度，与初期的SSB的台阶高差相比，没有成为太大的台阶高差。在这里，所谓“初期的SSB”意指在SiC单晶基板上使外延层刚开始生长后产生的SSB。与此相对，外延层表面的下底(台阶流下游侧)侧的缺陷，与初期的SSB的台阶高差相比，成为大的台阶高差。因此，在上底上形成的氧化膜的厚度均匀，而在下底上形成的氧化膜的厚度不均匀。因此，在下底上形成的氧化膜中局部地存在薄的部分，在该部分容易发生泄漏。也就是说，记载了：对半导体器件的影响大的是外延层表面的下底侧的缺陷。
另外，例如，在非专利文献2中记载了：基底面位错、贯通刃型位错、贯通螺型位错、起因于加工划痕的位错环等成为起因而发生梯形缺陷。也记载了：并不是由于全部的这些位错等而发生梯形缺陷，根据条件以概率产生梯形缺陷。
进而，在非专利文献3中记载了：通过改变外延生长前的氢蚀刻条件，SiC单晶基板上的SSB的长度变化。
还已知：不是出于抑制梯形缺陷的目的，但通过在外延生长前进行蚀刻来降低外延层的表面粗糙度的方法。例如，在专利文献1中记载了：为了抑制Si液滴的发生，作为蚀刻气体除了氢气还使用了含有硅和氯的气体。在专利文献2中记载了：向蚀刻气体中添加氯化氢气体。
在先技术文献
专利文献
专利文献1：国际公开2012/067112号
专利文献2：国际公开2010/087518号
非专利文献
非专利文献1：J.Sameshima et.al Materials Science Forum Vols.740-742(2013)pp.745.
非专利文献2：T.Yamashita et.al Materials Science Forum Vols.778-780(2014)pp.374.
非专利文献3：田村等，SiC以及相关半导体研究第22次演讲会预稿集(p.140)
发明内容
如上述那样，虽然梯形缺陷本身的分析在推进，但要抑制由梯形缺陷引起的对半导体器件的影响的尝试没有充分的进展。
例如，在非专利文献1和2中，仅分析了梯形缺陷的产生机理，而对于用于抑制由该梯形缺陷引起的对半导体器件的影响的手段没有记载。
在非专利文献3中记载了能够控制在SiC单晶基板上局部产生的SSB的长度。这牵扯到控制梯形缺陷的上底的长度。但是，对半导体器件造成大的影响的是梯形缺陷的下底的台阶高差。即使能够控制上底，如果不能控制下底，则也不能充分抑制对半导体器件的影响。
在专利文献1和2中，虽然提及了宏观的外延层的表面的粗糙度，但是对于更微观(局部的)的外延层表面的SSB没有关注。特别是对于刚外延生长后局部产生的SSB成为起因而产生的梯形缺陷的改善没有记载和启示。
本发明是鉴于上述问题而完成的，其目的是控制对MOSFET器件等造成不良影响的梯形缺陷的形状，得到也能利用于MOSFET器件等的高品质的SiC外延晶片。
本发明人专心研究的结果，发现通过在规定的条件下使SiC外延膜生长，能够控制梯形缺陷的形状，从而完成了本发明。即，本发明为了解决上述课题，提供以下的方案。
(1)本发明的一方式涉及的SiC外延晶片，是在从(0001)面向＜11-20＞方向的偏移角(offset angle)为4度以下的SiC单晶基板上形成有SiC外延层的SiC外延晶片，所述SiC外延晶片中含有的梯形缺陷，包含台阶流下游侧的下底的长度为台阶流上游侧的上底的长度以下的倒梯形缺陷。
(2)在上述(1)所述的SiC外延晶片中，上述梯形缺陷中的上述倒梯形缺陷的比例可以为50％以上。
(3)在上述(1)或(2)所述的SiC外延晶片中的上述倒梯形缺陷中，可以有上述台阶流下游侧的下底的长度为0、形状为三角形的缺陷。
(4)本发明的一方式涉及的SiC外延晶片的制造方法，是制造上述(1)～(3)的任一项所述的SiC外延晶片的方法，具有：在SiC单晶基板上蚀刻的蚀刻工序、和在蚀刻后的SiC单晶基板上使外延层生长的外延生长工序，在上述外延生长工序中，Si系原料气体和C系原料气体的浓度比C/Si为1.0以下。
(5)在上述(4)所述的SiC外延晶片的制造方法中，上述外延生长工序中的温度可以为1630℃以下。
(6)在上述(4)或(5)所述的SiC外延晶片的制造方法的上述蚀刻工序中，蚀刻气体可以是硅烷(SiH4)气体。
(7)在上述(4)～(6)的任一项所述的SiC外延晶片的制造方法中，可以使上述蚀刻工序中的温度比上述外延生长工序中的温度低。
本发明的一方式涉及的SiC外延晶片，是在从(0001)面向＜11-20＞方向的偏移角为4度以下的SiC单晶基板上形成有SiC外延层的SiC外延晶片，所述SiC外延晶片中含有的梯形缺陷，包含台阶流下游侧的下底的长度为台阶流上游侧的上底的长度以下的倒梯形缺陷。梯形缺陷中的倒梯形缺陷的比例优选为50％以上。
本发明的一方式涉及的SiC外延晶片，与以往的SiC外延晶片相比，控制了梯形缺陷的形状。即，通过使用该SiC外延晶片，能够抑制与梯形缺陷相伴的对半导体器件的影响。
在倒梯形缺陷中，可以有台阶流下游侧的下底的长度为0、形状为三角形的缺陷。如上述那样，梯形缺陷的下底的台阶高差对半导体器件造成大的影响。根据该构成，下底不存在，因此能够更加抑制与梯形缺陷相伴的对半导体器件的影响。
本发明的一方式涉及的SiC外延晶片的制造方法，是制造上述的SiC外延晶片的方法，具有：在SiC单晶基板上蚀刻的蚀刻工序、和在蚀刻后的SiC单晶基板上使外延层生长的外延生长工序，在使外延层生长的工序中，SiH4气体和C3H8气体的浓度比C/Si为1.0以下。外延生长工序中的温度可以为1630℃以下。
根据该构成，能够控制梯形缺陷的形状以使得梯形缺陷的下底侧的长度比上底侧的长度短。即，能够抑制与梯形缺陷相伴的对半导体器件的影响。
在蚀刻工序中，蚀刻气体可以设为硅烷(SiH4)气体。进而，可以使蚀刻工序中的温度比外延生长工序的温度低。
根据该构成，能够使决定梯形缺陷的上底的长度的SSB的长度较短。因此，能够相对地使梯形缺陷的形状较小，能够抑制与梯形缺陷相伴的对半导体器件的影响。
附图说明
图1是在以往的SiC外延晶片上确认到的梯形缺陷的光学表面检查装置图像。
图2是在以往SiC外延晶片上确认到的梯形缺陷的截面示意图。
图3是示意地表示SiC单晶基板的表面被蚀刻的情况的截面示意图。
图4是在本发明的SiC外延晶片上确认到的倒梯形缺陷的光学表面检查装置图像。
图5是在实施例1的SiC外延晶片上确认到的梯形缺陷的光学表面检查装置图像。
图6是在实施例2的SiC外延晶片上确认到的梯形缺陷的光学表面检查装置图像。
图7是在比较例1的SiC外延晶片上确认到的梯形缺陷的光学表面检查装置图像。
图8表示实施例1、2以及比较例1的C/Si比与垂直于上底以及下底的垂线与梯形缺陷的斜边构成的角θ的关系。
图9表示比较例1以及参考例1、2的外延生长温度与垂直于上底以及下底的垂线与梯形缺陷的斜边构成的角θ的关系。
图10表示参考例1、3和4的外延生长速度与垂直于上底以及下底的垂线与梯形缺陷的斜边构成的角θ的关系。
图11示意地表示CVD装置的在实施例3以及实施例4中的升温条件。
图12是表示外延层表面的梯形缺陷的上底的长度相对于蚀刻温度的曲线图。
图13是在SiC外延晶片的每个测定位置确认到的梯形缺陷的SICA像。
具体实施方式
以下，对于应用了本发明的SiC外延晶片以及SiC外延晶片的制造方法，适当参照附图进行详细说明。在以下的说明中使用的附图，为了容易理解本发明的特征有时为了方便起见放大地示出成为特征的部分，各构成要素的尺寸比率等有时与实际不同。在以下的说明中例示的材质、尺寸等为一例，本发明并不限于这些例子，可在不改变其要旨的范围内适当变更来实施。
“梯形缺陷”
在说明本发明的构成之前，对梯形缺陷进行说明。图1是在以往的SiC外延晶片上确认到的梯形缺陷的光学表面检查装置图像。在图1中，用虚线包围着一个梯形缺陷的周围以便容易区别梯形缺陷。
如图1所示，以往的SiC外延晶片中的梯形缺陷20，具有：在偏移方向的台阶流上游侧(图示-X方向)在与偏移方向垂直即与台阶流生长方向垂直的方向上延伸形成的上底21、和在偏移方向的台阶流下游侧(图示+X方向)在垂直于偏移方向的方向上延伸形成的下底22。此时，梯形缺陷20的形状为等腰梯形，下底22的长度比上底21的长度长。因此，与上底21以及下底22垂直的垂线和梯形缺陷20的斜边构成的角θ，当将从上底21向下底22扩展的角度设为正角时，总是满足θ＞0。
在本说明书中，由于台阶流在错开了基板的偏移角度的方向上生长，因此有时将错开了基板的偏移角度的方向作为偏移方向或者台阶流生长方向，但它们意指相同的方向。有时将台阶流生长的方向作为下游，将该方向称为偏移下游，将相反的方向称为偏移上游。
图2是在以往的SiC外延晶片上确认到的梯形缺陷的截面示意图。SiC外延晶片100具有SiC单晶基板1和SiC外延层2。SiC外延层2，从SiC单晶基板1向(11-20)方向进行台阶流生长。因此，当在SiC单晶基板1上有SSB11时，在生长过程中该台阶高差一边扩大一边传播。该传播了的台阶高差在SiC外延晶片100的表面作为梯形缺陷20的下底22被确认到。即，梯形缺陷20的下底22，是SSB11在台阶流生长方向的俯视的长度方向上和在截面观察的高度方向上都一边扩大一边传播的台阶高差，成为外延层表面的SSB。
与此相对，在外延层2的表面且从SSB11向(0001)方向推进了的位置也呈现台阶高差。该台阶高差对应于在SiC外延晶片100的表面形成的梯形缺陷20的上底21。上底21的台阶高差，不会从SSB11的台阶高差大大地扩大，因此作为台阶高差与下底22的台阶高差相比较小。也就是说，以SSB11为起点，在其大致正上方和偏移下游侧作为两个边而形成缺陷，连接该两边而成的缺陷成为梯形缺陷20。
“短台阶束(SSB)”
接着，对于成为梯形缺陷20的起点的SSB11进行说明。可想到各种的形成台阶束的原因，但使用图3对起因于其中的位错等缺陷且由于蚀刻而产生的SSB进行说明。
图3是将SiC单晶基板1的表面扩大了的截面示意图。SiC单晶基板1的表面具有偏移角，从(0001)面稍微倾斜。因此，原子水平的平台12和台阶13组合从而构成SiC单晶基板1的表面。若对该SiC单晶基板1施加气相蚀刻，则从台阶13的端部顺序地进行蚀刻，理想的话对表面形状不产生影响。但是，例如，若在表面有基底面位错、贯通刃型位错、贯通螺型位错、起因于加工划痕的位错环等，则在该缺陷的向基板表面露出来的部分蚀刻的速度变快。其结果，以该部分为中心在垂直于偏移方向的方向上蚀刻推进。在结束蚀刻后，形成相对于平台12，台阶13的台阶高差与其他的部分相比变大的部分。该大的台阶高差为SSB11的一个方式。因此，SSB11在垂直于偏移方向的(1-100)方向上，以成为起点的缺陷为中心形成为线状。因此，伴随着SSB11形成的梯形缺陷20的上底21以及下底22也在垂直于偏移方向的(1-100)方向上形成。
根据上述的梯形缺陷20以及SSB11所形成的原因，对本发明的SiC外延晶片进行说明。
(SiC外延晶片)
本发明的一方式涉及的SiC外延晶片，是在从(0001)面向＜11-20＞方向的偏移角为4度以下的SiC单晶基板上形成有SiC外延层的SiC外延晶片。在SiC外延晶片中含有梯形缺陷。在梯形缺陷中，包含台阶流下游侧的下底的长度为台阶流上游侧的上底的长度以下的倒梯形缺陷。
SiC单晶基板具有很多的多型体(polytype)，但为制作实用的SiC器件而主要使用的是4H-SiC。SiC器件在SiC外延晶片上制作出。SiC外延晶片，通过在从用升华法等制作的块状结晶加工出的SiC单晶晶片上，采用化学气相生长法(CVD)形成成为SiC器件的活性区域的SiC外延层来得到。在形成外延层的过程中与SiC单晶基板所使用的多型体不同的多型体容易混入。例如，在SiC单晶基板使用了4H-SiC的情况下，在外延层中混入3C-SiC、8H-SiC。在外延生长时，为了抑制它们的混入，一般进行使SiC单晶基板微倾斜(倾斜偏移角的量)了的台阶流生长(从原子台阶开始的横向生长)。
图4是在本发明的一方式涉及的SiC外延晶片上确认到的倒梯形缺陷25的光学表面检查装置图像。在图4中，-X方向为偏移上游，+X方向为偏移下游。如图4所示，本发明的一方式涉及的SiC外延晶片，具有下底27的长度为上底26的长度以下的倒梯形缺陷25。在图1所示的以往的梯形缺陷20中，上底21的长度比下底22的长度短。倒梯形缺陷25，上底和下底的长度的关系与以往的梯形缺陷20不同。因此，在图4中的倒梯形缺陷25中，与上底26以及下底27垂直的垂线和梯形缺陷25的斜边构成的角θ，在将图1中的从上底21向下底22扩展的角度设为正角的情况下，总是θ＜0。
如上述那样，对半导体器件造成较大的影响的是梯形缺陷的下底22、27的台阶高差。倒梯形缺陷25与以往的梯形缺陷20相比，下底27的长度短。即，可以说倒梯形缺陷25是与以往的梯形缺陷20相比对半导体器件的影响少的缺陷。也就是说，本发明的一方式涉及的SiC外延晶片，梯形缺陷的一部分为倒梯形缺陷25，能够抑制对半导体器件的不良影响。具体而言，通过使用本发明的一方式涉及的SiC外延晶片，能够抑制MOS电容器的耐电压异常、泄漏电流的发生等。
在SiC外延晶片中存在的梯形缺陷中的倒梯形缺陷25的比例，优选为50％以上，更优选为75％以上。倒梯形缺陷的比例越大，越能抑制对半导体器件的影响。关于梯形缺陷的形状，确认到：在SiC外延晶片面内并不是全部相同的形状，越靠近SiC外延晶片的中央，下底的长度越短。即，即使是在相同条件下形成了SiC外延晶片的情况，也有时中央部分为倒梯形缺陷25，随着接近SiC外延晶片的端部，变为通常的梯形缺陷20。因此，在SiC外延晶片中存在的梯形缺陷中的倒梯形缺陷25的比例为规定的比例意指从SiC外延晶片的中央开始的规定的比例的部分能够适合用于半导体器件。
若梯形缺陷中的倒梯形缺陷25的比例为50％以上，则能够以高的成品率由SiC外延晶片制作半导体器件。
在倒梯形缺陷25中，优选下底27的长度为0。即，优选倒梯形缺陷25具有三角形的形状。若不存在下底27，则能够更加抑制与梯形缺陷相伴的对半导体器件的影响。
对于用于使倒梯形缺陷25中的下底27的长度为0的具体构成进行说明。将梯形缺陷的上底26与下底27的距离记为d，上底26的长度记为D。此时，下底27的长度用D+2dtanθ(θ＜0)表示。即，在D+2dtanθ＜0的情况下，倒梯形缺陷25的下底27的长度为0，形状为三角形。在偏移角一定的情况下，倒梯形缺陷25变为三角形的情况的条件，由外延层2的厚度h决定。当将偏移角记为Ф时tanФ＝h/d成立。因此，通过设定外延层2的厚度h以使得满足D+2htanθ/tanФ＜0，能够使倒梯形缺陷25的形状成为三角形。
SiC单晶基板中的SSB11的长度优选为300μm以下。SiC单晶基板中的SSB11的长度，与台阶流上游侧的上底的长度对应。在该意义上，台阶流上游侧的上底的长度优选为300μm以下。若SSB11的长度为300μm以下，则即使外延层2的厚度薄，也能够使下底27的长度充分短。也就是说，不需要超过所需地增厚外延层2的厚度，能够高效地得到能用于半导体器件的高品质的SiC外延晶片。
另一方面，即使SSB11的长度为一定以上的长度，通过在规定的条件下形成外延层，也能够自由地控制下底27的长度。由于SiC单晶基板中的SSB11的长度与台阶流上游侧的上底的长度对应，因此可以说即使台阶流上游侧的上底为一定以上的长度，通过在规定的条件下形成外延层，也能够自由地控制下底的长度。例如，即使SSB11的长度为300μm以上，通过在外延层表面使下底27的长度为上底26的长度以下，也能够使给予器件的影响较小。即，即使SSB11的长度为300μm以上，也能够抑制器件不良的发生。与此相对，以往的SiC外延晶片，梯形缺陷的下底的长度比上底长。因此，在SSB11的长度为300μm以上的情况下，梯形缺陷的下底的长度为300μm以上，对器件给予较大的影响。也就是说，尽管SSB11的长度为300μm以上，换言之，尽管台阶流上游的上底的长度为300μm以上，也能够适合地用于器件的SiC外延晶片通过本发明首次能够实现。
SSB11的长度受气相蚀刻的影响而变化。另一方面，气相蚀刻的条件对梯形缺陷以外的缺陷也给予影响，因此也考虑梯形缺陷以外的因素来决定。以往，需要在使上底的长度(SSB的长度)为一定以下的条件中，选择气相蚀刻的条件，与此相对，在本发明的一方式涉及的SiC外延晶片的制造方法中，作为气相蚀刻条件可采用使得SSB11为一定以上的长度的条件。即，能够同时实现抑制梯形缺陷和抑制其他缺陷的发生。
如上述那样，本发明的一方式涉及的SiC外延晶片，在制作MOSFET等半导体器件的情况下能很适合地使用。本发明的一方式涉及的SiC外延晶片，由于具有大的台阶高差的下底27较小，因此在其上层叠的氧化膜中局部地较薄的部分少。因此，能够形成均匀厚度的氧化膜。即，能够实现抑制了MOS电容器的耐电压异常、泄漏电流的发生等问题的MOSFET器件。
(SiC外延晶片的制造方法)
对本发明的一方式涉及的SiC外延晶片的制造方法进行说明。
本发明的一方式涉及的SiC外延晶片即如上述那样的SiC外延晶片的制造方法，具有：在SiC单晶基板上蚀刻的蚀刻工序、和在蚀刻后的SiC单晶基板上使外延层生长的外延生长工序。而且，在使外延层生长的工序中，Si系原料气体和C系原料气体的浓度比C/Si为1.0以下。
本发明人研究的结果，发现通过控制C/Si比，能够控制梯形缺陷的下底的长度。通过使C/Si比为1.0以下，在SiC外延晶片中所含有的梯形缺陷中，产生台阶流下游侧的下底的长度为台阶流上游侧的上底的长度以下的倒梯形缺陷。当C/Si比减小时，能够增大梯形缺陷之中的倒梯形缺陷的比例。另一方面，若使C/Si比太过小，则会成为富碳的SiC外延层。在现实中优选C/Si比为0.8以上1.0以下。
也可控制外延生长工序中的温度，来控制梯形缺陷的下底的长度。当降低外延生长时的温度时，梯形缺陷的下底的长度变短。具体而言，外延生长工序中的温度优选为1630℃以下。当外延生长工序中的温度太过低时，不能适当地产生原料气体的分解。因此，外延生长工序中的温度优选在1600℃～1630℃的范围内。
优选不仅控制梯形缺陷的下底，也控制上底，来控制梯形缺陷整体的形状。如上述那样，由于上底原样地反映形成于SiC单晶基板上的SSB的长度，因此通过控制SiC单晶基板表面的SSB的长度，能够控制梯形缺陷的上底的长度。
作为蚀刻气体，可使用氢气、氯化氢气体、硅烷(SiH4)气体等，但优选使用硅烷气体。硅烷气体与氢气等相比，蚀刻性不高，因此能够抑制与急剧的蚀刻相伴的SSB的发生。另外，可将这些气体混合来使用。
优选蚀刻工序中的温度比外延生长工序的温度低。通过使蚀刻气体的温度低，能够缩短所形成的SSB的长度。即，能够缩短在外延生长后形成的梯形缺陷的上底的长度。以往，将硅烷气体作为蚀刻气体使用的情况下，产生硅液滴的可能性提高，因此避免了使蚀刻时的温度比外延生长工序的温度低。但是，本发明人专心研究的结果可知，通过将蚀刻温度设为1500～1550℃，能够抑制硅液滴的发生，并且能够使SSB的长度充分短。
蚀刻工序，可以其他缺陷的降低量(数)为指标独立地预先设定。进而，通过预先测定梯形缺陷的在面内的分布，调整外延生长条件、生长装置的部件的结构，能够调整面内的梯形缺陷所占的比例以使得其变小。
在独立地设定的蚀刻条件下预测上底的长度，根据预先测定所把握的梯形缺陷的形状的分布和需要的生长膜厚，设定使梯形缺陷的下底的长度为规定以下的外延生长条件。由此，例如能够使在SiC外延晶片中存在的梯形缺陷2中的倒梯形缺陷的比例成为50％以上、或者成为75％以上，能够将成为致命缺陷的梯形缺陷的下底的总延长量抑制为较小、并且能够减少其他的缺陷。
实施例
以下对本发明的实施例进行说明。本发明并不仅限定于以下的实施例。
“由C/Si比带来的影响”
(实施例1)
作为SiC单晶基板，准备了3英寸的4H-SiC单晶基板。4H-SiC单晶基板，相对于(0001)Si面向＜11-20＞方向偏移的偏移角为4度。在此，4度的偏移角允许有±0.5°程度的偏差。
接着，将准备的3英寸的4H-SiC单晶基板设置于热壁行星型晶片自公转型CVD装置中，对4H-SiC单晶基板的表面进行了使用了氢气的气体蚀刻。蚀刻的温度设为与外延生长的温度相同的1630℃。
一边向蚀刻后的4H-SiC单晶基板的表面供给作为原料气体的硅烷、丙烷、作为载气的氢气，一边在生长压力15kPa、生长温度1630℃的条件下进行外延生长，直至外延层的厚度达到10μm为止。此时，C/Si比设为0.95。
图5是在实施例1的SiC外延晶片上确认到的梯形缺陷的光学表面检查装置图像。作为光学表面检查装置，使用了光学表面检查装置カンデラ(KLA Tencor公司制Candela6300)。图示左侧为偏移上游。除了光学表面检查装置カンデラ以外，也可使用共焦微分干涉光学系表面检查装置SICA(レーザーテック公司制)来确认该图像(省略图观察)。
与上底以及下底垂直的垂线和梯形缺陷的斜边构成的角θ，在将从上底向下底扩展的角度设为正角时，为θ＝-62°。
角度θ作为存在于距离SiC外延晶片中央28mm的位置的任意的10个点的梯形缺陷的平均值而求得。由于为晶片自公转型，因此成为大致圆对象的分布，成为比28mm靠内侧的梯形缺陷的角度θ小于-62°(下底变得更短的角度)的分布。此时，存在于SiC外延晶片内的梯形缺陷的90％以上为倒梯形形状。
(实施例2)
除了将C/Si比设为1.00这一点以外，在与实施例1同样的条件下制作了SiC外延晶片。图6是在实施例2的SiC外延晶片上确认到的梯形缺陷的光学表面检查装置图像。图示左侧为偏移上游。与上底以及下底垂直的垂线和梯形缺陷的斜边构成的角θ，在将从上底向下底扩展的角度设为正角时，为θ＝0°。
(比较例1)
除了将C/Si比设为1.05这一点以外，在与实施例1同样的条件下制作了SiC外延晶片。图7是在比较例1的SiC外延晶片上确认到的梯形缺陷的光学表面检查装置图像。图示左侧为偏移上游。与上底以及下底垂直的垂线和梯形缺陷的斜边构成的角θ，在将从上底向下底扩展的角度设为正角时，为θ＝75°。
图8表示实施例1、2以及比较例1的角θ相对于C/Si比的关系，所述角θ是与上底以及下底垂直的垂线和梯形缺陷的斜边构成的角。θ≤0时，台阶流下游侧的下底的长度为台阶流上游侧的上底的长度以下。若C/Si比为1.0以下，则能够使梯形缺陷的一部分为倒梯形缺陷。
“由外延生长温度带来的影响”
(参考例1)
除了将生长温度设为1650℃这一点以外，在与比较例1同样的条件下制作了SiC外延晶片。其结果，与上底以及下底垂直的垂线和梯形缺陷的斜边构成的角θ，在将从上底向下底扩展的角度设为正角时，为θ＝80°。
(参考例2)
除了将生长温度设为1610℃这一点以外，在与比较例1同样的条件下制作了SiC外延晶片。其结果，与上底以及下底垂直的垂线和梯形缺陷的斜边构成的角θ，在将从上底向下底扩展的角度设为正角时，为θ＝66°。
图9表示比较例1以及参考例1、2的角θ相对于外延生长温度的关系，所述角θ是与上底以及下底垂直的垂线和梯形缺陷的斜边构成的角。如图9所示，随着温度变低，角度θ变小。即，通过降低实施例1以及实施例2的外延生长时的温度条件，能得到下底的长度更小的倒梯形缺陷。
“由外延生长速度带来的影响”
(参考例3)
除了将外延层的生长速度设为参考例1的1.5倍以外，在与参考例1同样的条件下制作了SiC外延晶片。与上底以及下底垂直的垂线和梯形缺陷的斜边构成的角θ，在将从上底向下底扩展的角度设为正角时，为θ＝87°。
(参考例4)
除了将外延层的生长速度设为参考例1的2倍以外，在与参考例1同样的条件下制作了SiC外延晶片。与上底以及下底垂直的垂线和梯形缺陷的斜边构成的角θ，在将从上底向下底扩展的角度设为正角时，为θ＝86°。
图10表示参考例1、3以及4的角θ相对于外延生长速度的关系，所述角θ是与上底以及下底垂直的垂线和梯形缺陷的斜边构成的角。如图10所示，梯形缺陷的形状不依赖于外延生长的生长速度。
“由蚀刻温度带来的影响”
(实施例3)
除了将蚀刻的温度设为1550℃以外，在与实施例1同样的条件下制作了SiC外延晶片。图11示意地表示CVD装置的在实施例3以及后述的实施例4中的升温条件。如图11所示，升温至蚀刻温度后，从达到了规定的蚀刻温度(图11的Et温度)的时刻开始维持温度15分钟并且进行了蚀刻。其后，用5分钟升温到规定的外延生长温度(外延温度)，保持1分钟后，进行了外延生长。
(实施例4)
除了将蚀刻的温度设为1500℃以外，在与实施例3同样的条件下制作了SiC外延晶片。
图12是表示外延层表面的梯形缺陷的上底的长度相对于蚀刻温度的曲线图。梯形缺陷的上底的长度，是使用上述的SICA测定任意的10个点，求出平均值来作为其值。实施例1的梯形缺陷的上底的长度为328μm，实施例3的梯形缺陷的上底的长度为135μm，实施例4的梯形缺陷的上底的长度为90μm。蚀刻温度越低，能使梯形缺陷的上底的长度越短。
另外，另行地在同样的蚀刻温度下对基板仅进行蚀刻而不进行外延生长，然后将取出的基板的表面用SICA同样地测定来进行比较，也确认出外延生长后的表面的梯形缺陷的上底的长度与仅进行了蚀刻、且进行外延生长之前的SSB的长度大致一致。
“由SiC外延晶片的面内的位置带来的影响”
使用比较例1的SiC晶片，来确认了SiC外延晶片的每个测定位置的梯形缺陷的形状。图13是在SiC外延晶片的每个测定位置确认到的梯形缺陷的SICA像。从图示右侧开始依次为对SiC外延晶片的中央、距离SiC外延晶片的中央28mm的位置、距离SiC外延晶片的中央31mm的位置进行测定所得到的图像。如图13所示，随着接近SiC外延晶片的端部，下底的长度变长。可以认为这是因为即使在SiC外延晶片面内也产生了少许的C/Si比的偏差的缘故。
附图标记说明
1：SiC单晶基板；11：短台阶束(SSB)；12：平台；13：台阶；2：SiC外延层；20：梯形缺陷；21：上底；22：下底；25：倒梯形缺陷；26：上底；27：下底；100：SiC外延晶片。

Claims (7)

1.一种SiC外延晶片，是在从(0001)面向＜11-20＞方向的偏移角为4度以下的SiC单晶基板上形成有SiC外延层的SiC外延晶片，其特征在于，
所述SiC外延晶片中含有的、在外延层表面形成为线状的梯形缺陷，包含偏移下游的下底的长度为偏移上游的上底的长度以下的倒梯形缺陷。
2.根据权利要求1所述的SiC外延晶片，所述梯形缺陷中的所述倒梯形缺陷的比例为50％以上。
3.根据权利要求1或2所述的SiC外延晶片，在所述倒梯形缺陷中，具有所述偏移下游的下底的长度为0、形状为三角形的缺陷。
4.一种SiC外延晶片的制造方法，是制造权利要求1～3的任一项所述的SiC外延晶片的方法，具有：
在SiC单晶基板上蚀刻的蚀刻工序；和
在蚀刻后的SiC单晶基板上使外延层生长的外延生长工序，
在所述蚀刻工序之前，测定梯形缺陷的在面内的分布，根据所把握的梯形缺陷的形状的分布和需要的生长膜厚，设定使梯形缺陷的下底的长度为300μm以下的外延生长条件，
在所述外延生长工序中，Si系原料气体和C系原料气体的浓度比C/Si为1.0以下。
5.根据权利要求4所述的SiC外延晶片的制造方法，所述外延生长工序中的温度为1630℃以下。
6.根据权利要求4或5所述的SiC外延晶片的制造方法，在所述蚀刻工序中，蚀刻气体为硅烷(SiH4)气体。
7.根据权利要求4或5所述的SiC外延晶片的制造方法，所述蚀刻工序中的温度比所述外延生长工序中的温度低。
CN201680011723.9A 2015-03-03 2016-02-16 SiC外延晶片、SiC外延晶片的制造方法 Active CN107407007B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015041315 2015-03-03
JP2015-041315 2015-03-03
PCT/JP2016/054417 WO2016140051A1 (ja) 2015-03-03 2016-02-16 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法

Publications (2)

Publication Number Publication Date
CN107407007A CN107407007A (zh) 2017-11-28
CN107407007B true CN107407007B (zh) 2022-04-26

Family

ID=56849258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680011723.9A Active CN107407007B (zh) 2015-03-03 2016-02-16 SiC外延晶片、SiC外延晶片的制造方法

Country Status (6)

Country Link
US (1) US10865500B2 (zh)
EP (1) EP3266907A4 (zh)
JP (1) JP6723219B2 (zh)
KR (1) KR102044616B1 (zh)
CN (1) CN107407007B (zh)
WO (1) WO2016140051A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111799324A (zh) * 2015-05-18 2020-10-20 住友电气工业株式会社 碳化硅外延基板、碳化硅半导体装置及其制造方法
JP6690282B2 (ja) 2016-02-15 2020-04-28 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6832240B2 (ja) * 2017-05-26 2021-02-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6585799B1 (ja) * 2018-10-15 2019-10-02 昭和電工株式会社 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
JP7230551B2 (ja) * 2019-02-07 2023-03-01 住友電気工業株式会社 炭化珪素エピタキシャル層の厚みの測定方法
JP2020170816A (ja) * 2019-04-05 2020-10-15 三菱電機株式会社 炭化珪素エピタキシャルウエハ、炭化珪素エピタキシャルウエハの製造方法、電力変換装置
CN113463191B (zh) * 2021-07-23 2022-11-29 上海天岳半导体材料有限公司 一种表面颗粒物少的晶片及其处理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576666A (zh) * 2009-08-28 2012-07-11 昭和电工株式会社 SiC外延晶片及其制造方法
CN102656297A (zh) * 2009-12-14 2012-09-05 昭和电工株式会社 SiC外延晶片及其制造方法
CN103228827A (zh) * 2010-11-17 2013-07-31 新日铁住金株式会社 外延碳化硅单晶基板的制造方法
CN103649385A (zh) * 2011-07-19 2014-03-19 昭和电工株式会社 SiC外延晶片及其制造方法、以及SiC外延晶片的制造装置
CN103765559A (zh) * 2011-09-09 2014-04-30 昭和电工株式会社 SiC外延晶片及其制造方法
WO2014156394A1 (ja) * 2013-03-27 2014-10-02 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法、及び同ウエハの製造装置、並びに炭化珪素半導体素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581081B2 (ja) * 2004-03-25 2010-11-17 独立行政法人産業技術総合研究所 エピタキシャルウエハ作製時に用いる炭化珪素平滑化基板の作製方法、炭化珪素基板表面の平滑化及びＳｉＣエピタキシャル成長に用いる装置
JP2006273631A (ja) 2005-03-28 2006-10-12 Komatsu Electronic Metals Co Ltd シリコン単結晶の製造方法およびアニールウェーハおよびアニールウェーハの製造方法
JP4987792B2 (ja) * 2008-04-17 2012-07-25 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP4719314B2 (ja) 2009-01-30 2011-07-06 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576666A (zh) * 2009-08-28 2012-07-11 昭和电工株式会社 SiC外延晶片及其制造方法
CN102656297A (zh) * 2009-12-14 2012-09-05 昭和电工株式会社 SiC外延晶片及其制造方法
CN103228827A (zh) * 2010-11-17 2013-07-31 新日铁住金株式会社 外延碳化硅单晶基板的制造方法
CN103649385A (zh) * 2011-07-19 2014-03-19 昭和电工株式会社 SiC外延晶片及其制造方法、以及SiC外延晶片的制造装置
CN103765559A (zh) * 2011-09-09 2014-04-30 昭和电工株式会社 SiC外延晶片及其制造方法
WO2014156394A1 (ja) * 2013-03-27 2014-10-02 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法、及び同ウエハの製造装置、並びに炭化珪素半導体素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Study of triangular defects and inverted pyramids in 4H-SiC 4° off-cut (0001) Si face epilayers;A. Shrivastava，et al.;《Journal of Crystal Growth》;20080805;第310卷(第20期);4443-4450 *

Also Published As

Publication number Publication date
KR20170102021A (ko) 2017-09-06
US20180016706A1 (en) 2018-01-18
US10865500B2 (en) 2020-12-15
JP6723219B2 (ja) 2020-07-15
EP3266907A1 (en) 2018-01-10
JPWO2016140051A1 (ja) 2017-12-14
WO2016140051A1 (ja) 2016-09-09
KR102044616B1 (ko) 2019-11-13
EP3266907A4 (en) 2018-10-24
CN107407007A (zh) 2017-11-28

Similar Documents

Publication Publication Date Title
CN107407007B (zh) SiC外延晶片、SiC外延晶片的制造方法
KR101727544B1 (ko) 탄화 규소 반도체장치의 제조방법
JP5273741B2 (ja) エピタキシャルＳｉＣ単結晶基板及びエピタキシャルＳｉＣ単結晶基板の製造方法
JP4850960B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
KR101494122B1 (ko) 에피택셜 탄화 규소 단결정 기판 및 그 제조 방법
US9988738B2 (en) Method for manufacturing SiC epitaxial wafer
US20080318359A1 (en) Method of manufacturing silicon carbide semiconductor substrate
JP5637086B2 (ja) エピタキシャルウエハ及び半導体素子
US20230268177A1 (en) SiC EPITAXIAL WAFER AND METHOD FOR MANUFACTURING SAME
KR20150002066A (ko) 에피택셜 웨이퍼
US10774444B2 (en) Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions
KR20140137795A (ko) 에피택셜 웨이퍼
JP7302716B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
KR102128495B1 (ko) 에피택셜 웨이퍼

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Lishennoco Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Showa electrical materials Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20230512

Address after: Tokyo, Japan

Patentee after: Showa electrical materials Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: SHOWA DENKO Kabushiki Kaisha

TR01 Transfer of patent right