CN102576666A - SiC外延晶片及其制造方法 - Google Patents

SiC外延晶片及其制造方法 Download PDF

Info

Publication number
CN102576666A
CN102576666A CN2010800376876A CN201080037687A CN102576666A CN 102576666 A CN102576666 A CN 102576666A CN 2010800376876 A CN2010800376876 A CN 2010800376876A CN 201080037687 A CN201080037687 A CN 201080037687A CN 102576666 A CN102576666 A CN 102576666A
Authority
CN
China
Prior art keywords
gas
sic epitaxial
epitaxial wafer
substrate
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800376876A
Other languages
English (en)
Other versions
CN102576666B (zh
Inventor
百瀬賢治
田岛裕
坂口泰之
小田原道哉
宫坂佳彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN102576666A publication Critical patent/CN102576666A/zh
Application granted granted Critical
Publication of CN102576666B publication Critical patent/CN102576666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种在晶片的整个面没有台阶束的无台阶束的SiC外延晶片及其制造方法。本发明的碳化硅半导体装置的制造方法，其特征在于，具备：将以5°以下的偏轴角倾斜的4H-SiC单晶基板研磨到其表面的晶格无序层变为3nm以下的工序；在氢气氛下，使研磨后的基板为1400～1600℃，将其表面清洁化的工序；向清洁化后的基板的表面，以浓度比C/Si为0.7～1.2同时地供给碳化硅的外延生长所需要的量的SiH4气体和C3H8气体，使碳化硅外延生长的工序；和同时地停止SiH4气体和C3H8气体的供给，保持基板温度直到排出SiH4气体和C3H8气体，其后进行降温的工序。

Description

SiC外延晶片及其制造方法
技术领域
本发明涉及SiC外延晶片及其制造方法，特别是涉及无台阶束(free ofstep bunching)的SiC外延晶片及其制造方法。
本申请基于在2009年8月28日在日本提出的专利申请2009-198872号要求优先权，将其内容援引于本申请中。
背景技术
作为对于地球温室化问题的应对，要求节能技术提高。在很多的技术项目被采纳的过程中，降低电力转换时的能量损失的功率电子学技术处于基础技术的位置。功率电子学以往使用硅(Si)半导体进行技术改良从而使性能提高，但认为从硅的材料物性的极限来看其性能提高也正在接近极限。因此，与硅相比较大地取得物性极限的碳化硅(SiC)正在受到期待。碳化硅具有相对于硅例如带隙约为3倍、绝缘破坏电场强度约为10倍、热导率约为3倍的优异的物性，面向功率器件、高频器件、高温工作器件等的应用正被期待。
为了SiC器件的实用化的促进，高品质的晶体生长技术、高品质的外延生长技术的确立是不可缺少的。
SiC具有较多的多型，但为了制作实用的SiC器件，主要使用的是4H-SiC。作为SiC器件的基板，使用由采用升华法等制作的块状晶体加工成的SiC单晶晶片，通常，采用化学气相沉积法(CVD)在其上形成成为SiC器件的活性区域的SiC外延膜。在外延膜中容易混入与用于基板的多型不同的多型，例如，在基板使用了4H-SiC的情况下，3C-SiC和/或8H-SiC混入。为了抑制它们的混入，外延生长一般是使SiC单晶基板微倾斜从而使其阶流(step-flow)生长(来自原子阶的横向生长)来进行。
<台阶束及其观察和评价>
在SiC基板直到2英寸左右的尺寸的情况下，该微倾斜角度(偏轴角)主要使用8°。在该偏轴角下，晶片表面的台阶(terrace)宽度小，可容易地得到阶流生长。但是，偏轴角越大，从SiC锭得到的晶片枚数就越少。因此，在3英寸以上的SiC基板中，从削减成本的观点来看，主要使用4°左右的偏轴角的基板。在为4°左右的偏轴角时，晶片表面的台阶宽度与为8°的偏轴角度的场合相比成为2倍，因此进入台阶端的迁移原子的进入速度、即台阶端的生长速度容易产生偏差。其结果，具有快的生长速度的台阶追赶具有慢的生长速度的台阶从而进行合体，产生台阶束(台阶聚束、台阶积累，step bunching)。特别是在外延表面为Si面的情况下，由于与C面相比表面原子的迁移被抑制，因此容易产生台阶束。在此，所谓台阶束，是指在表面原子台阶(通常为2～10原子层左右)聚集并合体的现象，也有时指该表面的阶差本身。在非专利文献1中表示了典型的台阶束。
以往，台阶束的观察和评价通过微分干涉显微镜等的光学显微镜和具有原子分辨率的原子力显微镜(AFM)的组合来进行的情况较多(例如，非专利文献1、2)。
<气体蚀刻和原料气体的供给>
在SiC单晶基板上形成SiC外延膜时，以往，在进行了机械研磨后，顺序进行化学机械研磨(CMP)和气体蚀刻，进行了SiC单晶基板的表面处理后，采用化学气相沉积法形成了SiC外延膜。气体蚀刻是为了起因于研磨工序的损伤和研磨痕(擦痕)的除去和表面平坦化，作为预处理在1500℃左右的高温下主要使用氢气进行蚀刻的处理。
在气体蚀刻时，一边将作为SiC外延膜的原料气体的丙烷(C3H8)气体添加到氢气氛中一边进行(专利文献1、专利文献2的段落[0002]和非专利文献3)。如非专利文献3所示，氢气蚀刻是为了得到良好的外延表面所必需的，但仅为氢时显示出产生了Si小滴(droplet)，通过添加C3H8，有可抑制其产生的效果。
但是，如果由研磨引起的损伤和研磨痕(擦痕)在气体蚀刻后的基板表面还残留，则存在下述问题：其后在形成于该基板表面的外延膜中会导入异种多型和/或位错、层积缺陷等。另一方面，如果为了避免该问题，延长气体蚀刻时间使蚀刻量增加，则存在下述问题：本次在基板表面产生表面再构成，在外延生长开始前在基板表面产生台阶束。
因此，为了抑制该台阶束的产生，作为使蚀刻量减少的方法，曾提出了在气体蚀刻时一边将作为原料气体的硅烷(SiH4)气体添加到氢气中一边进行的方法(专利文献2)。
在专利文献1和2的任一种方法中，都是添加作为SiC外延膜的原料气体的C3H8气体或SiH4气体来进行气体蚀刻，但在气体蚀刻后不排出该添加气体，原样地继续导入其他的气体来进入SiC外延膜的成膜工序(专利文献1的图2、专利文献2的图4)。即，成为下述状态：在开始SiC外延膜的生长前，在SiC基板的表面已经存在丙烷(C3H8)气体或硅烷(SiH4)气体。
这样，在如专利文献1和2所代表的现在一般进行的方法中，在开始SiC外延膜的生长时，没有同时地进行作为原料气体的C3H8气体和SiH4气体的供给。
现有技术文献
专利文献1：日本专利第4238357号公报
专利文献2：日本特开2005-277229号公报
非专利文献1：Mater.Sci.Forum 527-529，(2006)pp.239-242
非专利文献2：Journal Cryst.Growth 291，(2006)pp.370-374
非专利文献3：Journal Cryst.Growth 291，(2002)pp.1213-1218
发明内容
具有原子分辨率的AFM(以下也称为「通常的AFM」)可以直接观察表面的原子排列，但是最大观察范围为10～20μm□左右，其以上的宽范围的测定在机构上困难。但是，认识到SiC外延膜表面的台阶束是从晶片的端连续到端的，因此通过与光学显微镜组合，该AFM的机构上的缺点也没有特别的不方便。
另外，在非专利文献2中，为了观察比AFM宽的范围的200μm～1mm□左右的范围，使用了微分干涉显微镜。但是，该微分干涉显微镜存在不能够将台阶的高度定量化，并且，在倍率特别大时不能够检测数nm的高度的台阶的不良情况。
台阶束妨碍SiC外延膜表面的平坦化，因此为了SiC器件的高性能化需要抑制其产生。由于台阶束是表面的阶差，因此特别是在SiC外延膜表面形成氧化膜，对其界面通电的MOSFET(金氧半场效晶体管，Metal-Oxide-Semiconductor Field Effect Transistor)中，有时其存在对工作性能和可靠性造成致命的影响。因此，一直以来抑制该台阶束的研究在积极地进行。
包括该MOSFET在内的SiC功率器件的活性区域比通常的AFM的测定范围大。因此为了得到能够制作具有优异特性的器件的外延生长表面，采用通常的AFM或微分干涉显微镜进行的评价不能说是充分的。
另外，如上述那样，一般在气体蚀刻时添加作为原料气体的C3H6气体或SiH4气体来进行，其后不排出该添加气体而原样地继续导入其他气体进行了SiC外延膜的成膜工序。该情况下，这些原料气体向基板表面的供给没有同时进行。虽然也有时仅利用氢气进行蚀刻，但原料气体向基板表面的同时供给的重要性并没有被认识。
<短的台阶束>
本发明者们组合使用高度方向的灵敏度为与AFM相同的程度，并且使用激光能够观察比微分干涉显微镜宽的范围的光学式表面检查装置和宽范围观察型的AFM(以下也称为「宽范围观察型AFM」)，采用现有的方法进行抑制了台阶束的SiC外延晶片的观察和评价，发现了：通常的AFM和微分干涉显微镜难以捕捉的台阶束作为表面的标准的状态存在。
重新清楚了存在的台阶束以平均100μm左右的间隔存在，在[1-100]方向具有100～500μm的长度。另外，虽以后叙述，但该台阶束是螺旋位错显现于生长表面而形成的浅坑(shallow pit)在表面形成阶差，并以此为原因而产生的，螺旋位错原本包含于作为外延生长膜的基板使用的SiC单晶基板中，因此可以说起因于基板。
另一方面，以往已知的台阶束(以下，也称为「以往的台阶束」)以平均1.5μm左右的间隔存在，在[1-100]方向具有5mm以上的长度(再者，在本说明书中，在密勒指数的表述中，“-”意指附在其紧后面的指数的杠)。另外，其产生由以下那样的机理引起。原来SiC单晶基板的表面有偏轴角度，因此在表面存在与之对应的原子台阶。该原子台阶在外延生长或气体蚀刻的过程中移动。如果在台阶间的移动速度产生偏差，则这些台阶彼此相互合体，与基板中的位错无关地产生以往的台阶束。
因此，在本说明书中，将重新清楚了其存在的台阶束与以往的台阶束进行区别，记载为「短的台阶束」。
图1表示采用通常的AFM(Veeco Instrument公司制Dimension V)观察的SiC外延晶片表面的10μm□的AFM像(立体显示的表面立体像)。图1(a)是表示以往的台阶束的AFM像，图1(b)是表示短的台阶束的AFM像。
在得到图1(b)中用箭头A表示的AFM像的情况下，或者，不是单画面的扫描而是通过悬臂的数次的往复扫描得到这样的AFM像的一部分的情况下，判断为噪声，或者判断为并不是表示表面的标准的状态而是观察了偶尔具有特异的状态的区域，通常移动到其他区域进行观察。因此，短的台阶束虽可以说以往在通常的AFM和微分干涉显微镜中也应该被观察到，但至少没有认识到是表示SiC外延膜表面的标准的状态的。
图2表示采用在本发明中使用的宽范围观察型AFM(キ一エンス公司制纳米级混合显微镜VN-8000)观察的SiC外延膜表面的200μm□的AFM像。
图2(a)是表示以往的台阶束的AFM像，图2(b)是表示短的台阶束的AFM像。
对于以往的台阶束，如图2(a)所示，与通常的AFM像同样，可以观察到以平均1.5μm左右的间隔存在。与此相对，可知图2(b)中2根线(箭头B、C)以相等的间隔被稳定地观察到。在200μm□的宽范围中可以这样稳定地观察台阶并非表示简单的噪声或特异的表面区域，而且，证明与以往的台阶束性质不同的台阶束的存在。
由于利用其他表面检查装置也确认短的台阶束的存在，因此进行了采用使用激光的光学式表面检查装置(KLA-Tencor公司制Candela CS20)的观察。该光学式表面检查装置，测定范围是数μm□～4英寸以上的晶片整个面、比宽范围观察型AFM大，因此也适合于测定短的台阶束的密度。
所谓在本发明中使用的光学式表面检查装置(利用与KLA-Tencor公司制Candela CS20相同的原理进行表面检查的装置)，其特征在于，具有相对于晶片倾斜地入射激光，检测来自晶片表面的散射光的强度、以及反射光的强度和反射位置的系统。晶片的表面被螺旋式扫描(spiral scan)。由于反射位置以描绘晶片表面的凹凸的方式变化，因此从该位置信息可以算出粗糙度(表面粗糙度)。为了提取与台阶束对应的周期的表面粗糙度信息，在计算时使用100μm的滤波器，除去晶片表面的长周期的起伏信息。
但是，台阶束在[1-100]方向上并行，因此螺旋式扫描中，在激光和扫描方向并行的区域中，检测不到台阶。因此，在粗糙度信息的计算上，选择一般的极坐标中的55°～125°和235°～305°的各自70°的范围。另外，由于螺旋式扫描的中心成为激光几乎不动的特异点，因此其附近的反射光的位置信息没有反映粗糙度。因此，中心的φ10mm的范围从计算区域排除在外。这样设定的计算范围为晶片整个面的约35％，但对于台阶束，该范围的形态大致反映晶片整个面。这样计算出的粗糙度与使用AFM测定的粗糙度存在相关性，因此可知符合实际的表面形态。
<短的台阶束的产生起源>
图3表示利用光学式表面检查装置观察了短的台阶束的SiC外延晶片的采用微分干涉显微镜的观察结果。如用箭头所示，可以确认显著的浅坑和与之相伴的短的台阶束。在外延层表面的浅坑的深度为6.3nm。
此外，图4表示为了确认该浅坑的起源而进行了KOH蚀刻后的采用微分干涉显微镜的观察结果。如用箭头表示其一部分那样，可以确认螺旋位错的存在和相伴的短的台阶束。由此，可以推测短的台阶束是由于在表面产生了的浅坑的阶差阻碍阶流生长的结果而产生的。这样，可以理解短的台阶束的产生的起源是由从基板继承的外延层中的螺旋位错所引起的浅坑。
如以上那样，本发明者们通过组合光学式表面检查装置和宽范围观察型AFM这些与以往不同的表面检查装置，观察和评价SiC外延膜表面，由此发现了该短的台阶束并非是表面的特异的状态，而是作为标准的状态存在。而且，本发明者们反复专心研究的结果，弄清了短的台阶束的起源，并且实现了抑制其产生，制造无台阶束的SiC外延晶片的方法。
可以认为该短的台阶束的存在成为品质偏差的主要原因之一。
另外，本发明者发现了：在SiC外延晶片膜的成膜中，向SiC单晶基板表面同时地供给碳化硅的外延生长所需要的量的SiH4气体和C3H8气体的重要性。
本发明是鉴于上述情况完成的，其目的是提供在晶片的整个面没有台阶束的无台阶束的SiC外延晶片及其制造方法。
本发明者们发现其产生起源与以往的台阶束不同，起因于SiC基板的台阶束，以此为开端，首先，发现了为了不使以该基板为起因的台阶束产生，在基板的研磨工序中需要的条件。并且，发现了：对在该条件下研磨了的SiC单晶基板实施气体蚀刻，准备SiC单晶基板，使用该SiC单晶基板，以规定的浓度比向基板表面同时地供给碳化硅的外延生长所需要的量的SiH4气体和C3H8气体进行成膜，进而同时地停止供给，保持基板温度直到除去气体，其后进行降温，由此可得到无台阶束的SiC外延晶片。
外延生长为了抑制与用于基板的多型不同的多型混入，使SiC单晶基板微倾斜使其阶流生长(来自原子阶的横向生长)来进行。一般通过将倾斜角度设为0.4°以上，使台阶端在生长表面出现，进行阶流生长。在本发明中也优选设为0.4°以上的倾斜角。
本发明在作为容易产生台阶束的低偏轴角度的基板的5°以下的场合是有效的。本发明的效果在倾斜角度为0.4°～5°的范围是有效的，在倾斜角度为2°以上的情况下基板上的台阶宽度窄，阶流生长被促进从而容易得到镜面，因此特别有效。
此外，一般所销售的4°偏离基板，倾斜角度的标准范围是3.5°～4.5°，但对于具有该倾斜角范围的4°偏离基板，本发明是特别有效的。4°偏离基板由于容易得到镜面，与以往使用的作为标准品的8°偏离基板相比，从单晶切取的场合的损失较少，因此价格低。因此，通过对4°偏离基板应用本申请的技术，可以得到品质良好且成本低的外延晶片。
本发明提供以下的方案。
(1)一种SiC外延晶片，是在以0.4°～5°的偏轴角(偏离角；off-axis angle)倾斜的4H-SiC单晶基板上形成了SiC外延层的SiC外延晶片，其特征在于，在通过使用激光的光学式表面检查装置测定了上述SiC外延晶片层的表面的情况下，上述表面的平方平均粗糙度Rq为1.3nm以下。
在本发明中，所谓「使用激光的光学式表面检查装置」，是指利用与KLA-Tencor公司制Candela CS20相同的原理进行表面检查的装置。
(2)一种SiC外延晶片，是在以0.4°～5°的偏轴角倾斜的4H-SiC单晶基板上形成了SiC外延层的SiC外延晶片，其特征在于，在通过原子力显微镜测定了上述SiC外延晶片层的表面的情况下，上述表面的平方平均粗糙度Rq为1.0nm以下，并且，最大高低差Ry为3.0nm以下。
(3)根据前项(1)或(2)的任一项所述的SiC外延晶片，其特征在于，上述晶片的外延层表面的台阶的线密度为5mm-1以下。
(4)根据前项(3)所述的SiC外延晶片，其特征在于，上述台阶与起因于上述SiC外延层中的螺旋位错的浅坑连接。
(5)一种SiC外延晶片的制造方法，其特征在于，具备：将以0.4°～5°的偏轴角倾斜的4H-SiC单晶基板研磨到其表面的晶格无序层变为3nm以下的工序；在氢气氛下，使上述研磨后的基板的表面为1400～1600℃，将其表面清洁化的工序；向上述清洁化后的基板的表面，以浓度比C/Si为0.7～1.2同时地供给碳化硅的外延生长所需要的量的SiH4气体和C3H8气体，使碳化硅外延生长的工序；和同时地停止上述SiH4气体和C3H8气体的供给，保持基板温度直到排出SiH4气体和C3H8气体，其后进行降温的工序。
在本发明中，所谓「碳化硅的外延生长所需要的量」，在提高了温度的基板的表面，来自基板的Si和C的脱离(升华)和吸附(生长)同时发生，在脱离>吸附的情况下成为气体蚀刻，在脱离<吸附的情况下成为生长的形态，但在气体蚀刻(清洁化工序)时添加SiH4和/或C3H8的情况下(下项(6))，由于这些原料气体的量少，因此即使添加原料气体也仅发生优势的气体蚀刻，因此是以明确与气体蚀刻时的SiH4气体和/或C3H8的供给量的差异的意思使用的表达。
另外，在本发明中，所谓「同时供给」，意指：虽不需要达到完全同一时刻，但以数秒以内的差供给。在后述的实施例中示出的装置中，如果将SiH4气体和C3H8气体供给的时间差设为5秒以内，则可以抑制台阶束的产生。同时供给与台阶束的产生如何相关其机理并不清楚，但推测与成膜开始初期的2种原料气体的空间浓度分布有关系。由于该原料气体的空间浓度分布也依赖于装置的形状和构成，因此不能够叙述所允许的供给时间差的具体的数值，但若为本领域技术人员，则通过以数秒单位的时间差调查台阶束的产生，可以发现本发明的同时供给所允许的时间差。
(6)根据前项(5)所述的SiC外延晶片的制造方法，其特征在于，向上述氢气氛添加SiH4气体和/或C3H8气体进行上述清洁化工序，进行上述外延生长的工序，在排出上述添加了的气体后开始。
根据上述的构成，可以提供无台阶束的SiC外延晶片。
附图说明
图1是利用通常的AFM观察SiC外延晶片表面的台阶束的像，(a)是表示以往的台阶束的像，(b)是表示短的台阶束的像。
图2是利用宽范围观察型AFM观察SiC外延晶片表面的台阶束的像，(a)是表示以往的台阶束的像，(b)是表示短的台阶束的像。
图3是利用微分干涉显微镜观察含有短的台阶束的SiC外延晶片的像。
图4是利用微分干涉显微镜观察在KOH蚀刻后在图3中使用的晶片的像。
图5是利用宽范围观察型AFM观察SiC外延晶片表面的像，(a)是表示本发明的SiC外延晶片的像，(b)是表示现有的SiC外延晶片的像。
图6是利用使用激光的光学式表面检查装置观察SiC外延晶片表面的像，(a)是表示本发明的SiC外延晶片的像，(b)是表示现有的SiC外延晶片的像。
图7(a)是利用透射型电子显微镜观察本发明的SiC单晶基板表面的截面的像，(b)是(a)的放大像。
图8(a)是利用透射型电子显微镜观察现有的SiC单晶基板表面的截面的像，(b)是(a)的放大像。
图9是将比较例2的SiC外延晶片表面，(a)利用使用激光的光学式表面检查装置观察的像，(b)利用宽范围观察型AFM观察的像。
具体实施方式
以下，对于作为应用了本发明的一实施方式的SiC外延晶片及其制造方法，使用附图详细地说明。
[SiC外延晶片]
图5和图6表示利用宽范围观察型AFM和使用激光的光学式表面检查装置(KLA-Tencor公司制Candela CS20)，观察了在以4°的偏轴角倾斜的4H-SiC单晶基板上形成了SiC外延层的作为本发明的实施方式的SiC外延晶片的结果。
图5(a)是本发明的SiC外延晶片的表面的200μm□的宽范围观察型AFM像。另外，图5(b)是现有的SiC外延晶片表面的200μm□的宽范围观察型AFM像。
在本发明的SiC外延晶片中，完全观察不到台阶(台阶的线密度为0根/mm-1)。对于该样品的其他区域，也基本观察不到台阶。因此，可知实现了无台阶束，台阶的线密度为5mm-1以下。另外，表面的平方平均粗糙度Rq为0.4nm，最大高低差Ry为0.7nm。在相同的样品中随机地选出的3个区域的平均的Rq为0.52nm，并且，平均的Ry为0.75nm。因此，可知观察了的表面的平方平均粗糙度Rq为1.0nm以下，并且，最大高低差Ry为3.0nm以下。
与此相对，在现有的SiC外延晶片中，以线密度340根/mm-1观察到多数的台阶合体了的台阶束。该样品的其他3个区域的平均的台阶线密度为362根/mm-1。另外，可知台阶超出观察范围地延伸。
另外，表面的平方平均粗糙度Rq为2.4nm，最大高低差Ry为3.6nm。在相同样品中随机地选出的3个区域的平均的Rq为3.2nm，并且，平均的Ry为4.5nm。
图6(a)和(b)分别表示对于图5(a)和(b)的同一样品的1mm□范围，采用使用激光的光学式表面检查装置观察的像(以下，也称为「坎德拉像」)。
观察了的表面的平方平均粗糙度Rq，本发明的SiC外延晶片为1.2nm。因此，可知为1.3nm以下。与此相对，现有的SiC外延晶片为1.7nm，可知本发明与现有的SiC外延晶片的表面平坦性具有明显的差异。
[SiC外延晶片的制造方法]
以下，对于作为应用了本发明的一实施方式的SiC外延晶片的制造方法详细地说明。
<研磨工序>
在研磨工序中，研磨4H-SiC单晶基板直到其表面的晶格无序层成为3nm以下。
在本说明书中，所谓「晶格无序层」，是指在TEM的晶格像(可以确认晶格的像)中，与SiC单晶的原子层(晶格)对应的条纹状结构或其条纹的一部分变得不明了的层。
首先，为了说明「晶格无序层」的存在和特征，图7和图8表示研磨工序后的SiC单晶基板的表面附近的透射型电子显微镜(TEM)像。
图7(a)、(b)是表示本发明的SiC单晶基板的例子的TEM像。
在图7(a)中示出的TEM像中不能够观察表面的平坦性的无序。另外，在作为其放大像的晶格像(图7(b))中，仅在最上层的原子层(晶格)观察到无序，从其下的原子层(晶格)可以观察到明了的条纹状结构。用箭头夹住的层是「晶格无序层」。
从该TEM像可以确认表面的「晶格无序层」为3nm以下。
图8(a)、(b)是表示在表面存在3nm以上的晶格无序层的SiC单晶基板的例子的TEM像。
在图8(a)中示出的TEM像中观察到明显的表面平坦性的无序，另外，即使在图8(a)中看上去平坦的部分，在作为其放大像的晶格像(图8(b))中，也可以从表面遍及6nm以上观察到条纹状结构的无序。
在该TEM像中可以观察7nm左右的「晶格无序层」(像中的右侧的用箭头夹住的层)，可知在该样品中表面的「晶格无序层」不能够达到3nm以下。
以下，对于本工序的实施方式进行说明。
研磨工序包括通常被称为磨光(lap)的粗研磨、被称为抛光的精密研磨、以及作为超精密研磨的化学机械研磨(以下，也称为CMP)等的多个研磨工序。研磨工序利用湿式进行的情况较多，但在该工序中共同的是一边向贴附了研磨布的旋转的平台上供给研磨浆液，一边压挤粘结了碳化硅基板的研磨头来进行。在本发明中使用的研磨浆液基本上以它们的形态使用，但若为使用研磨浆液的湿式研磨则不管形态。
作为磨粒使用的粒子，只要是在该pH区域中不溶解而分散的粒子即可。在本发明中优选研磨液的pH低于2，该情况下，作为研磨粒子可以使用金刚石、碳化硅、氧化铝、氧化钛、氧化硅等。在本发明中，作为磨粒使用的是平均粒径为1～400nm、优选为10～200nm、进一步优选为10～150nm的研磨粒子。为了得到良好的最终加工面，从粒径小的粒子被廉价地市售的方面考虑，优选二氧化硅。进一步优选为胶体二氧化硅。胶体二氧化硅等的研磨剂的粒径可以根据加工速度、表面粗糙度等的加工特性适当选择。在要求更高的研磨速度的情况下可以使用粒径大的研磨材料。在需要面粗糙度小、即高度地平滑的面时，可以使用小的粒径的研磨材料。平均粒径超过400nm的粒子价格高昂但研磨速度不高，并不经济。粒径低于1nm那样的极端小的粒子，研磨速度显著地降低。
作为研磨材料粒子的添加量为1质量％～30质量％，优选为1.5质量％～15质量％。如果超过30质量％则研磨材料粒子的干燥速度变快，成为擦痕的原因的可能性变高，且不经济。另外，研磨材料粒子低于1质量％时加工速度变得过低，因此不优选。
本发明中的研磨浆液是水系研磨浆液，在20℃下的pH低于2.0，优选低于1.5，进一步优选低于1.2。在pH为2.0以上的区域得不到充分的研磨速度。另一方面，通过将浆液设为低于pH2，即使在通常的室内环境下，对于碳化硅的化学反应性也显著增加，能够进行超精密研磨。认为是下述机理：碳化硅不是通过在研磨浆液中的氧化物粒子的机械作用被直接除去，而是研磨液使碳化硅单晶表面化学反应成为氧化硅，磨粒将该氧化硅机械作用地除去。因此，为了得到没有擦伤和加工改性层的平滑的面，将研磨液组成设为碳化硅容易反应的液性，即将pH设为低于2，和作为磨粒选定具有适度的硬度的氧化物粒子是非常重要的。
研磨浆液使用至少1种以上的酸，优选使用2种以上的酸，来进行调整使得pH低于2。作为酸优选无机酸，作为无机酸优选盐酸、硝酸、磷酸、硫酸。使用多种酸较有效的原因并不清楚，但已通过实验确认，多种酸相互作用，有提高效果的可能性。作为酸的添加量，例如，在硫酸0.5～5质量％、磷酸0.5～5质量％、硝酸0.5～5质量％、盐酸0.5～5质量％的范围，适当选定种类和量，使得pH低于2即可。
无机酸较有效是因为，与有机酸相比为强酸，对调整为规定的强酸性研磨液极其合适。当使用有机酸时，在强酸性研磨液的调整上伴有困难。
碳化硅的研磨通过下述操作来进行：通过对于因强酸性研磨液而在碳化硅的表面生成的氧化膜的反应性，利用氧化物粒子除去氧化层，但为了加速该表面氧化，如果向研磨浆液添加氧化剂则可确认更加优异的效果。作为氧化剂，可举出过氧化氢、高氯酸、重铬酸钾、过硫酸铵硫酸盐等。例如，若为过氧化氢水则加入0.5～5质量％，优选加入1.5～4质量％，由此研磨速度提高，但氧化剂并不限定于过氧化氢水。
在研磨浆液中，为了抑制研磨材料的凝胶化可以添加凝胶化防止剂。作为凝胶化防止剂的种类，可优选使用1-羟基乙叉-1，1-二膦酸(1-HydroxyEthylidene-1，1-Diphosphonic Acid)、氨基三亚乙基膦酸等的磷酸酯系的螯合剂。凝胶化防止剂以0.01～6质量％的范围添加，优选以0.05～2质量％添加。
在本发明的研磨工序中，为了使表面的晶格无序层为3nm以下，优选：在CMP前的机械研磨中，将加工压力设为350g/cm2以下，使用直径为5μm以下的磨粒，由此将损伤层抑制为50nm，而且，优选：在CMP中，优选作为研磨浆液含有平均粒径为10nm～150nm的研磨材料粒子和无机酸，在20℃下的pH低于2，进一步优选：研磨材料粒子为二氧化硅，含有1质量％～30质量％，更优选无机酸为盐酸、硝酸、磷酸、硫酸之中的至少1种。
<清洁化(气体蚀刻)工序>
在清洁化工序中，在氢气氛下，使上述研磨后的基板为1400～1600℃，将其表面清洁化(气体蚀刻)。
以下，对于本工序的实施方式进行说明。
气体蚀刻是将SiC单晶基板保持在1400～1600℃，将氢气体的流量设为40～120slm，将压力设为100～250mbar，进行5～30分钟。
将研磨后的SiC单晶基板洗涤后，将基板安置在外延生长装置，例如量产型的多枚行星型CVD装置内。向装置内导入氢气后，将压力调整为100～250mbar。其后，提高装置的温度，将基板温度设为1400～1600℃，优选为1480℃以上，通过氢气进行1～30分钟的基板表面的气体蚀刻。在该条件下进行采用氢气的气体蚀刻的情况下，蚀刻量为0.05～0.4μm左右。
基板表面因研磨工序受到损伤，认为不仅存在在TEM中作为「晶格无序层」可以检测的损伤，还直到更深地存在不能由TEM检测的晶格的应变等。气体蚀刻以除去这样受到损伤的层(以下，也称为「损伤层」)作为目的，但如果气体蚀刻不充分，损伤层残留，则在外延生长层中会导入异种多型和/或位错、层积缺陷等，另外，如果过度实施蚀刻，则在基板表面产生表面再构成，在外延生长开始前产生台阶束。因此，将损伤层和气体蚀刻量最佳化是重要的，本发明者们专心研究的结果，作为无台阶束的SiC外延晶片的制造中的充分条件，发现了将基板表面的晶格无序层减薄到3nm以下时的损伤层和上述的气体蚀刻条件的组合。
对于清洁化(气体蚀刻)工序后的基板的表面，可以确认使用光学式表面检查装置分析了晶片整个面的35％以上的区域的外延层最表面的平方平均粗糙度Rq为1.3nm以下。另外，在使用原子力显微镜测定的情况下，可以确认在10μm□下时为1.0nm以下，另外，在200μm□下时为1.0nm以下，并且在200μm□观察到的长度为100～500μm的台阶束(短的台阶束)中的最大高低差Ry为3.0nm以下。另外，可以确认该台阶的线密度为5mm-1以下。在此后的成膜工序和降温工序中，维持该基板表面的平坦性变得重要。
也可以向氢气中添加SiH4气体和/或C3H8气体。有时短的台阶束伴随起因于螺旋位错的浅坑产生，为了使反应器内的环境成为富Si，向氢气中添加低于0.009摩尔％的浓度的SiH4气体进行气体蚀刻，由此可以使浅坑的深度较浅，可以抑制伴随浅坑的短的台阶束的产生。
<成膜(外延生长)工序>
在成膜(外延生长)工序中，向上述清洁化后的基板的表面，以浓度比C/Si为0.7～1.2同时地供给碳化硅的外延生长所需要的量的SiH4气体和C3H8气体，外延生长碳化硅。
另外，如上述那样，所谓「同时地供给」，意指不需要达到完全同一时刻，而是以数秒以内的差供给。在使用后述的实施例中示出的アイクストロン公司制的Hot Wall SiC CVD的情况下，若SiH4气体和C3H8气体的供给时间差为5秒以内，则可以制造无台阶束的SiC外延晶片。
SiH4气体和C3H8气体的各流量、压力、基板温度分别为15～150sccm、3.5～60sccm、80～250mbar、1400～1600℃的范围，一边控制膜厚和载流子浓度的均匀性、生长速度一边决定。通过与成膜开始同时地导入氮气作为掺杂气体，可以控制外延层中的载流子浓度。作为抑制生长中的台阶束的方法，已知为了增加在生长表面的Si原子的迁移，降低供给的原料气体的浓度比C/Si，在本发明中C/Si为0.7～1.2。另外，生长速度为每小时3～20μm左右。生长的外延层通常对于膜厚为5～20μm左右，对于载流子浓度为2～15×1015cm-3左右。
<降温工序>
在降温工序中，同时地停止SiH4气体和C3H8气体的供给，保持基板温度直到排出SiH4气体和C3H8气体，其后进行降温。
成膜后，停止SiH4气体和C3H8气体的供给以及作为掺杂气体导入的氮气，进行降温，此时也在SiC外延膜表面发生气体蚀刻，会使表面的形态恶化。为了抑制该表面形态的恶化，停止SiH4气体和C3H8气体的供给的定时(时机；timing)和降温的定时是重要的。可知：同时地停止SiH4气体和C3H8气体的供给后，保持生长温度直到供给的这些气体从基板表面消失，其后以平均每分50℃左右的速度降温到室温，由此形态的恶化被抑制。
[实施例]
以下，通过实施例更详细地说明本发明，但本发明不限定于这些实施例。
在本实施例中，作为原料气体使用SiH4气体和C3H8气体，作为掺杂气体使用N2气体，作为载气和蚀刻气体使用H2气体或HCl气体，利用作为量产型的多枚行星型CVD装置的アイクストロン公司制的Hot WallSiC CVD，在相对于4H-SiC单晶的(0001)面向<11-20>轴向倾斜了4°的Si面生长SiC外延膜。对于得到的外延晶片表面的粗糙度，使用光学式表面检查装置(KLA-Tencor公司制、Candela CS20)和通常的AFM以及宽范围观察型AFM进行了调查。所谓宽范围观察型AFM，是与通常的AFM相比纵向的分辨率降低，但另一方面具有200μm□左右的观察区域的AFM。
(实施例1)
在研磨工序中，CMP前的机械研磨使用直径为5μm以下的磨粒，以加工压力为350g/cm2进行。另外，CMP是使用作为研磨材料粒子使用平均粒径为10～150nm的二氧化硅粒子，作为无机酸含有硫酸，在20℃下的pH为1.9的研磨浆液进行了30分钟。
将研磨后的基板进行RCA洗涤后，导入到生长装置内。再者，所谓RCA洗涤，是对于Si晶片一般所采用的湿式洗涤方法，使用混合了硫酸-氨-盐酸和过氧化氢水的溶液以及氢氟酸水溶液，可以除去基板表面的有机物和重金属、粒子。
清洁化(气体蚀刻)工序，使氢气的流量为90slm、反应器内压力为200mbar、基板温度为1550℃，进行了10分钟。
SiC外延生长工序，是以将SiH4气体和C3H8气体的流量设为48sccm、17.6sccm，并向基板面同时地供给的方式供给C3H8气体后，3秒后，供给SiH4气体。C/Si选择了1.1。将反应器内压力设为200mbar，将基板温度设为1550℃，实施2小时生长工序，形成厚度为10μm的SiC外延层。
对于这样制作了的SiC外延晶片，利用宽范围观察型AFM和光学式表面检查装置测定了的结果分别如图5(a)、图6(a)所示，利用光学式表面检查装置测定了的Rq为1.2nm，利用宽范围观察型AFM测定了的Rq为0.4nm，最大高低差Ry为0.7nm，观察不到台阶束。
(实施例2)
与实施例1除了气体蚀刻的条件以外在相同的条件下制造了SiC外延晶片。在气体蚀刻工序中，向氢气中添加0.008摩尔％的浓度的SiH4气体来进行的方面与实施例1不同。
对于这样制作了的SiC外延晶片，利用光学式表面检查装置和宽范围观察型AFM测定。观察到与实施例1同样的图像，利用光学式表面检查装置测定了的Rq为1.1nm，利用宽范围观察型AFM测定了的Rq为0.4nm，最大高低差Ry为0.7nm。
(比较例1)
在SiC外延生长工序中，将SiH4气体和C3H8气体以浓度比C/Si为1.9导入，并且，导入C3H8气体，30秒后导入SiH4气体，除此以外在与实施例1相同的条件下制作了SiC外延晶片。
制作了的SiC外延晶片的利用光学式表面检查装置、宽范围观察型AFM测定的像分别如图6(b)、图5(b)所示。
在坎德拉像和AFM像中，在晶片表面整体观察到以往的台阶束。利用光学式表面检查装置测定的平方平均粗糙度Rq为1.7nm，利用宽范围观察型AFM测定的平方平均粗糙度Rq为2.4nm，最大高低差Ry为3.6nm。
(比较例2)
在SiC外延生长工序中，导入C3H8气体，30秒后，导入SiH4气体，除此以外，在与实施例1相同的条件下制作了SiC外延晶片。因此，在与比较例1的比较中，将SiH4气体和C3H8气体以浓度比C/Si为1.1导入的方面不同。
图9(a)、(b)对于制作了的SiC外延晶片显示坎德拉像、宽范围观察型AFM像。
利用光学式表面检查装置测定的平方平均粗糙度Rq为1.4nm，利用宽范围观察型AFM测定的平方平均粗糙度Rq为1.4nm，最大高低差Ry为2.8nm。台阶的线密度为10根/mm-1。
在坎德拉像和AFM像中的任一个中都观察不到以往的台阶束。该结果，显示出SiH4气体和C3H8气体以及浓度比C/Si对抑制以往的台阶束的产生是重要的。而且，确认了通过将浓度比C/Si设为0.7～1.2的范围可以抑制以往的台阶束的产生。
另一方面，在图9(a)的坎德拉像中，如利用箭头表示其一部分那样，在1mm□观察到多个短的台阶束。该短的台阶束是本发明者们发现的，抑制该短的台阶束的产生对无台阶束的SiC外延晶片的制作是不可缺少的。而且，本发明者们专心研究的结果，发现了：通过向使「晶格无序层」为3nm以下的SiC单晶基板的气体蚀刻后的表面，以浓度比C/Si为0.7～1.2同时地供给碳化硅的外延生长所需要的量的SiH4气体和C3H8气体，由此可以抑制短的台阶束的产生。
产业上的利用可能性
本发明的SiC外延晶片是无台阶束的SiC外延晶片，可以在功率器件、高频器件、高温工作器件等各种的碳化硅半导体装置的制造中使用。

Claims (6)

1.一种SiC外延晶片，是在以0.4°～5°的偏轴角倾斜的4H-SiC单晶基板上形成了SiC外延层的SiC外延晶片，其特征在于，在通过使用激光的光学式表面检查装置测定了所述SiC外延晶片层的表面的情况下，所述表面的平方平均粗糙度Rq为1.3nm以下。
2.一种SiC外延晶片，是在以0.4°～5°的偏轴角倾斜的4H-SiC单晶基板上形成了SiC外延层的SiC外延晶片，其特征在于，在通过原子力显微镜测定了所述SiC外延晶片层的表面的情况下，所述表面的平方平均粗糙度Rq为1.0nm以下，并且，最大高低差Ry为3.0nm以下。
3.根据权利要求1或2的任一项所述的SiC外延晶片，其特征在于，所述晶片的外延层表面的台阶的线密度为5mm-1以下。
4.根据权利要求3所述的SiC外延晶片，其特征在于，所述台阶与起因于所述SiC外延层中的螺旋位错的浅坑连接。
5.一种SiC外延晶片的制造方法，其特征在于，具备：
将以0.4°～5°的偏轴角倾斜的4H-SiC单晶基板研磨到其表面的晶格无序层变为3nm以下的工序；
在氢气氛下，使所述研磨后的基板为1400～1600℃，将其表面清洁化的工序；
向所述清洁化后的基板的表面，以浓度比C/Si为0.7～1.2同时地供给碳化硅的外延生长所需要的量的SiH4气体和C3H8气体，使碳化硅外延生长的工序；和
同时地停止所述SiH4气体和C3H8气体的供给，保持基板温度直到排出SiH4气体和C3H8气体，其后进行降温的工序。
6.根据权利要求5所述的SiC外延晶片的制造方法，其特征在于，
向所述氢气氛添加SiH4气体和/或C3H8气体来进行所述清洁化工序，所述外延生长的工序在排出所述添加了的气体后开始。
CN201080037687.6A 2009-08-28 2010-08-25 SiC外延晶片及其制造方法 Active CN102576666B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009198872A JP4959763B2 (ja) 2009-08-28 2009-08-28 ＳｉＣエピタキシャルウェハ及びその製造方法
JP198872/2009 2009-08-28
PCT/JP2010/064375 WO2011024854A1 (ja) 2009-08-28 2010-08-25 ＳｉＣエピタキシャルウェハ及びその製造方法

Publications (2)

Publication Number Publication Date
CN102576666A true CN102576666A (zh) 2012-07-11
CN102576666B CN102576666B (zh) 2015-10-21

Family

ID=43627954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080037687.6A Active CN102576666B (zh) 2009-08-28 2010-08-25 SiC外延晶片及其制造方法

Country Status (6)

Country Link
US (2) US8823015B2 (zh)
EP (1) EP2472568B1 (zh)
JP (1) JP4959763B2 (zh)
KR (1) KR101369577B1 (zh)
CN (1) CN102576666B (zh)
WO (1) WO2011024854A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104018216A (zh) * 2014-06-12 2014-09-03 西安电子科技大学 4H-SiC同质外延生长系统
CN104704150A (zh) * 2012-11-15 2015-06-10 新日铁住金株式会社 碳化硅单晶基板及其制法
CN104810248A (zh) * 2015-04-08 2015-07-29 中国电子科技集团公司第五十五研究所 适用于4°和8°偏轴硅面碳化硅衬底的原位处理方法
CN104952708A (zh) * 2014-03-24 2015-09-30 三菱电机株式会社 碳化硅半导体装置的制造方法
CN105658847A (zh) * 2014-02-28 2016-06-08 新日铁住金株式会社 外延碳化硅晶片的制造方法
CN106233430A (zh) * 2014-04-18 2016-12-14 国立研究开发法人产业技术综合研究所 碳化硅外延晶片及其制造方法
CN106715767A (zh) * 2014-10-01 2017-05-24 住友电气工业株式会社 碳化硅外延基板
CN106795649A (zh) * 2015-04-17 2017-05-31 富士电机株式会社 半导体的制造方法以及SiC基板
CN107208311A (zh) * 2015-02-18 2017-09-26 新日铁住金株式会社 碳化硅单晶块的制造方法和碳化硅单晶块
CN107407007A (zh) * 2015-03-03 2017-11-28 昭和电工株式会社 SiC外延晶片、SiC外延晶片的制造方法
CN109642343A (zh) * 2016-08-31 2019-04-16 昭和电工株式会社 SiC外延晶片及其制造方法、大凹坑缺陷检测方法、缺陷识别方法
CN110637109A (zh) * 2017-05-26 2019-12-31 昭和电工株式会社 SiC外延晶片及其制造方法
US11293115B2 (en) 2016-08-31 2022-04-05 Showa Denko K.K. Method for producing a SiC epitaxial wafer containing a total density of large pit defects and triangular defects of 0.01 defects/cm2 or more and 0.6 defects/cm2 or less
US11320388B2 (en) 2016-08-31 2022-05-03 Showa Denko K.K. SiC epitaxial wafer containing large pit defects with a surface density of 0.5 defects/CM2 or less, and production method therefor

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102859654B (zh) * 2010-05-10 2016-01-13 三菱电机株式会社 碳化硅外延晶片及其制造方法、外延生长用碳化硅块状衬底及其制造方法
WO2012005142A1 (ja) * 2010-07-09 2012-01-12 旭硝子株式会社 研磨剤および研磨方法
JP5897834B2 (ja) 2011-07-19 2016-03-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5999687B2 (ja) * 2011-08-31 2016-09-28 ローム株式会社 ＳｉＣエピタキシャルウエハおよびそれを用いたＳｉＣ半導体素子
JP5961357B2 (ja) 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
KR20140076566A (ko) 2011-10-07 2014-06-20 아사히 가라스 가부시키가이샤 탄화규소 단결정 기판 및 연마액
JP5076020B2 (ja) * 2011-10-25 2012-11-21 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
WO2013069067A1 (ja) * 2011-11-11 2013-05-16 学校法人関西学院 ナノメーター標準原器及びナノメーター標準原器の製造方法
KR101942536B1 (ko) * 2011-12-19 2019-01-29 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
KR101936170B1 (ko) * 2011-12-19 2019-01-08 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
KR101936171B1 (ko) * 2011-12-19 2019-04-04 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼
KR101942514B1 (ko) * 2011-12-16 2019-01-28 엘지이노텍 주식회사 탄화규소 증착 방법 및 탄화규소 에피 웨이퍼
WO2013089463A1 (en) * 2011-12-16 2013-06-20 Lg Innotek Co., Ltd. Method for deposition of silicon carbide and silicon carbide epitaxial wafer
KR20130076365A (ko) * 2011-12-28 2013-07-08 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼
JP5400228B1 (ja) 2012-04-27 2014-01-29 三井金属鉱業株式会社 ＳｉＣ単結晶基板
KR101926694B1 (ko) * 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101926678B1 (ko) * 2012-05-31 2018-12-11 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
JP6037671B2 (ja) 2012-06-19 2016-12-07 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6036200B2 (ja) * 2012-11-13 2016-11-30 富士電機株式会社 炭化珪素半導体装置の製造方法
WO2014076831A1 (ja) * 2012-11-19 2014-05-22 株式会社日立製作所 半導体検査装置、及び荷電粒子線を用いた検査方法
JP6123408B2 (ja) 2013-03-26 2017-05-10 三菱電機株式会社 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
JP6112712B2 (ja) 2013-03-27 2017-04-12 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウエハの製造方法
JP2014189442A (ja) 2013-03-27 2014-10-06 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法
WO2014196394A1 (ja) * 2013-06-04 2014-12-11 新日鐵住金株式会社 エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法及びエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板
KR101947926B1 (ko) * 2014-07-16 2019-02-13 쇼와 덴코 가부시키가이샤 에피택셜 탄화규소 웨이퍼의 제조 방법
CN110747507B (zh) 2014-08-01 2021-03-19 住友电气工业株式会社 外延晶片
DE112015003959T5 (de) * 2014-08-29 2017-05-18 Sumitomo Electric Industries Ltd. Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
WO2016051935A1 (ja) * 2014-10-03 2016-04-07 日本碍子株式会社 半導体素子用のエピタキシャル基板およびその製造方法
KR102136000B1 (ko) 2015-02-18 2020-07-20 쇼와 덴코 가부시키가이샤 에피택셜 탄화 규소 단결정 웨이퍼의 제조 방법 및 에피택셜 탄화 규소 단결정 웨이퍼
CN104779141A (zh) * 2015-04-16 2015-07-15 中国科学院半导体研究所 低偏角碳化硅同质外延材料的制作方法
KR102106722B1 (ko) * 2015-07-29 2020-05-04 쇼와 덴코 가부시키가이샤 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법
JP6584253B2 (ja) * 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
JP6573514B2 (ja) * 2015-09-17 2019-09-11 昭和電工株式会社 ＳｉＣ単結晶基板の前処理方法及びエピタキシャルＳｉＣウェハの製造方法
DE112016004600T5 (de) * 2015-10-07 2018-06-21 Sumitomo Electric Industries, Ltd. Epitaktisches Siliziumkarbidsubstrat und Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE102016202523A1 (de) * 2016-02-18 2017-08-24 Sicrystal Ag Verfahren zur Reinigung eines einkristallinen SiC-Substrats sowie SiC-Substrat
JP7125252B2 (ja) * 2017-08-30 2022-08-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
KR102381395B1 (ko) 2017-09-18 2022-04-01 한국전기연구원 절연 또는 반절연 ６Ｈ-ＳｉＣ 기판에 구현된 ＳｉＣ 반도체 소자 및 그 제조 방법
WO2021111835A1 (ja) * 2019-12-02 2021-06-10 住友電気工業株式会社 炭化珪素基板および炭化珪素基板の製造方法
KR102399813B1 (ko) * 2019-12-20 2022-05-19 주식회사 포스코 탄화규소 에피 웨이퍼 및 그 제조방법
JPWO2022092166A1 (zh) 2020-10-28 2022-05-05

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237272A (zh) * 1997-08-27 1999-12-01 松下电器产业株式会社 碳化硅衬底及其制造方法以及使用碳化硅衬底的半导体元件
CN1377311A (zh) * 1999-06-24 2002-10-30 高级技术材料公司 在沿<1100>方向切割的基片上生长的碳化硅外延层
JP2005311348A (ja) * 2004-03-26 2005-11-04 Kansai Electric Power Co Inc:The バイポーラ型半導体装置およびその製造方法
CN1950548A (zh) * 2004-05-14 2007-04-18 丰田自动车株式会社 SiC单晶的生长方法和由该方法生长的SiC单晶
JP2008004888A (ja) * 2006-06-26 2008-01-10 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法。
CN101404249A (zh) * 2008-11-07 2009-04-08 中国电子科技集团公司第五十五研究所 一种制作基本上没有台阶形貌的碳化硅外延层的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4238357B2 (ja) * 2003-08-19 2009-03-18 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
JP4581081B2 (ja) 2004-03-25 2010-11-17 独立行政法人産業技術総合研究所 エピタキシャルウエハ作製時に用いる炭化珪素平滑化基板の作製方法、炭化珪素基板表面の平滑化及びＳｉＣエピタキシャル成長に用いる装置
KR100853991B1 (ko) * 2004-03-26 2008-08-25 간사이 덴료쿠 가부시키가이샤 바이폴라형 반도체 장치 및 그의 제조방법
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
JP4839646B2 (ja) * 2005-03-18 2011-12-21 住友電気工業株式会社 炭化珪素半導体の製造方法および炭化珪素半導体の製造装置
JP2008222509A (ja) * 2007-03-14 2008-09-25 Matsushita Electric Ind Co Ltd ＳｉＣエピタキシャル膜付き単結晶基板の製造方法
JP5267773B2 (ja) 2008-02-22 2013-08-21 コニカミノルタアドバンストレイヤー株式会社 撮像レンズ、撮像装置、デジタル機器、及び撮像レンズの製造方法
US20110156058A1 (en) * 2009-02-04 2011-06-30 Hitachi Metals, Ltd. Silicon carbide monocrystal substrate and manufacturing method therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237272A (zh) * 1997-08-27 1999-12-01 松下电器产业株式会社 碳化硅衬底及其制造方法以及使用碳化硅衬底的半导体元件
CN1377311A (zh) * 1999-06-24 2002-10-30 高级技术材料公司 在沿<1100>方向切割的基片上生长的碳化硅外延层
JP2005311348A (ja) * 2004-03-26 2005-11-04 Kansai Electric Power Co Inc:The バイポーラ型半導体装置およびその製造方法
CN1950548A (zh) * 2004-05-14 2007-04-18 丰田自动车株式会社 SiC单晶的生长方法和由该方法生长的SiC单晶
JP2008004888A (ja) * 2006-06-26 2008-01-10 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法。
CN101404249A (zh) * 2008-11-07 2009-04-08 中国电子科技集团公司第五十五研究所 一种制作基本上没有台阶形貌的碳化硅外延层的方法

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104704150A (zh) * 2012-11-15 2015-06-10 新日铁住金株式会社 碳化硅单晶基板及其制法
CN104704150B (zh) * 2012-11-15 2018-06-12 新日铁住金株式会社 碳化硅单晶基板及其制法
CN105658847A (zh) * 2014-02-28 2016-06-08 新日铁住金株式会社 外延碳化硅晶片的制造方法
CN105658847B (zh) * 2014-02-28 2018-08-10 昭和电工株式会社 外延碳化硅晶片的制造方法
US9957638B2 (en) 2014-03-24 2018-05-01 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
CN104952708A (zh) * 2014-03-24 2015-09-30 三菱电机株式会社 碳化硅半导体装置的制造方法
CN104952708B (zh) * 2014-03-24 2018-09-18 三菱电机株式会社 外延晶圆、半导体装置以及碳化硅半导体装置的制造方法
CN106233430B (zh) * 2014-04-18 2019-08-06 国立研究开发法人产业技术综合研究所 碳化硅外延晶片及其制造方法
CN106233430A (zh) * 2014-04-18 2016-12-14 国立研究开发法人产业技术综合研究所 碳化硅外延晶片及其制造方法
CN104018216A (zh) * 2014-06-12 2014-09-03 西安电子科技大学 4H-SiC同质外延生长系统
CN106715767A (zh) * 2014-10-01 2017-05-24 住友电气工业株式会社 碳化硅外延基板
CN107208311A (zh) * 2015-02-18 2017-09-26 新日铁住金株式会社 碳化硅单晶块的制造方法和碳化硅单晶块
CN107208311B (zh) * 2015-02-18 2019-12-10 昭和电工株式会社 碳化硅单晶块的制造方法和碳化硅单晶块
CN107407007A (zh) * 2015-03-03 2017-11-28 昭和电工株式会社 SiC外延晶片、SiC外延晶片的制造方法
CN107407007B (zh) * 2015-03-03 2022-04-26 昭和电工株式会社 SiC外延晶片、SiC外延晶片的制造方法
CN104810248B (zh) * 2015-04-08 2017-08-08 中国电子科技集团公司第五十五研究所 适用于4°和8°偏轴硅面碳化硅衬底的原位处理方法
CN104810248A (zh) * 2015-04-08 2015-07-29 中国电子科技集团公司第五十五研究所 适用于4°和8°偏轴硅面碳化硅衬底的原位处理方法
CN106795649A (zh) * 2015-04-17 2017-05-31 富士电机株式会社 半导体的制造方法以及SiC基板
CN106795649B (zh) * 2015-04-17 2019-12-17 富士电机株式会社 半导体的制造方法以及SiC基板
US11293115B2 (en) 2016-08-31 2022-04-05 Showa Denko K.K. Method for producing a SiC epitaxial wafer containing a total density of large pit defects and triangular defects of 0.01 defects/cm2 or more and 0.6 defects/cm2 or less
CN109642343B (zh) * 2016-08-31 2021-10-26 昭和电工株式会社 SiC外延晶片及其制造方法、大凹坑缺陷检测方法、缺陷识别方法
CN109642343A (zh) * 2016-08-31 2019-04-16 昭和电工株式会社 SiC外延晶片及其制造方法、大凹坑缺陷检测方法、缺陷识别方法
US11320388B2 (en) 2016-08-31 2022-05-03 Showa Denko K.K. SiC epitaxial wafer containing large pit defects with a surface density of 0.5 defects/CM2 or less, and production method therefor
US11961736B2 (en) 2016-08-31 2024-04-16 Resonac Corporation SiC epitaxial wafer, production method therefor, and defect identification method
US11107892B2 (en) 2017-05-26 2021-08-31 Showa Denko K.K. SiC epitaxial wafer and method for producing same
CN110637109B (zh) * 2017-05-26 2021-09-07 昭和电工株式会社 SiC外延晶片及其制造方法
CN110637109A (zh) * 2017-05-26 2019-12-31 昭和电工株式会社 SiC外延晶片及其制造方法

Also Published As

Publication number Publication date
CN102576666B (zh) 2015-10-21
US8823015B2 (en) 2014-09-02
EP2472568A1 (en) 2012-07-04
JP4959763B2 (ja) 2012-06-27
KR20120046282A (ko) 2012-05-09
JP2011049496A (ja) 2011-03-10
KR101369577B1 (ko) 2014-03-04
EP2472568A4 (en) 2017-08-02
WO2011024854A1 (ja) 2011-03-03
US20120146056A1 (en) 2012-06-14
US20140339571A1 (en) 2014-11-20
EP2472568B1 (en) 2022-01-12

Similar Documents

Publication Publication Date Title
CN102576666B (zh) SiC外延晶片及其制造方法
CN102656297B (zh) SiC外延晶片及其制造方法
CN103765559B (zh) SiC外延晶片及其制造方法
JP5384714B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP5076020B2 (ja) ＳｉＣエピタキシャルウェハ
CN102985601B (zh) 半导体材料的平滑方法及使用其制造的晶片
Gong et al. Investigation on the surface characterization of Ga-faced GaN after chemical-mechanical polishing
US9988738B2 (en) Method for manufacturing SiC epitaxial wafer
EP2924150B1 (en) ß-GA2O3-BASED SINGLE CRYSTAL SUBSTRATE
CN101410950A (zh) 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法
CN101802273A (zh) 外延SiC单晶衬底及外延SiC单晶衬底的制造方法
US8815710B2 (en) Silicon epitaxial wafer and method for production thereof
WO2013058352A1 (ja) Ｉｉｉ族窒化物半導体結晶
KR102523231B1 (ko) C 면 GaN 기판
JP5604577B2 (ja) ＳｉＣエピタキシャルウェハ
Gong et al. Investigation on the variation of the step-terrace structure on the surface of polished GaN wafer
KR20220118998A (ko) Iii족 질화물 단결정 기판 및 그 제조 방법
Kim et al. On-axis Si-face 4H-SiC epitaxial growth with enhanced polytype stability by controlling micro-steps during the H 2 etching process
JP5124690B2 (ja) ＳｉＣエピタキシャルウェハ
JP5706722B2 (ja) ＺｎＯ系化合物半導体結晶の表面欠陥の検出方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Lishennoco Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Showa electrical materials Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20230517

Address after: Tokyo, Japan

Patentee after: Showa electrical materials Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: SHOWA DENKO Kabushiki Kaisha

TR01 Transfer of patent right