CN1237272A - 碳化硅衬底及其制造方法以及使用碳化硅衬底的半导体元件 - Google Patents

碳化硅衬底及其制造方法以及使用碳化硅衬底的半导体元件 Download PDF

Info

Publication number
CN1237272A
CN1237272A CN98801243A CN98801243A CN1237272A CN 1237272 A CN1237272 A CN 1237272A CN 98801243 A CN98801243 A CN 98801243A CN 98801243 A CN98801243 A CN 98801243A CN 1237272 A CN1237272 A CN 1237272A
Authority
CN
China
Prior art keywords
mentioned
carborundum crystals
silicon carbide
carbide substrates
carborundum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98801243A
Other languages
English (en)
Inventor
北畠真
内田正雄
高桥邦方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1237272A publication Critical patent/CN1237272A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/913—Graphoepitaxy or surface modification to enhance epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12576—Boride, carbide or nitride component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12674—Ge- or Si-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

在衬底1的碳化硅晶体生长表面1a中,一边保持硅原子2相对于碳原子处于过剩状态,一边利用MBE法等使碳化硅薄膜进行外延生长。由此,可在低温下以良好的再现性形成结晶性良好的碳化硅衬底。即使在1300℃以下的低温下也能进行该生长,可形成高浓度掺杂膜·选择生长膜·在六方晶体上的立方晶体碳化硅的生长膜。此外,在六方晶体上使立方晶体碳化硅实现结晶化时,进而使用向(数1)方向倾斜的偏移切割衬底对于防止孪晶的发生是有效的。

Description

碳化硅衬底及其制造方法以及使用碳化硅衬底的半导体元件
技术领域
本发明涉及具有六方晶体或立方晶体的晶体结构的碳化硅衬底、或层叠了具有这些互不相同的晶体系列的晶体层的碳化硅衬底、这些碳化硅衬底的同质外延生长或异质外延生长的制造方法以及使用这些碳化硅衬底的半导体元件。
背景技术
碳化硅晶体由于其带隙宽、饱和电子速度大、热传导率高等，具有作为半导体材料的较为理想的特性，故近年来引人注目，目前在市场上能买到并正在使用6H或4H六方晶体碳化硅的单晶衬底。此外，特别是由于关于预期能利用于高速、高输出功率的半导体元件的六方晶体碳化硅，目前还难以生长能作为衬底使用的大型的单晶，故正在使用在硅的单晶衬底上以异质外延方式生长的薄膜等。
上述那样的碳化硅晶体，例如将硅烷及丙烷等混合气体作为原料、将氢作为运载气体、利用超过1300℃的温度、通常约1500℃的高温的常压CVD法等来形成。
但是，碳化硅晶体的详细的生长机理还没有搞清楚，故在工业上还没有充分地完成掌握了原料气体的供给量与衬底温度的关系并对其进行控制、以良好的再现性来外延生长碳化硅薄膜的技术。因此，具体地说，现有的碳化硅衬底的制造技术存在以下那样的各种问题。
首先，由于在碳化硅的晶体生长中需要上述那样的高温，故难以进行被掩蔽的选择区域中的晶体生长，或进行高浓度的氮掺杂。即，由于没有能充分地耐受上述那样的高温的掩蔽材料，故难以进行图形刻蚀，使其只在预定的区域中进行晶体生长，特别是因为难以对碳化硅进行有选择的刻蚀，故难以形成所希望的半导体元件及半导体电路。此外，如果在上述那样的高温下进行氮掺杂，则容易产生晶体生长膜的皱裂等，例如难以进行5×1018个/cm3以上的程度的高浓度掺杂。此外，由于在高温下的晶体生长中所供给的原料气体的分解及在衬底表面上的附着、再蒸镀等机理是复杂的，故更加难以掌握原料气体的供给量与衬底温度的关系并对其进行控制、以良好的再现性来外延生长碳化硅薄膜等。再有，T.Kimoto等在J.Applied Physics Vol.73，No.2 1993(pp.726-732)中提出了通过使用具有对于{0001}面的下述(式4)方向的偏移切割(offcut)面的碳化晶体衬底以台阶流(stepflow)方式生长晶体等在较低的温度下形成6H六方晶体碳化硅晶体的技术，但即使在该情况下也需要加热到约1200℃。
(数4)
[1120]
其次，以外延方式生长结晶性良好的六方晶体碳化硅或立方晶体碳化硅的单晶薄膜是困难的。特别是，如果在硅衬底上形成立方晶体碳化硅晶体，则晶格失配很大，难以得到良好的结晶性。此外，即使例如在6H六方晶体碳化硅晶体上形成等情况下，往往生长包含因孪晶(twin)的发生而引起的的双定位边界(double positioning boundary)的立方晶体碳化硅晶体。再有，本申请的发明者在日本国特开平7-172997号公报中提出了通过使碳化硅晶体的生长表面中的硅原子相对于碳原子处于过剩状态来形成具有(001)面的立方晶体碳化硅薄膜或通过使碳原子相对于硅原子处于过剩状态来形成具有(111)面的立方晶体碳化硅薄膜或具有(0001)面的六方晶体碳化硅薄膜的方法。但即使在该情况下，虽然可得到比较良好的结晶性，但要可靠地或大幅度地抑制孪晶的发生等也是困难的。
再有，不能在碳化硅衬底上通过良好的界面以异质外延方式生长与该碳化硅衬底的晶体系列不同的晶体系列的碳化硅晶体。即，例如在六方晶体碳化硅衬底上以台阶流方式生长碳化硅晶体时，由于被形成的碳化硅晶体被限于上述衬底的晶体结构，还是容易成为六方晶体碳化硅，故以异质外延方式生长立方晶体碳化硅等是困难的。
鉴于以上的各点，本发明的目的在于提供这样一种碳化硅衬底的制造方法，该方法能在较低温度下外延生长具有良好的结晶性的碳化硅，此外，也能容易地进行被掩蔽的选择区域中的晶体生长或进行高浓度的氮掺杂，再有，能进行异质外延生长，以便通过良好的界面层叠互不相同的晶体系列的碳化硅，本发明的目的还在于提供用该制造方法形成的碳化硅衬底以及使用这样的碳化硅衬底能进行高速工作的半导体元件。
发明的公开
本发明者发现了通过将碳化硅晶体的生长表面上的碳与硅的存在比控制成硅原子相对于碳原子处于过剩状态，即使保持在较低的温度下也能以良好的再现性得到平滑的表面，能得到结晶性良好的高性能外延薄膜，根据该发现完成了本发明。
即，如图1中所示，在衬底1的碳化硅晶体生长表面1a中，以Si-Si键3与衬底1结合的过剩的硅原子2在碳化硅晶体生长表面1a上容易活跃地扩散。这是因为，Si-Si键3与碳原子的C－Si键或C-C键相比是弱的结合。因此，如果如以上所述那样在硅原子处于过剩的状态下供给碳原子，则硅原子容易在适当的晶格位置上与衬底1和碳原子结合，因而，即使在较低的温度下，也能容易地得到均匀性、平坦性优良的良好的结晶性。再有，本发明者如上述那样在特开平7-172997号公报中提出了在具有(001)面的立方晶体碳化硅中以过剩的方式供给硅原子，在具有(0001)面的六方晶体碳化硅中以过剩的方式供给碳原子的技术，但新发现了即使在(0001)面等的情况下，通过少量地以过剩方式供给硅原子，也可利用上述那样的机理得到更良好的结晶性，完成了本申请发明。
此外，如以上所述，如果对晶体生长表面进行偏移切割，使得自预定的结晶面的晶向起偏离0.05°以上至10°以下，则可生长结晶性更好的晶体。这是因为，通过偏移切割，如图2那样在晶体生长表面上形成平台4和台阶边缘5，引起台阶边缘5在平台4上生长的台阶流(stepflow)生长6。上述硅原子的容易扩散这一点，促进了台阶流生长6，即使在低温下也能进行外延生长。在此，如果自晶向起偏离不到0.05°进行偏移切割，则平台宽度过分变宽，为了进行台阶流生长需要长距离的表面扩散，在良好的薄膜生长方面需要长的时间或高温。另一方面，如果自晶向起偏离10°以上进行偏移切割，则台阶边缘的密度过分变高，发生来自台阶边缘的生长2次核等，容易引起膜皱裂。
关于偏移切割的方向，在生长的碳化硅晶体是六方晶体的情况下，由于是向下述的(数1)的方向或下述的(数5)的方向倾斜的偏移切割面，故能得到为了进行良好的台阶流生长最佳的平台和台阶边缘。即，在(数5)的方向的情况下，如图3(a)中所示，虽然晶体生长前的台阶边缘5是上述的(数1)的方向，但台阶流生长6的台阶边缘相对于偏移切割的倾斜方向的(数5)的方向成为构成120°角度的2个(数5)的方向，一边形成锯齿状的台阶边缘，一边进行台阶流生长。在此，由于台阶流生长6的生长部6a、6b在六方晶体的情况下是相同的晶体，故可得到良好的结晶性。但是，在该情况下，随着晶体生长的进行，多个生长台阶重叠的台阶聚集效应(bunching)变得显著，有时生长膜表面的凹凸变大。本发明者发现了，为了降低这样的生长膜表面的凹凸，使用向上述的(数1)方向倾斜的偏移切割面是有效的。在该情况下，在仍能得到良好的结晶性的同时，难以引起上述的台阶聚集效应，可形成生长表面的平坦性高的碳化硅衬底。这样的碳化硅衬底例如在需要微细加工的情况下是有效的。
(数1)
<1100>
(数5)
<1120>
另一方面，如果在立方晶体生长的情况下使用向上述的(数5)方向倾斜的偏移切割面，则生长部6a、6b成为处于镜像关系的晶体，结果形成双定位边界(double positioning boundary)。即使继续进行晶体生长，也未能看到该双定位边界减少。因此，本发明者经过了各种考察的结果发现了，如图3(b)中所示，通过使用向上述的(数1)方向倾斜的偏移切割面，即使在立方晶体生长的情况下，也能进行晶体生长而不产生上述那样的孪晶边界。在该情况下，在晶体生长的前后都形成上述的(数5)方向的直线状的台阶边缘5，台阶流生长6的生长部6d～6f成为相同的晶体，可得到单相的良好的结晶性。具体地说，例如可得到包含1mm2以上的实际上无缺陷的晶体表面部分的立方晶体碳化硅。再有，关于上述偏移切割方向的效果，如果偏移切割方向上的上述的(数1)方向的分量的大小相对于上述的(数5)方向的分量的大小变大，则是有效的，即使多少偏离(数1)方向，也是有效的。
此外，为了将硅原子保持在适当的过剩状态，最好将晶体生长表面的表面再排列结构作为指标来使用。具体地说，例如在六方晶体的(0001)面(Si面)上使六方晶体结晶化的情况下，通过控制硅原子和碳原子的供给量，使得表面结构在大致1×1表面结构与大致 表面再排列结构之间，可进行良好的晶体生长。此外，在六方晶体的(0001)面(Si面)上或立方晶体的(111)面(Si面)上使立方晶体实现晶体生长的情况下，在六方晶体的下述(数2)面(C面)上使六方晶体结晶化的情况下，以及六方晶体的上述(数2)面(C面)上或立方晶体的下述(数3)面(C面)上使立方晶体结晶化的情况下，最好同样控制成在大致1×1与大致3×3之间。
(数2)
(0001)
(数3)
(111)
即，如果成为上述那样的表面再排列结构的状态，则能供给活跃地在碳化硅晶体生长表面扩散的硅原子，此外，也可抑制硅晶体粒子的析出。再有，不一定控制成遍及上述范围变化，也可处于该范围之间，例如，在六方晶体的(0001)面(Si面)上使立方晶体结晶生长的情况下，可控制成处于
Figure A9880124300142
与3×3之间，或可控制成处于这些之间的大致一定的表面再排列结构的状态。再有，不一定一边检测表面再排列结构一边进行供给量的控制，也可预先检测表面再排列结构，确定硅原子和碳原子的供给量及供给模式，在制造阶段中不进行上述那样的检测而进行晶体生长。
此外，使在碳化硅晶体生长表面上过剩地存在的硅原子为5原子层以下这一点，在能容易地防止在碳化硅晶体生长表面上的因硅晶体粒子的析出而引起的生长薄膜的结晶性、平坦性的恶化方面是较为理想的。
此外，通过间歇地进行硅原子和碳原子的某一方或双方的供给，可容易地使硅原子保持于过剩状态。特别是，如果在碳化硅晶体生长表面上交替地供给硅原子和碳原子，则可动态地使表面状态变化，硅过剩状态的控制变得更容易。此外，也可以连续地供给硅原子，另一方面间歇地供给碳原子。在该情况下，由于长时间保持硅过剩状态变得容易，故可得到结晶性更好的碳化硅薄膜。再有，即使只进行硅原子的供给，直到成为大致
Figure A9880124300143
或3×3的表面再排列结构，进行碳原子的供给，直到成为大致1×1的表面结构，也能容易地以最佳的方式保持过剩的硅原子数。以下。如果上述温度不到600℃，则硅原子的扩散变得不充分，难以得到上述的效果。另一方面，如果使生长表面的温度超过1300℃，则与现有的高温的DVD法相同，不适合于后面叙述的碳化硅薄膜的选择生长及氮的高浓度掺杂。再有，即使是超过1300℃的温度，同样能得到如上所述那样的可形成良好的结晶性的碳化硅晶体的效果。
关于氮的掺杂，通过对碳化硅晶体生长表面供给含有氨等反应性氮的气体作为氮源，可对碳化硅薄膜进行氮掺杂。即，如上所述，由于可在较低的温度下进行碳化硅的晶体生长，故可容易地得到在置换位置上包含高浓度氮的结晶性良好的碳化硅薄膜，具体地说，也可得到包含5×1018个/cm3以上、进而1019～5×1019个/cm3以上的氮原子的碳化硅薄膜。
此外，在上述温度范围中的晶体生长中，因为是在低温区域中的成膜，故能够在上述生长表面的一部分中例如利用氧化硅薄膜等设定被掩蔽的区域，在该区域以外的部分使碳化硅薄膜生长。在现有的高温成膜中，没有能作为掩蔽材料使用的材料，不能进行选择生长，但按照该优选例，可对难以进行选择刻蚀的碳化硅进行元件形成用的图形刻蚀。
此外，在碳化硅晶体的生长之前，通过对晶体生长表面进行清洁处理，使晶体生长表面成为 的表面再排列结构，可生长在结晶性方面优良的碳化硅薄膜。具体地说，例如最好通过在氢气氛或真空中加热到800℃以上至1300℃以下来进行上述的清洁处理。这是因为，如果清洁处理的温度不到800℃，则氧化膜的表面杂质会残留下来，清洁处理不充分，另一方面，如果定为超过1300℃的温度，则存在硅原子从生长表面附近蒸镀从而造成表面的碳化的担心。
其次，说明晶体系列互不相同的碳化硅晶体的层叠。该层叠可通过利用衬底温度的设定来使与衬底不同的晶体系列的碳化硅晶体生长的方法和使用具有形成了互不相同的晶体系列的碳化硅晶体的区域的偏移切割衬底以台阶流方式生长的方法来进行。
上述衬底温度的设定的方法是基于能通过使衬底温度变化来控制生长的碳化硅的晶体系列的发现而进行的。即，利用下述情况：在使用偏移切割衬底进行晶体生长时，如果将衬底表面的温度设定在比引起完全的台阶流生长的最低温度稍低的温度处，则在该衬底温度下起完全的台阶流生长的最低温度稍低的温度处，则在该衬底温度下稳定的晶体系列受到衬底表面的台阶的影响弱，与此同时进行生长。即，在平台上被供给的硅原子或碳原子在平台上进行表面扩散到达台阶之前凝聚在平台上形成微晶体。该微晶体成为不受台阶的影响、由衬底表面温度来决定的最稳定的晶体系列。虽然该微晶体进行生长，但在成为稳定的大的晶体之前与台阶相遇，在受到台阶的一些影响的同时进一步生长，成为稳定的大晶体。因此，结果是，不象完全的台阶流生长那样以完全地反映衬底的晶体系列的方式来生长。
因此，例如在6H六方晶体碳化硅{0001}面的4°的偏移切割衬底中，如果保持900℃的衬底表面温度进行上述那样的生长，则生长3C立方晶体碳化硅薄膜。此时，如上所述，如果偏移切割方向大致向六方晶体的上述(数1)方向倾斜，则可得到不包含孪晶的结晶性良好的3C立方晶体碳化硅薄膜。该方向提供上述台阶流生长用的最佳的平台和台阶边缘。此外，例如在4H六方晶体碳化硅{0001}面的1°的偏移切割衬底中，如果保持1500℃的衬底表面温度进行生长，则生长6H六方晶体碳化硅薄膜。在以这种方式进行六方晶体的碳化硅的晶体生长时，偏移切割的倾斜方向也可以是上述(数5)方向。在此，如果衬底温度上升，则更加引起表面扩散，故为了生长不同的晶体系列的碳化硅，必须使台阶宽度更宽(使偏移切割角度更小)。此外，在进行上述那样的硅原子的过剩状态下的晶体生长时，如果碳化硅晶体生长表面的温度为600℃以上至1800℃以下，则可得到结晶性良好的薄膜。在600℃以下时，即使是以Si-Si键与衬底结合的硅原子，其表面扩散也是不充分的，不能进行良好的晶体生长。在1800℃以上的温度下，来自生长表面的碳化硅的升华变得显著，难以进行生长条件的控制。利用本发明的范围的低温下的生长，可初次实现结晶性良好的衬底和晶体系列不同的碳化硅的生长。
另一方面，使用具有形成了上述互不相同的晶体系列的碳化硅晶体的区域的偏移切割衬底(前处理衬底)的方法是利用从位于台阶流生长方向的上流一侧的台阶进行晶体生长的碳化硅晶体一边在下流一侧的平台上行进一边进行晶体生长的情况。即，如果预先在衬底上形成互不相同的晶体系列的碳化硅晶体，使用该碳化硅晶体进行完全的台阶流生长，则在上流一侧的区域中被形成的晶体系列的碳化硅晶体在下流一侧的区域中被形成的晶体系列的碳化硅晶体上行进并进行晶体生长而层叠。此时，能在将互不相同的晶体系列的碳化硅晶体相互间的界面保持得非常良好的情况下进行生长。
通过使上述硅原子处于过剩状态，在低温下以氧化硅薄膜作为掩模，对衬底表面的一部分的区域有选择地进行与衬底不同的晶体系列的碳化硅晶体的晶体生长，可容易地进行上述那样的前处理衬底的形成。此外，即使不使用上述那样的选择生长，通过在晶体面相对于表面倾斜了的碳化硅的衬底表面上生长具有与衬底晶体系列不同的晶体系列的碳化硅晶体，其后用刻蚀除去上述已生长的碳化硅的一部分，以露出衬底面的一部分，也可形成同样的前处理衬底。
按照上述的方法，可生长以良好的界面相接的碳化硅薄膜并进行层叠，同时可容易地形成各种组合的层叠结构、夹层结构、或更多层的层叠结构等。
具体地说，例如首先在6H、4H等的六方晶体碳化硅的{0001}面相对于表面倾斜了的衬底表面的至少一部分上形成已选择生长了3C的立方晶体碳化硅的前处理衬底。如果利用通常的CVD生长以台阶流方式生长该前处理衬底，则可形成在6H、4H等的六方晶体碳化硅的{0001}面上层叠了3C的立方晶体碳化硅的{111}面的层叠结构、或在3C的立方晶体碳化硅的{111}面上层叠了6H、4H等的六方晶体碳化硅的{0001}面的层叠结构。
此外，如果例如通过稍许提高前处理衬底形成时的衬底温度，在4H六方晶体碳化硅的{0001}面相对于表面倾斜了的衬底表面的至少一部分上选择生长6H的六方晶体碳化硅、对该前处理衬底进行通常的台阶流生长，则可形成在6H六方晶体碳化硅的{0001}面上层叠了4H六方晶体碳化硅的{0001}面的层叠结构、或在4H六方晶体碳化硅的{0001}面上层叠了6H六方晶体碳化硅的{0001}面的层叠结构。
此外，也可根据前处理衬底中的不同的晶体系列的区域的图形，使之包含例如被4H、6H等的六方晶体碳化硅的晶体夹住的3C的立方晶体碳化硅的晶体，或包含被4H的六方晶体碳化硅的晶体夹住的6H的六方晶体碳化硅的晶体。更详细地说，如果利用前处理例如在6H六方晶体衬底的中央部分上形成与衬底的晶体系列不同的3C的立方晶体碳化硅的台阶，则在台阶流生长后，形成3C立方晶体/6H六方晶同时在不包含缺陷等的状态下形成良好的界面。此时，碳化硅的生长在台阶边缘处进行，台阶边缘的晶体系列决定生长的碳化硅的晶体系列。即，由于在平台表面上的原子排列只对表面层上生长的生长层的晶体产生影响，故对于六方晶体及立方晶体等的晶体系列的差异实质上没有影响。因此，对于上述前处理衬底越是继续进行台阶流生长，就越能提高晶体系列的碳化硅的界面和碳化硅本身的结晶性。
此外，即使不使用上述选择生长，与以上所述同样地在晶体面相对于表面倾斜了的碳化硅、例如6H六方晶体的衬底整个表面上生长具有与衬底的晶体系列不同的晶体系列的3C立方晶体碳化硅，其后用刻蚀除去上述已生长的3C立方晶体碳化硅的一部分，形成包含6H六方晶体再次露出的部分和3C立方晶体留下的部分的前处理衬底，使上述前处理衬底进行台阶流生长，也能形成包含具有上述不同的晶体系列的碳化硅的层叠结构的碳化硅衬底。
此外，本发明的碳化硅衬底是利用上述那样的制造方法制造的结晶性良好的碳化硅衬底，它可具备以下所述的特征。即，本发明的碳化硅衬底可具备下述特征：例如，在碳化硅的生长表面上存在的生长台阶的边缘由从六方晶体碳化硅的上述台阶边缘(数4)和立方晶体碳化硅的[110]台阶边缘中选出的台阶边缘来构成。此外，可具备例如在置换位置上包含5×1018个/cm3以上、进而1019～5×1019个/cm3以上的氮原子的特征。此外，可具备下述特征：例如，它是在六方晶体碳化硅的的衬底的表面上形成的碳化硅衬底，由包含1mm2以上的无缺陷的晶体表面部分的立方晶体碳化硅单晶构成。此外，可具备下述特征：例如，它是在碳化硅衬底的一部分上有选择地进行外延生长的衬底。本发明的碳化硅衬底由于具备这样的特征，成为作为有效利用碳化硅的优良的热传导率、绝缘破坏耐压、大的带隙等的半导体元件用的衬底其利用价值高的衬底。
此外，如以上所述，如果利用晶体系列互不相同、结晶性良好的单层的碳化硅晶体通过晶体结构的陡峭界面被层叠的碳化硅衬底形成半导体元件，则可得到能进行高速工作的半导体元件。即，在晶体结构不同的不同种类的碳化硅晶体以清洁的异质界面相接的情况下，由于导电电子被注入到上述异质界面处的导带的能量低的一方而形成2维电子气，故利用该2维电子气的高的载流子迁移率，可形成形成2维电子气，故利用该2维电子气的高的载流子迁移率，可形成HFET等的高速的电子元件。
更具体地说，如果例如利用带隙宽到2.86eV的6H六方晶体碳化硅与带隙窄到2.3eV的3C立方晶体碳化硅的层叠结构来形成HFET，则将载流子从掺杂浓度设定得高的6H六方晶体碳化硅注入到掺杂浓度设定得低的3C立方晶体碳化硅的沟道层中，在6H/3C界面处形成2维电子气。由于该2维电子气显示出高的载流子迁移率，故可进行高速工作。
只要是晶体结构和带隙不同的碳化硅的界面，上述那样的2维电子气就不限于在6H/3C界面处形成，即使在4H/3C界面或4H/6H界面处也能形成。由于这些不同的晶体系列的碳化硅相互间的异质界面只是碳化硅双层的层叠的方法不同所致，碳化硅双层的结构及组成没有变化，故从原理上说晶格失配等非常小。因此，由于与其它的砷化镓(GaAs)等的混晶系统的界面相比成为良好的异质界面，故可形成特性更为良好的半导体元件。
附图的简单说明
图1是概念性地示出本发明的制造方法的一例的说明图。
图2是概念性地示出本发明的制造方法的一例中的偏移切割表面上的碳化硅晶体的生长的说明图。
图3是概念性地示出本发明的制造方法的一例中的偏移切割表面上的碳化硅晶体的生长的说明图。
图4是示出六方晶体碳化硅(0001)面(Si面)的
Figure A9880124300191
表面再排列状态的说明图。
图5是示意性地表示示出本发明的碳化硅衬底的表面的一例SEM照相的说明图。
图6是示出六方晶体碳化硅的上述(数2)面(C面)的3×3表面再排列状态的说明图。
图7是示出六方晶体碳化硅(0001)面(Si面)的3×3表面再排列状态的说明图。
图8是示出本发明的制造方法的一例中的碳化硅薄膜的选择生长用的斜视图。
图9是示出实施例6的碳化硅衬底的制造工序的说明图。
图10是示出实施例7的碳化硅衬底的制造工序的说明图。
图11是示出实施例10的半导体元件的结构的剖面图。
用于实施发明的最佳形态
根据实施例具体地说明本发明的内容。
(实施例1)
作为本发明的实施例1，说明在六方晶体碳化硅的硅面(Si面)上进行六方晶体碳化硅的晶体生长的例子。
首先，将具有对(0001)面(Si面)的上述(数5)方向偏移3.5°的偏移切割面的6H六方晶体碳化硅的单晶衬底导入到分子束外延(MBE)装置中，将背景压力定为10-9Torr以下，将上述衬底加热到1100℃。由此，对衬底进行清洁处理，根据高能反射电子束的衍射(RHEED)，确认了是图4中示出那样的 表面再排列结构。
其次，在将衬底的温度保持于1100℃的状态下，从加热到1380℃的k-cell供给硅原子，同时从电子束蒸镀器以8kV、100mA的功率供给碳原子。更详细地说，首先，通过供给1/3原子层的硅原子，更明显地观察到上述 的表面再排列结构。即，如图4中所示，成为1/3原子层的原子数的过剩的硅原子淀积在平台上的状态。在该状态下，如果在衬底的表面上供给与上述硅原子数目相同程度的碳原子，则表示上述 表面再排列结构的RHEED衍射条纹变弱，接近于1×1图形。即，淀积在上述平台上的硅原子和新供给的碳原子如图2中所示那样聚集在台阶边缘5附近，进行结晶化，产生六方晶体碳化硅的台阶流生长6，同时平台4的表面成为接近于1×1图形的表面再排列结构。此时，台阶流生长的长度成为相当于2/3原子层的原子数的长度。具体地说，如果例如台阶的高度定为2原子层(硅层和碳层)，则以平台的长度的1/3产生台阶流生长。
以下，通过重复进行上述硅原子的供给和碳原子的供给，一边表面再排列结构在 与1×1之间变化，一边形成具有平滑的表面的结晶性良好的六方晶体碳化硅外延薄膜。
在利用SEM照相观察了以上述方式形成的碳化硅薄膜的生长表面之后，如图5中示意性地示出的那样，确认了以互相成120°交叉的上述(数4)方向的台阶边缘5行进那样的方式进行晶体生长。
如上所述，通这样来供给硅原子和碳原子，使得硅原子处于稍许过剩的状态，可在较低的温度下形成良好的晶体结构的碳化硅薄膜。
再有，如上所述，在使用向上述(数5)方向倾斜的偏移切割面作为原始的碳化硅衬底的情况下，随着晶体生长的进行，多个生长台阶重叠的台阶聚集效应变得显著，有时生长膜表面的凹凸变大。因此，在这样的凹凸容易成为问题的微细加工等中使用的情况下，最好使用向上述(数1)方向倾斜的偏移切割面。在该情况下，与上述的情况相同，可在较低的温度下得到良好的结晶性，而且难以引起台阶聚集效应，可提高生长表面的平坦性。
此外，即使在使用4H的六方晶体碳化硅衬底作为原始的碳化硅衬底的情况下，也能进行同样的晶体生长。在此，在使用4H的六方晶体碳化硅衬底的情况下，如果将衬底的温度保持于较高的温度(例如在偏移切割角度为1°的情况下，1600℃)，则与原始的碳化硅衬底相同形成4H的晶体结构(同质外延生长)，另一方面，如果将衬底的温度保持于较低的温度(例如在偏移切割角度为1°的情况下，1500℃)，则与原始的碳化硅衬底的晶体结构无关，形成6H的晶体结构(异质外延生长)。
此外，如以上所述，根据所形成的晶体结构等来设定衬底的加热温度即可，但如果是600℃以上，则由于硅原子的扩散程度较大，可容易地进行结晶性良好的晶体生长。另一方面，如果是1300℃以下，则可容易地进行后面叙述的实施例4、5中示出那样的氮的高密度掺杂及由掩蔽引起的选择区域的晶体生长。再有，即使是超过1300℃的情况，同样可得到如以上所述那样能形成良好的结晶性的碳化硅晶体的效果。即，在加热到与以往相同的温度的情况下，可形成结晶性更良好的碳化硅晶体，为了得到与以往相同的结晶性，可设定为比以往低的温度。
此外，在硅原子和碳原子的供给控制中，在表面再排列结构成为
Figure A9880124300211
之后，再继续供给多量的硅原子，如果过剩的碳原子的数目超过六方晶体碳化硅晶体中的大致5原子层的硅原子数，则容易产生硅的结晶粒(droplet)。另一方面，在成为1×1之后，如果再继续供给多量的碳原子，则往往在平台上淀积扩散性低的碳原子。在这两种情况的哪一种情况下，都会妨碍适当的台阶流生长，但硅原子等的供给控制的响应性不一定需要那样高，即使成为
Figure A9880124300212
或1×1的状态，如果例如能在约几分钟间进行上述那样的供给控制，则也能进行适当的台阶流生长。此外，即使不一定控制成表面再排列结构从
Figure A9880124300221
至1×1变化，只要在该范围之间，也可控制成一定的或某种程度的范围的表面再排列结构。
此外，硅原子和碳原子的供给不限于如以上所述那样交替地进行，也可连续地供给某一方，间歇地供给另一方。在该情况下，间歇地供给碳原子是比较容易控制的。再有，即使双方都连续地供给，也可控制成保持硅原子的稍许过剩的状态。
此外，以上示出了利用高能反射电子束衍射(RHEED)检测出表面再排列结构来进行硅原子和碳原子的供给控制的例子，但也可以利用俄歇分析或ESCA分析等直接检测衬底表面的组成比，从而控制硅原子与碳原子的存在比。再有，也可以预先检测出表面再排列结构，决定硅原子与碳原子的供给量及供给模式，在制造阶段中不进行上述那样的检测来进行晶体生长。
此外，原始的碳化硅衬底的偏移切割角度(倾斜角)不限于如上述那样的3.5°，只要是约0.05°以上和10°以下，就可容易地进行由台阶流生长引起的良好的结晶化。
此外，示出了使用分子束外延(MBE)装置进行晶体生长的例子，但不限于此，也可使用CVD装置等。
此外，硅原子和碳原子的供给源也不限于上述的供给源，也可使用例如硅烷或丙烷、乙炔等的气体等、及其它的供给源。
(实施例2)
作为本发明的实施例2，说明在六方晶体碳化硅的碳面(C面)上进行六方晶体碳化硅的晶体生长的例子。
在本实施例2中，使用具有对上述(数2)面(C面)的上述(数5)方向偏移3.5°的偏移切割面的6H或4H六方晶体碳化硅的单晶衬底。与实施例1相同，将该衬底导入到分子束外延装置中进行清洁处理。再有，此时未确认一定的表面再排列结构。可以认为这是因为在上述(数2)面(C面)的情况下，没有特别稳定的清洁的表面再排列结构。
其次，如果与实施例1同样地依次供给硅原子和碳原子，则首先在衬底的表面上供给17/9原子层的硅原子的时刻，如图6中所示，成为3×3表面再排列结构的状态。此外，如果供给与上述硅原子数目相同的程度的碳原子，则表示3×3表面再排列结构的RHEED衍射条纹变弱，接近于1×1图形，产生相当于约4原子层的原子数的六方晶体碳化硅的台阶流生长。
以下，通过重复进行上述硅的供给和碳的供给，一边表面再排列结构在3×3与1×1之间变化，一边可得到具有平滑的表面的结晶性良好的六方晶体碳化硅同质外延薄膜。
这样，在六方晶体碳化硅的C面上进行六方晶体碳化硅的晶体生长时，硅原子和碳原子的供给控制与上述实施例1不同，但通过这样来供给硅原子和碳原子，使得硅原子处于稍许过剩的状态，可在较低的温度下形成良好的晶体结构的碳化硅薄膜。
再有，在本实施例2中也可进行上述实施例1中已说明的那样的各种变形。
(实施例3)
作为本发明的实施例3，说明在六方晶体碳化硅的硅面(Si面)上进行立方晶体碳化硅的晶体生长的例子。
在本实施例3中，使用具有对(0001)面(Si面)的上述(数1)方向偏移3.5°的偏移切割面的6H或4H碳化硅的单晶衬底。与实施例1相同，将该衬底导入到分子束外延装置中，加热到1100℃，进行清洁处理。此时，根据高能反射电子线衍射(RHEED)，与实施例1相同，确认了是
Figure A9880124300231
表面再排列结构(图4)。
其次，除了衬底的温度和硅和碳的供给量不同之外，与实施例1同样地进行晶体生长。即，在使衬底的温度降低并保持于900℃之后，如果首先供给硅，则与实施例1相同，通过供给1/3原子层的硅原子，可更明显地观察到上述
Figure A9880124300232
的表面再排列结构，但如果再继续供给硅，则如图7中所示，成为16/9原子层的原子数的过剩的硅原子淀积在平台上的3×3表面再排列结构的状态。此外，如果供给与上述硅原子数目相同的程度的碳原子，则表示3×3表面再排列结构的RHEED衍射条纹变弱，经过 图形，接近于1×1图形，产生相当于约4原子层的原子数的立方晶体碳化硅(111)的台阶流生长。
这里，之所以不象上述实施例1、2那样是六方晶体的晶体生长，而是立方晶体的晶体生长，是因为将衬底的温度保持于900℃的缘故。在这样的较低的温度下，淀积在平台4的表面上的硅原子的表面扩散程度较低，在供给碳原子时在平台4上在上述温度下容易产生比较稳定的立方晶体的结晶化，由于在台阶边缘5附近不能进行结晶化的完全的台阶流生长，故如以上所述，可在六方晶体碳化硅上以异质外延方式生长立方晶体碳化硅。
以下，通过重复进行上述硅的供给和碳的供给，一边表面再排列结构在从3×3到 、1×1之间变化，一边可得到具有平滑的表面的结晶性良好的立方晶体碳化硅异质外延薄膜。
如以上所述，通过这样来供给硅原子和碳原子，使得硅原子处于稍许过剩的状态，可在较低的温度下使碳化硅结晶化，能容易形成立方晶体碳化硅薄膜。特别是，如以上所述，通过在具有(0001)面的上述(数1)方向的偏移切割面的六方晶体碳化硅衬底上以台阶流方式生长立方晶体碳化硅，可进行没有孪晶的单相的立方晶体碳化硅的晶体生长。更具体地说，例如在生长厚度达20μm的立方晶体碳化硅的情况下，可得到具有在1mm2以上的范围内无缺陷单晶表面的异质外延薄膜。
再有，即使在使用6H或4H的某一种六方晶体碳化硅衬底作为原始的碳化硅衬底的情况下，也能进行同样的晶体生长。此外，也可使用具有对上述(数2)面(C面)的上述(数1)方向偏移3.5°等的偏移切割面的六方晶体碳化硅衬底。进而，也可以使用立方晶体碳化硅衬底作为原始的碳化硅衬底。此时，如果使用具有相当于上述六方晶体碳化硅中的(0001)面或上述(数2)面的(数1)方向的偏移切割面的，(111)面(Si面)或上述(数3)面(C面)的<112>方向的偏移切割面的立方晶体碳化硅衬底，则同样可形成良好的晶体结构的立方晶体碳化硅薄膜。在此，如以上所述，在使用六方晶体的上述(数2)面(C面)、立方晶体的(111)面(Si面)或上述(数3)面(C面)使立方晶体碳化硅结晶化的情况下，作为硅原子和碳原子的供给控制的指标，也可应用1×1～3×3的表面再排列结构。此外，即使在使用具有上述(数5)方向或<110>方向的偏移切割面的六方晶体或立方晶体的碳化硅衬底的情况下，在被形成的立方晶体碳化硅晶体中也容易产生孪晶，但通过过剩地供给硅原子，可得到能在较低的温度下容易进行结晶化的效果。例1中已说明的那样的各种变形。
(实施例4)
在与上述实施例1～3同样地进行六方晶体或立方晶体碳化硅的晶体生长时，以2×10-8Torr左右的压力供给氨气。由此，可形成这样的碳化晶体薄膜，该碳化晶体薄膜在晶格置换位置上包含至少5×1018个/cm-3、还根据衬底温度等的条件包含1019个/cm-3以上、或5×1019个/cm-3以上的氮，而且没有膜皱裂等，具有良好的结晶性。即，通过这样来供给硅原子和碳原子，使得硅原子处于稍许过剩的状态，由于可使衬底温度如以上所述保持于较低温度下进行结晶化，故可在碳化硅晶体的晶格置换位置上高效率地导入氮原子，可容易地进行高密度掺杂。
(实施例5)
在碳化硅的晶体生长之前，如图8中所示，在六方晶体碳化硅衬底11的表面上形成了掩模图形，该掩模图形由形成了开口部12a的氧化硅膜12构成。更具体地说，例如将厚度为500nm的氧化硅膜12以溅射法蒸镀到六方晶体碳化硅衬底11的表面上，利用采用了缓冲氢氟酸刻蚀的光刻技术进行图形刻蚀，形成了开口部12a。
将上述六方晶体碳化硅衬底11导入到CVD生长室中，与上述实施例1～3中使用了分子束外延装置的情况相同，进行硅原子和碳原子的供给控制，使得硅原子处于稍许过剩的状态，进行碳化硅晶体的外延生长。由此，能只在开口部12a的区域中有选择地形成结晶性良好且平坦的碳化硅薄膜。即，由于能够如以上所述那样将衬底温度保持得较低，故不会对氧化硅膜12造成损伤，因此，可容易地只在衬底的所希望的区域中进行碳化硅的晶体生长。
再有，掩模图形的材料不限于如以上所述的氧化硅膜。即，由于可将衬底温度保持得较低，故可使用各种众所周知的掩模材料。
此外，不限于使用CVD装置的情况，与实施例1～3的情况相同，也可在使用分子束外延装置的情况下进行上述那样的掩蔽。
(实施例6)
说明形成层叠了六方晶体碳化硅晶体和立方晶体碳化硅晶体的碳化硅衬底的例子。在该例中，形成了在六方晶体碳化硅晶体层间介入了立方晶体碳化硅晶体层的层叠结构。了立方晶体碳化硅晶体层的层叠结构。
首先，如图9(a)中所示，与上述实施例5相同，使用作为掩模图形的氧化硅膜12，在具有对{0001}面的上述(数1)方向偏移4°的偏移切割面31b的6H或4H的六方晶体碳化硅晶体31上，部分地形成立方晶体碳化硅晶体32。其次，利用缓冲氢氟酸处理，如图9(b)中所示，除去氧化硅膜12，形成前处理衬底33。
将该前处理衬底33导入到CVD生长室内，进行通常的台阶流生长。更详细地说，例如在气压为大气压、衬底温度为1600℃，将作为运载气体的氢的流量定为2slm、将硅烷的流量定为1sccm、将丙烷的流量定为1sccm的CVD条件下进行晶体生长。
由此，如图9(c)中所示，例如在1小时中以台阶流方式生长约3μm的膜厚的六方晶体碳化硅晶体34和立方晶体碳化硅晶体35。此时，由于衬底温度较高，故在各台阶边缘31a、32a中分别进行与原始的晶体结构相同的晶体结构的台阶流生长。即，从六方晶体台阶边缘31a生长六方晶体碳化硅晶体34，从立方晶体台阶边缘32a生长立方晶体碳化硅晶体35，分别在倾斜的界面的方向上进行结晶化。因而，形成在六方晶体碳化硅晶体34、34间介入了立方晶体碳化硅晶体35的层叠结构。已确认了，以这种方式形成的六方晶体碳化硅晶体34与立方晶体碳化硅晶体35的界面是具有不包含缺陷的完全的结晶性的陡峭的界面。
如以上所述，通过使用具有预先形成了立方晶体碳化硅晶体的区域和形成了六方晶体碳化硅晶体的区域的偏移切割衬底进行台阶流生长，可容易地在立方晶体碳化硅晶体上形成六方晶体碳化硅晶体，或者还在六方晶体碳化硅晶体上形成立方晶体碳化硅晶体，或者进而交替地形成两者。
再有，即使在使用6H或4H的某一种六方晶体碳化硅衬底作为形成上述前处理衬底用的原始的六方晶体碳化硅衬底，也可同样形成层叠结构。
此外，原始的碳化硅衬底的偏移切割角度(倾斜角)不限于如上述那样的4°，只要是约0.05°以上和10°以下，就能容易地形成由台阶流生长引起的上述那样的层叠结构。
此外，前处理衬底的形成及前处理衬底的台阶流生长不限于使用分子束外延装置和CVD装置的方法，可分别应用众所周知的各种晶体生长方法。
再有，通过与上述实施例5同样地形成前处理衬底，可容易地形成如上述那样形成了没有孪晶的单相的立方晶体碳化硅晶体的前处理衬底，但不限于此，只要是在衬底上形成了晶体系列互不相同的良好的结晶性的区域的前处理衬底即可，特别是，如果使用在约600℃以上、1800℃以下的衬底温度下形成了其晶体系列与其它区域不同的区域的前处理衬底，则可容易地形成界面的结晶性良好的层叠结构。
(实施例7)
与上述实施例6相同，说明形成层叠了六方晶体碳化硅晶体和立方晶体碳化硅晶体的碳化硅衬底的另一例。在该例中，形成了在立方晶体碳化硅晶体层间介入了六方晶体碳化硅晶体层的层叠结构。
首先，与上述实施例3相同，如图10(a)中所示，在六方晶体碳化硅晶体41的整个面上生长膜厚例如为30nm的立方晶体碳化硅晶体42。
其次，使用金属掩模的掩模图形43，如图10(b)中所示，只在立方晶体碳化硅晶体42的预定区域42a的部分上以30keV的加速电压及约1016cm-2的剂量进行氧离子的离子注入，再在1100℃的氧气氛中进行1小时的湿法氧化。由此，上述区域42a的部分的立方晶体碳化硅晶体42成为完全的氧化膜。
其后，如果进行缓冲氢氟酸刻蚀处理，则除去成为氧化膜的区域42a的部分，如图10(c)中所示，形成六方晶体碳化硅晶体41在立方晶体碳化硅晶体42的一部分中露出的前处理衬底44。
因此，与实施例6相同，如果将上述前处理衬底44导入到CVD生长室内进行晶体生长，则如图10(d)中所示，形成在立方晶体碳化硅晶体46、46间介入了六方晶体碳化硅晶体45的层叠结构。
(实施例8)
说明形成在4H六方晶体碳化硅晶体层间介入了6H六方晶体碳化硅晶体层的碳化硅衬底的例子。
首先，将具有对(0001)面(Si面)的上述(数1)方向偏移1°的偏移切割面的4H六方碳化硅的单晶衬底利用预定的掩模图形的黑铅板或黑铅片掩蔽起来导入到CVD生长室内，只在对应于上述掩模图形的部分的区域中进行台阶流生长。更详细地说，例如在气压为大气压、衬底温度为1500℃，将作为运载气体的氢的流量定为2slm、将硅烷的流量定为1sccm、将丙烷的流量定为1sccm的CVD条件下进行10分钟的晶体生长，在4H六方晶体碳化硅衬底的表面的预定区域中形成约0.5μm的膜厚的6H六方晶体碳化硅薄膜，作成前处理衬底。此时，如以上所述，虽然衬底是4H碳化硅，但如以上所述，由于将衬底温度保持于1500℃，此外，平台宽度较宽(偏移切割角度是1°)，故生长6H碳化硅晶体。即，在上述那样的衬底温度等的情况下，在平台表面上的硅原子和碳原子的表面扩散程度是不充分的，在台阶边缘附近不能进行结晶化完全的台阶流生长，在平台上在上述温度下容易产生比较稳定的6H碳化硅的结晶化，结果就进行异质外延生长。
其次，将上述前处理衬底导入到CVD生长室内，进行通常的台阶流生长。更详细地说，例如，在气压为大气压、衬底温度为1600℃、作为运载气体的氢的流量为2slm、硅烷流量为1sccm、丙烷流量为1sccm的CVD条件下进行晶体生长。
由此，例如在1小时中以台阶流方式生长约3μm的膜厚的4H和6H的六方晶体碳化硅晶体。此时，由于衬底温度高，故在各台阶边缘处分别进行与原始的晶体结构相同的晶体结构的台阶流生长。即，从4H或6H的台阶边缘起分别生长4H或6H的六方晶体碳化硅晶体，分别在倾斜的界面的方向上进行结晶化。因而，形成在4H六方晶体碳化硅晶体间介入了6H六方晶体碳化硅晶体的层叠结构。
再有，互不相同的晶体系列的碳化硅晶体层的层叠不限于上述实施例6～8中示出的层叠，通过使用预先部分地形成了互不相同的晶体系列的碳化硅晶体的区域的偏移切割衬底进行台阶流生长，可容易地层叠多层的各种晶体系列的碳化硅晶体层。
(实施例9)
在上述实施例8中示出的CVD条件下，如果将衬底温度定为1600℃、将衬底作为从6H六方晶体碳化硅晶体的{0001}面起向上述(数1)方向倾斜了3.5°的偏移切割面，以5μm的膜厚进行晶体生长，几乎不发生台阶聚集效应，可得到10nm以下的表面粗糙度。另一方面，在同样的条件下，在将偏移切割方向定为上述(数5)的情况下，由于台阶聚集效应，在5μm的膜厚的生长后，表面粗糙度为几十nm以上。再有，所形成的碳化硅晶体的结晶性都是良好的。
即，例如在用于微细加工等情况下，在起因于台阶聚集效应的表面粗糙度的增大成为问题的情况下，通过使用上述(数1)方向的偏移切割方向，可解决该问题。
再有，不限于6H的碳化硅，即使在其它的晶体系列的碳化硅的情况下，也可得到同样的效果。
(实施例10)
说明使用了上述实施例6～8中示出的那样的碳化硅衬底的半导体元件的例子。
如图11中所示，该半导体元件中，在半绝缘性的六方晶体碳化硅衬底51上通过陡峭的异质界面层叠了立方晶体碳化硅层52，再者，在立方晶体碳化硅层52的表面上层叠了掺了氮(N)的掺杂六方晶体碳化硅层53。利用上述实施例6～8中示出的那样的方法形成了上述那样的层状结构。
在上述掺杂六方晶体碳化硅层53的信息上设置了源电极54、漏电极55和栅电极56。利用镍(Ni)的蒸镀和光刻形成源电极54和漏电极55，在氩(Ar)气氛下，通过在1000℃下的3分钟的热处理进行合金化。将该源电极54和漏电极55以欧姆接合方式接合到掺杂六方晶体碳化硅层53上。另一方面，利用金(Au)的蒸镀和光刻形成栅电极，以肖特基结的方式接合到掺杂六方晶体碳化硅层53上。
在上述立方晶体碳化硅层52与掺杂六方晶体碳化硅层53的界面上形成的、由载流子引起的2维电子层57对源电极54与漏电极55间的电传导产生影响。即，根据施加到栅电极56上的偏置电位来控制2维电子层57，使源电极54与漏电极55间的导通状态发生变化，作为高速的FET来工作。具体地说，在1μm的栅极间隔的元件中，在10MHz以上的频率下观察到增益。
产业上利用的可能性
如以上所说明的那样，按照本发明，在以台阶流方式生长碳化硅晶体时，通过这样来供给硅原子和碳原子，使得硅原子处于稍许过剩的状态，可在较低的温度下外延生长良好的晶体结构的碳化硅薄膜，同时也可容易地进行由掩蔽产生的选择区域中的晶体生长及高浓度的氮掺杂。此外，通过使用具有预先形成了互不相同的晶体系列的碳化硅晶体的区域的偏移切割衬底进行台阶流生长，可容易地形成层叠了互不相同的晶体系列的碳化硅晶体的碳化硅衬底。再有，通过使用层叠了互不相同的晶体系列的碳化硅晶体的碳化硅衬底来形成半导体元件，具有可得到能进行高速工作的半导体元件的效果。因而，在使用半导体衬底或半导体元件的各种半导体装置等的领域中是有用的。

Claims (40)

  1. (1)一种碳化硅衬底的制造方法，该方法是将碳原子和硅原子供给碳化硅衬底的表面上来使碳化硅晶体生长的碳化硅衬底的制造方法，其特征在于：
    上述碳化硅晶体的生长开始前的上述碳化硅衬底的表面是从六方晶体碳化硅晶体的{0001}面和立方晶体碳化硅晶体的{111}面中选出的自某一个面起倾斜了0.05°以上和10°以下的偏移切割面，
    同时，控制上述硅原子和上述碳原子的供给量，使得在上述碳化硅衬底的表面上硅原子相对于碳原子处于过剩状态。
  2. (2)如权利要求1中所述的碳化硅衬底的制造方法，其特征在于：
    上述生长的碳化硅晶体是六方晶体碳化硅晶体，
    同时，上述碳化硅晶体的生长开始前的上述碳化硅衬底的表面是从六方晶体碳化硅晶体的{0001}面起向下述(数1)方向倾斜的偏移切割面，
    (数1)
    <1100>
  3. (3)如权利要求1中所述的碳化硅衬底的制造方法，其特征在于：
    上述生长的碳化硅晶体是立方晶体碳化硅晶体，
    同时，上述碳化硅晶体的生长开始前的上述碳化硅衬底的表面是从自六方晶体碳化硅晶体的{0001}面起大致向上述(数1)方向倾斜的偏移切割面和自立方晶体碳化硅晶体的{111}面起大致向<112>方向倾斜的偏移切割面中选出的某一个面。
  4. (4)如权利要求1中所述的碳化硅衬底的制造方法，其特征在于：
    上述碳化硅晶体的生长开始前的上述碳化硅衬底的表面是六方晶体碳化硅晶体的(0001)面，
    上述生长的碳化硅晶体是六方晶体碳化硅晶体，
    同时，进行上述硅原子和上述碳原子的供给量的控制，使得上述碳化硅衬底的表面结构在大致1×1表面结构与大致
    Figure A9880124300021
    表面再排列结构之间。
  5. (5)如权利要求1中所述的碳化硅衬底的制造方法，其特征在于：
    上述碳化硅晶体的生长开始前的上述碳化硅衬底的表面是从六方晶体碳化硅晶体的(0001)面和立方晶体碳化硅晶体的(111)面中选出的某一个面，
    上述生长的碳化硅晶体是立方晶体碳化硅晶体，
    同时，进行上述硅原子和上述碳原子的供给量的控制，使得上述碳化硅衬底的表面结构在大致1×1表面结构与大致3×3表面再排列结构之间。
  6. (6)如权利要求1中所述的碳化硅衬底的制造方法，其特征在于：
    上述碳化硅晶体的生长开始前的上述碳化硅衬底的表面是六方晶体碳化硅晶体的下述(数2)面，
    上述生长的碳化硅晶体是六方晶体碳化硅晶体，
    同时，进行上述硅原子和上述碳原子的供给量的控制，使得上述碳化硅衬底的表面结构在大致1×1表面结构与大致3×3表面再排列结构之间，
    (数2)
    (0001)
  7. (7)如权利要求1中所述的碳化硅衬底的制造方法，其特征在于：
    上述碳化硅晶体的生长开始前的上述碳化硅衬底的表面是从六方晶体碳化硅晶体的上述(数2)面和立方晶体碳化硅的下述(数3)面中选出的某一个面，
    上述生长的碳化硅晶体是立方晶体碳化硅晶体，
    同时，进行上述硅原子和上述碳原子的供给量的控制，使得上述碳化硅衬底的表面结构在大致1×1表面结构与大致3×3表面再排列结构之间，
    (数3)
    (111)。
  8. (8)如权利要求1中所述的碳化硅衬底的制造方法，其特征在于：
    进行上述硅原子和上述碳原子的供给量的控制，使得在上述碳化硅衬底的表面上存在的、在上述表面上以硅-硅键结合的过剩的硅原子的数目为上述碳化硅晶体中的5原子层以下。
  9. (9)如权利要求1中所述的碳化硅衬底的制造方法，其特征在于：
    间歇地供给被供给到上述碳化硅衬底的表面上的上述硅原子和上述碳原子中的至少某一方。
  10. (10)如权利要求9中所述的碳化硅衬底的制造方法，其特征在于：
    连续地供给上述硅原子，另一方面，间歇地供给上述碳原子。
  11. (11)如权利要求9中所述的碳化硅衬底的制造方法，其特征在于：
    以互不相同的时序分别间歇地供给上述硅原子和上述碳原子，
    同时，只进行上述硅原子的供给，直到上述碳化硅衬底的表面再排列结构成为从大致
    Figure A9880124300041
    表面再排列结构和3×3表面再排列结构中选出的某一个表面再排列结构，
    另一方面，进行上述碳原子的供给，直到上述碳化硅衬底的表面再排列结构成为大致1×1的表面结构。
  12. (12)如权利要求1中所述的碳化硅衬底的制造方法，其特征在于：
    在将上述碳化硅衬底的表面的温度保持在600℃以上且1300℃以下的状态下，使上述碳化硅晶体生长。
  13. (13)如权利要求12中所述的碳化硅衬底的制造方法，其特征在于：
    通过将含有反应性氮的气体供给到上述碳化硅衬底的表面上，对碳化硅晶体进行氮掺杂。
  14. (14)如权利要求12中所述的碳化硅衬底的制造方法，其特征在于：
    用具有预定的掩蔽图形的掩蔽部件来覆盖上述碳化硅衬底，只在上述碳化硅衬底中的预定区域中使上述碳化硅晶体生长。
  15. (15)如权利要求14中所述的碳化硅衬底的制造方法，其特征在于：
    上述掩蔽部件是氧化硅薄膜。
  16. (16)如权利要求1中所述的碳化硅衬底的制造方法，其特征在于：
    上述碳化硅晶体的生长开始前的上述碳化硅衬底的表面是从六方晶体碳化硅晶体的(0001)面和立方晶体碳化硅晶体的{111}面中选出的某一个面，
    同时，在生长上述碳化硅晶体之前，对上述碳化硅衬底的表面进行清洁处理，使得上述碳化硅衬底的表面再排列结构大致为 表面再排列结构。
  17. (17)如权利要求16中所述的碳化硅衬底的制造方法，其特征在于：
    通过在从氢气氛中或真空中选出的某一个气氛中加热上述碳化硅衬底，使得上述碳化硅衬底的表面的温度在800℃以上且1300℃以下，来进行上述的清洁处理。
  18. (18)一种碳化硅衬底的制造方法，该制造方法是层叠了互不相同的晶体系列的碳化硅晶体的碳化硅衬底的制造方法，其特征在于，包括：
    形成前处理衬底的工序，上述前处理衬底是具有形成了第1碳化硅晶体的区域和形成了与上述第1碳化硅晶体不同的晶体系列的第2碳化硅晶体的区域的前处理衬底，上述第1碳化硅晶体和第2碳化硅晶体的晶体面相对于上述前处理衬底的表面倾斜；以及
    形成晶体系列互不相同的碳化硅晶体的层叠结构的工序，该层叠结构是通过分别以台阶流方式生长上述前处理衬底上的上述第1碳化硅晶体和上述第2碳化硅晶体，从上述第1碳化硅晶体和上述第2碳化硅晶体来生长的。
  19. (19)如权利要求18中所述的碳化硅衬底的制造方法，其特征在于：
    形成上述前处理衬底的工序包括以台阶流方式在具有上述第1碳化硅晶体的原始碳化硅衬底上的预定区域中生长上述第2碳化硅晶体的工序。
  20. (20)如权利要求18中所述的碳化硅衬底的制造方法，其特征在于：
    形成上述前处理衬底的工序包括：
    以台阶流方式在具有上述第1碳化硅晶体的原始碳化硅衬底上生长上述第2碳化硅晶体的工序；以及
    除去上述第2碳化硅晶体中的预定区域的部分，使上述第1碳化硅晶体部分地露出的工序。
  21. (21)如权利要求18中所述的碳化硅衬底的制造方法，其特征在于：
    上述第1碳化硅晶体是其{0001}面相对于上述前处理衬底的上述表面倾斜了的六方晶体碳化硅晶体，
    同时，上述第2碳化硅晶体是以台阶流方式生长上述第1碳化硅晶体中的预定区域部分而被形成的立方晶体碳化硅晶体。
  22. (22)如权利要求18中所述的碳化硅衬底的制造方法，其特征在于：
    上述第1碳化硅晶体是其{0001}面相对于上述前处理衬底的上述表面倾斜了的4H六方晶体碳化硅晶体，
    同时，上述第2碳化硅晶体是以台阶流方式生长上述第1碳化硅晶体中的预定区域部分而被形成的6H六方晶体碳化硅晶体。
  23. (23)如权利要求18中所述的碳化硅衬底的制造方法，其特征在于：
    上述第1碳化硅晶体的表面是从六方晶体碳化硅晶体的{0001}面起倾斜了0.05°以上且10°以下的偏移切割面，
    同时，上述第2碳化硅晶体是控制上述硅原子和上述碳原子的供给量，使得在上述第1碳化硅晶体的表面上的预定区域中硅原子相对于碳原子处于过剩状态，而被形成的碳化硅晶体。
  24. (24)如权利要求23中所述的碳化硅衬底的制造方法，其特征在于：
    上述第1碳化硅晶体的表面是从六方晶体碳化硅晶体的{0001}面起大致向上述(数1)方向倾斜了的偏移切割面。
  25. (25)如权利要求23中所述的碳化硅衬底的制造方法，其特征在于：
    在将上述第1碳化硅晶体的表面的温度保持在600℃以上且1800℃以下的状态下，使上述第2碳化硅晶体生长。
  26. (26)一种碳化硅衬底，该碳化硅衬底是具有将硅原子和碳原子供给到碳化硅衬底的表面上而生长的碳化硅晶体的碳化硅衬底，其特征在于：
    上述碳化硅晶体的生长开始前的上述碳化硅衬底的表面是自从六方晶体碳化硅晶体的{0001}面和立方晶体碳化硅晶体的{111}面中选出的某一个面起倾斜了0.05°以上且10°以下的偏移切割面，
    同时，上述碳化硅晶体是控制上述硅原子和上述碳原子的供给量，使得上述碳化硅衬底的表面上硅原子相对于碳原子处于过剩状态，而生长了的碳化硅晶体。
  27. (27)如权利要求26中所述的碳化硅衬底，其特征在于：
    上述生长了的碳化硅晶体是立方晶体碳化硅晶体，
    上述碳化硅晶体的生长开始前的上述碳化硅衬底的表面是从六方晶体碳化硅晶体的{0001}面起对大致上述(数1)方向倾斜了的偏移切割面，
    同时，上述碳化硅晶体具有在1mm2以上范围内无缺陷的单晶表面。
  28. (28)如权利要求26中所述的碳化硅衬底，其特征在于：
    在上述碳化硅晶体的生长时，通过将含有反应性氮的气体供给到上述碳化硅衬底的表面上，在碳化硅晶体中的晶格置换位置上包含5×1018个/cm3以上的氮。
  29. (29)一种碳化硅衬底，该碳化硅衬底是具有将硅原子和碳原子供给到碳化硅衬底的表面上而生长的碳化硅晶体的碳化硅衬底，其特征在于：
    上述碳化硅晶体具有与上述碳化硅晶体的生长前的上述碳化硅衬底的晶体系列不同的晶体系列，同时在上述碳化硅衬底中的预定的选择区域中进行晶体生长。
  30. (30)一种碳化硅衬底，该碳化硅衬底是具有将硅原子和碳原子供给到碳化硅衬底的表面上而以台阶流方式生长的碳化硅晶体的碳化硅衬底，其特征在于：
    上述碳化硅晶体是从六方晶体碳化硅晶体和立方晶体碳化硅晶体中选出的某一种，
    同时，在上述碳化硅晶体的表面上具有从六方晶体碳化硅晶体中的下述(数4)方向的台阶边缘和立方晶体碳化硅晶体中的[110]方向的台阶边缘中选出的某一个台阶边缘，
    (数4)
    [1120]。
  31. (31)一种碳化硅衬底，该碳化硅衬底是具有将硅原子和碳原子供给到碳化硅衬底的表面上而以台阶流方式生长的碳化硅晶体的碳化硅衬底，其特征在于：
    上述碳化硅晶体是从六方晶体碳化硅晶体和立方晶体碳化硅晶体中选出的某一种，
    上述碳化硅晶体的生长开始前的上述碳化硅晶体的表面是从自六方晶体碳化硅晶体的{0001}面起向上述(数1)方向倾斜了的偏移切割面和自立方晶体碳化硅晶体的{111}面起向<112>方向倾斜了的偏移切割面中选出的某一个面，
    同时，上述碳化硅晶体的表面粗糙度在10nm以下。
  32. (32)一种碳化硅衬底，其特征在于：
    是互不相同的晶体系列，而且，分别包含单相的第1碳化硅晶体和第2碳化硅晶体，通过晶体结构的陡峭的界面来层叠上述第1碳化硅晶体和上述第2碳化硅晶体。
  33. (33)如权利要求32中所述的碳化硅衬底，其特征在于：
    通过分别以台阶流方式生长具有形成了具有互不相同的晶体系列的碳化硅晶体的区域的前处理衬底中的上述各区域的碳化硅晶体，来形成上述第1碳化硅晶体和上述第2碳化硅晶体。
  34. (34)如权利要求33中所述的碳化硅衬底，其特征在于：
    在上述前处理衬底中，利用具有从六方晶体碳化硅晶体的{0001}面起倾斜了0.05°以上且10°以下的偏移切割面的原始碳化硅衬底和控制上述硅原子和上述碳原子的供给量，使得在上述原始碳化硅衬底的表面上硅原子相对于碳原子处于过剩状态而被形成的碳化硅晶体，来形成具有上述互不相同的晶体系列的碳化硅晶体的区域。
  35. (35)如权利要求34中所述的碳化硅衬底，其特征在于：
    上述原始碳化硅衬底的表面是从六方晶体碳化硅晶体的{0001}面起大致向上述(数1)方向倾斜了的偏移切割面。
  36. (36)如权利要求32中所述的碳化硅衬底，其特征在于：
    上述第1碳化硅晶体和上述第2碳化硅晶体是具有{0001}面的六方晶体碳化硅晶体和具有{111}面的立方晶体碳化硅晶体的某一种碳化硅晶体和另一种碳化硅晶体，同时，在上述第1碳化硅晶体和上述第2碳化硅晶体的某一种碳化硅晶体的上述面上层叠了另一种碳化硅晶体。
  37. (37)如权利要求32中所述的碳化硅衬底，其特征在于：
    上述第1碳化硅晶体和上述第2碳化硅晶体是具有{0001}面的6H六方晶体碳化硅晶体和具有{0001}面的4H六方晶体碳化硅晶体的某一种碳化硅晶体和另一种碳化硅晶体，同时，在上述第1碳化硅晶体和上述第2碳化硅晶体的某一种碳化硅晶体的上述面上层叠了另一种碳化硅晶体。
  38. (38)如权利要求32中所述的碳化硅衬底，其特征在于：
    包含2层的上述第1碳化硅晶体和1层的上述第2碳化硅晶体，
    上述第1碳化硅晶体是具有{0001}面的六方晶体碳化硅晶体，另一方面，上述第2碳化硅晶体是具有{111}面的立方晶体碳化硅晶体，同时，层叠上述2层的第1碳化硅晶体和上述1层的第2碳化硅晶体，使得上述1层的第2碳化硅晶体位于上述2层的第1碳化硅晶体之间。
  39. (39)如权利要求32中所述的碳化硅衬底，其特征在于：
    包含2层的上述第1碳化硅晶体和1层的上述第2碳化硅晶体，
    上述第1碳化硅晶体是具有{0001}面的4H六方晶体碳化硅晶体，另一方面，上述第2碳化硅晶体是具有{0001}面的6H六方晶体碳化硅晶体，同时，层叠上述2层的第1碳化硅晶体和上述1层的第2碳化硅晶体，使得上述1层的第2碳化硅晶体位于上述2层的第1碳化硅晶体之间。
  40. (40)一种半导体元件，其特征在于：
    具有碳化硅衬底，该碳化硅衬底是互不相同的晶体系列，而且，分别包含单相的第1碳化硅晶体和第2碳化硅晶体，通过晶体结构的陡峭的界面来层叠上述第1碳化硅晶体和上述第2碳化硅晶体。
CN98801243A 1997-08-27 1998-08-27 碳化硅衬底及其制造方法以及使用碳化硅衬底的半导体元件 Pending CN1237272A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP230770/97 1997-08-27
JP23077097 1997-08-27

Publications (1)

Publication Number Publication Date
CN1237272A true CN1237272A (zh) 1999-12-01

Family

ID=16913000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98801243A Pending CN1237272A (zh) 1997-08-27 1998-08-27 碳化硅衬底及其制造方法以及使用碳化硅衬底的半导体元件

Country Status (8)

Country Link
US (1) US6270573B1 (zh)
EP (1) EP0962963A4 (zh)
KR (1) KR20000068834A (zh)
CN (1) CN1237272A (zh)
BR (1) BR9806136A (zh)
CA (1) CA2269912A1 (zh)
RU (1) RU99111953A (zh)
WO (1) WO1999010919A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102388434A (zh) * 2009-11-24 2012-03-21 住友电气工业株式会社 制造半导体衬底的方法
CN102576666A (zh) * 2009-08-28 2012-07-11 昭和电工株式会社 SiC外延晶片及其制造方法
CN101663741B (zh) * 2008-02-22 2012-11-07 住友电气工业株式会社 半导体器件和制造半导体器件的方法
CN102844474A (zh) * 2010-05-11 2012-12-26 新日本制铁株式会社 外延碳化硅单晶基板及其制造方法
CN102869816A (zh) * 2011-03-22 2013-01-09 住友电气工业株式会社 碳化硅衬底
CN102037164B (zh) * 2008-03-26 2013-08-14 Ssscip有限公司 在低度偏轴碳化硅基片上的外延生长及利用其制造的半导体器件
CN103275113A (zh) * 2007-03-30 2013-09-04 斯伯恩特私人有限公司 四卤化硅或有机卤硅烷的等离子体辅助的有机官能化
CN107452605A (zh) * 2016-04-22 2017-12-08 英飞凌科技股份有限公司 用于碳化硅器件的碳基接触结构

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USH2193H1 (en) * 2001-01-30 2007-07-03 The United States Of America As Represented By The Secretary Of The Air Force Method of growing homoepitaxial silicon carbide
US6706114B2 (en) 2001-05-21 2004-03-16 Cree, Inc. Methods of fabricating silicon carbide crystals
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
WO2003100123A1 (en) * 2002-05-23 2003-12-04 UNIVERSITé DE SHERBROOKE Ceramic thin film on various substrates, and process for producing same
ITMI20021724A1 (it) * 2002-08-01 2004-02-02 Siemens Mobile Comm Spa Controllore per stazioni radio base gsm e 3g in una core
JP2004219261A (ja) * 2003-01-15 2004-08-05 Fuji Photo Film Co Ltd 薄膜の解析方法
US20040144301A1 (en) * 2003-01-24 2004-07-29 Neudeck Philip G. Method for growth of bulk crystals by vapor phase epitaxy
JP4238357B2 (ja) * 2003-08-19 2009-03-18 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
US6972236B2 (en) * 2004-01-30 2005-12-06 Chartered Semiconductor Manufacturing Ltd. Semiconductor device layout and channeling implant process
WO2005116307A1 (ja) 2004-05-27 2005-12-08 Bridgestone Corporation 炭化ケイ素単結晶ウェハの製造方法
US20060211210A1 (en) * 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
JP4470690B2 (ja) 2004-10-29 2010-06-02 住友電気工業株式会社 炭化珪素単結晶、炭化珪素基板および炭化珪素単結晶の製造方法
JP4775102B2 (ja) * 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法
US7989926B2 (en) * 2005-09-20 2011-08-02 Showa Denko K.K. Semiconductor device including non-stoichiometric silicon carbide layer and method of fabrication thereof
US20080203399A1 (en) * 2006-09-18 2008-08-28 Spencer Michael G Polarization doped transistor channels in sic heteropolytypes
EP2083448A4 (en) 2006-11-10 2010-11-17 Sumitomo Electric Industries SEMICONDUCTOR DEVICE OF SILICON CARBIDE AND METHOD OF MANUFACTURING THE SAME
JPWO2008062729A1 (ja) 2006-11-21 2010-03-04 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US20100072485A1 (en) * 2007-03-26 2010-03-25 Kyoto University Semiconductor device and semiconductor manufacturing method
JP4532536B2 (ja) * 2007-12-19 2010-08-25 トヨタ自動車株式会社 半導体装置
US20100072484A1 (en) * 2008-09-23 2010-03-25 Triquint Semiconductor, Inc. Heteroepitaxial gallium nitride-based device formed on an off-cut substrate
EP2395133B1 (en) * 2009-01-30 2020-03-04 Showa Denko K.K. Method for producing epitaxial silicon carbide single crystal substrate
US8344420B1 (en) 2009-07-24 2013-01-01 Triquint Semiconductor, Inc. Enhancement-mode gallium nitride high electron mobility transistor
US8574528B2 (en) 2009-09-04 2013-11-05 University Of South Carolina Methods of growing a silicon carbide epitaxial layer on a substrate to increase and control carrier lifetime
JP2011066355A (ja) * 2009-09-18 2011-03-31 Showa Denko Kk 再生基板の製造方法、再生基板、窒化物半導体素子及びランプ
JPWO2011092808A1 (ja) * 2010-01-27 2013-05-30 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
US10954167B1 (en) 2010-10-08 2021-03-23 Advanced Ceramic Fibers, Llc Methods for producing metal carbide materials
US9803296B2 (en) 2014-02-18 2017-10-31 Advanced Ceramic Fibers, Llc Metal carbide fibers and methods for their manufacture
US10208238B2 (en) 2010-10-08 2019-02-19 Advanced Ceramic Fibers, Llc Boron carbide fiber reinforced articles
WO2013051555A1 (ja) 2011-10-07 2013-04-11 旭硝子株式会社 炭化ケイ素単結晶基板および研磨液
EP2778649B1 (en) * 2011-11-11 2022-01-05 Kwansei Gakuin Educational Foundation Method for manufacturing a nanometer standard prototype
WO2014034080A1 (ja) * 2012-08-26 2014-03-06 国立大学法人名古屋大学 ３Ｃ－ＳｉＣ単結晶およびその製造方法
MD4280C1 (ro) * 2013-09-04 2014-10-31 Государственный Университет Молд0 Procedeu de creştere a structurii pInP-nCdS
US10793478B2 (en) * 2017-09-11 2020-10-06 Advanced Ceramic Fibers, Llc. Single phase fiber reinforced ceramic matrix composites
MD4554C1 (ro) * 2017-10-18 2018-09-30 Государственный Университет Молд0 Procedeu de majorare a eficienţei celulelor fotovoltaice pe baza p+InP-p-InP-n+CdS
WO2022128818A1 (de) * 2020-12-18 2022-06-23 mi2-factory GmbH Elektronisches halbleiterbauelement und verfahren zur herstellung eines vorbehandelten verbundsubstrats für ein elektronisches halbleiterbauelement

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5927544A (ja) 1982-08-09 1984-02-14 Hitachi Ltd 半導体基板とその製造方法およびこれを用いた半導体装置
US5272107A (en) 1983-09-24 1993-12-21 Sharp Kabushiki Kaisha Manufacture of silicon carbide (SiC) metal oxide semiconductor (MOS) device
JPS60145992A (ja) 1983-12-29 1985-08-01 Sharp Corp 炭化珪素単結晶基板の製造方法
JPS6347984A (ja) 1986-08-18 1988-02-29 Fujitsu Ltd 半導体装置
JPS63179516A (ja) 1987-01-20 1988-07-23 Sanyo Electric Co Ltd Ｓｉｃ発光ダイオードの製造方法
US4912063A (en) 1987-10-26 1990-03-27 North Carolina State University Growth of beta-sic thin films and semiconductor devices fabricated thereon
US5011549A (en) 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
JPH02172894A (ja) 1988-12-22 1990-07-04 Nec Corp 半導体の選択的結晶成長方法
JPH02177534A (ja) 1988-12-28 1990-07-10 Fujitsu Ltd 半導体装置の製造方法
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5230768A (en) * 1990-03-26 1993-07-27 Sharp Kabushiki Kaisha Method for the production of SiC single crystals by using a specific substrate crystal orientation
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
WO1992022922A2 (en) * 1991-06-12 1992-12-23 Case Western Reserve University Process for the controlled growth of single-crystal films of silicon carbide polytypes on silicon carbide wafers
JPH04372122A (ja) 1991-06-20 1992-12-25 Sanyo Electric Co Ltd エピタキシャル結晶層の形成方法
CA2113336C (en) * 1993-01-25 2001-10-23 David J. Larkin Compound semi-conductors and controlled doping thereof
US6083812A (en) * 1993-02-02 2000-07-04 Texas Instruments Incorporated Heteroepitaxy by large surface steps
JPH07172997A (ja) 1993-12-16 1995-07-11 Matsushita Electric Ind Co Ltd 炭化珪素薄膜の製造方法及び製造装置
US5529949A (en) 1994-03-17 1996-06-25 Kent State University Process of making thin film 2H α-sic by laser ablation
US5766343A (en) * 1995-01-17 1998-06-16 The United States Of America As Represented By The Secretary Of The Navy Lower bandgap, lower resistivity, silicon carbide heteroepitaxial material, and method of making same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103275113A (zh) * 2007-03-30 2013-09-04 斯伯恩特私人有限公司 四卤化硅或有机卤硅烷的等离子体辅助的有机官能化
CN103275113B (zh) * 2007-03-30 2016-12-28 印度龙树肥料化工有限公司 四卤化硅或有机卤硅烷的等离子体辅助的有机官能化
US10005798B2 (en) 2007-03-30 2018-06-26 Nagarjuna Fertilizers And Chemicals Limited Plasma-assisted organofunctionalization of silicon tetrahalides or organohalosilanes
CN101663741B (zh) * 2008-02-22 2012-11-07 住友电气工业株式会社 半导体器件和制造半导体器件的方法
CN102037164B (zh) * 2008-03-26 2013-08-14 Ssscip有限公司 在低度偏轴碳化硅基片上的外延生长及利用其制造的半导体器件
US8591651B2 (en) 2008-03-26 2013-11-26 Power Integrations, Inc. Epitaxial growth on low degree off-axis silicon carbide substrates and semiconductor devices made thereby
CN102576666A (zh) * 2009-08-28 2012-07-11 昭和电工株式会社 SiC外延晶片及其制造方法
CN102388434A (zh) * 2009-11-24 2012-03-21 住友电气工业株式会社 制造半导体衬底的方法
CN102844474A (zh) * 2010-05-11 2012-12-26 新日本制铁株式会社 外延碳化硅单晶基板及其制造方法
CN102844474B (zh) * 2010-05-11 2015-11-25 新日铁住金株式会社 外延碳化硅单晶基板及其制造方法
CN102869816A (zh) * 2011-03-22 2013-01-09 住友电气工业株式会社 碳化硅衬底
CN107452605A (zh) * 2016-04-22 2017-12-08 英飞凌科技股份有限公司 用于碳化硅器件的碳基接触结构

Also Published As

Publication number Publication date
US6270573B1 (en) 2001-08-07
KR20000068834A (ko) 2000-11-25
RU99111953A (ru) 2001-03-10
WO1999010919A1 (fr) 1999-03-04
EP0962963A1 (en) 1999-12-08
EP0962963A4 (en) 2004-08-04
CA2269912A1 (en) 1999-03-04
BR9806136A (pt) 1999-10-26

Similar Documents

Publication Publication Date Title
CN1237272A (zh) 碳化硅衬底及其制造方法以及使用碳化硅衬底的半导体元件
CN1153259C (zh) 半导体基片和薄膜半导体部件及它们的制造方法
CN1302519C (zh) 半导体器件制造方法
JP5543711B2 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
CN100352061C (zh) 半导体器件及其制造方法
US5486237A (en) Polysilicon thin film and method of preparing polysilicon thin film and photovoltaic element containing same
CN1205674C (zh) 异质结场效应晶体管
WO2009084241A1 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
CN1711625A (zh) 通过离子注入和热退火获得的在Si或绝缘体上硅衬底上的弛豫SiGe层
CN1741296A (zh) 半导体衬底及在半导体衬底上通过外延生长制造的半导体器件
CN1214467C (zh) 半导体器件,半导体层及其生产方法
CN1933205A (zh) 生长半导体衬底的方法、氮化物基发光器件及其制造方法
CN1643696A (zh) 掺杂型iii－v族氮化物材料及由这种材料构成的微电子器件和器件前体结构
CN1744326A (zh) 外延基底和半导体元件
CN102113140A (zh) Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件和灯
JPH11162850A (ja) 炭化珪素基板およびその製造方法、並びに炭化珪素基板を用いた半導体素子
Okumura et al. Growth diagram of N-face GaN (0001¯) grown at high rate by plasma-assisted molecular beam epitaxy
CN1193818A (zh) 半导体器件
CN1870292A (zh) 异质结半导体器件及其制造方法
WO2009131063A1 (ja) Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ(1-v-w-x)ＣwＡｌxＮv基材およびエピタキシャルウエハ
CN1910738A (zh) Ⅲ族氮化物半导体多层结构
CN1731587A (zh) 垂直型宽禁带半导体器件结构及制作方法
CN1209792C (zh) 多晶半导体薄膜衬底及其制造方法、半导体器件和电子器件
JP2002203809A (ja) 半導体装置及びその製造方法
CN1969067A (zh) Ⅲ族氮化物单晶体及其制造方法以及半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication