JPH02177534A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02177534A
JPH02177534A JP33240688A JP33240688A JPH02177534A JP H02177534 A JPH02177534 A JP H02177534A JP 33240688 A JP33240688 A JP 33240688A JP 33240688 A JP33240688 A JP 33240688A JP H02177534 A JPH02177534 A JP H02177534A
Authority
JP
Japan
Prior art keywords
layer
film
substrate
poly
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33240688A
Other languages
English (en)
Inventor
Hidetatsu Matsuoka
松岡 秀達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP33240688A priority Critical patent/JPH02177534A/ja
Publication of JPH02177534A publication Critical patent/JPH02177534A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 本発明は絶縁基板上に単結晶半導体層を設けた、いわゆ
るSol基板の形成に関し、 部分的に溶融状態となったSiが基板の絶縁膜から季離
するのを防ぐことを目的とし、本発明の半導体装置の製
造方法は、 基板のS i Oz面上にSiC或いはCの薄膜を被着
する工程、 該炭化珪素薄膜面上に非単結晶Si層を堆積する工程、 該非単結晶SiNにエネルギ線を掃引的に照射して該非
単結晶Siを一旦溶融し、単結晶化する工程とを包含し
て構成される。
〔産業上の利用分野〕
本発明は絶縁基板上に単結晶半導体層を設けた、いわゆ
るSol基板の形成に関わり、特にS i O2面上に
堆積されたポリSiの、レーザ照射による単結晶化処理
に関わる。
絶縁材料上に単結晶半導体層が設けられた基板を集積回
路(IC)の形成に用いれば、ICを構成する各種の素
子と基板との間をiI工するための処理が不要となり、
素子間分離の簡略化とそれに伴う高集積化、寄生容量の
低減による素子の高性能化など多くの利点が得られる。
この種の基板はS OI (semiconducto
r oninsulater)と呼ばれ、技術的或いは
経済的理由から、St基板の表面にS i Ozの皮膜
を設け、その上に単結晶St層を設けたものが最もよ(
利用されている。
該S i / S io x/ S i型のSol基板
は、単結晶(或いは多結晶)Siウェハの表面を熱酸化
してSi0g皮膜を形成し、その上にCVD法等の方法
によって多結晶Si(或いはアモルファスSi、以下総
括的にポリSiと記す)層を堆積し、このポ’J S 
i層を単結晶化することで形成されている。
その際の単結晶化処理は、ポリSS層を一旦溶融状態と
して再び結晶化する時に単結晶とするのであるが、支持
体であるSiウェハの変形を避けるため、ポリSi層は
部分的に溶融し再結晶させるのが通常である。
また、ポリStの溶融にはレーザ光などのエネルギ線が
利用され、掃引照射しながらポリSiを順次単結晶化す
ることが行われているが、最もよく利用されているのは
Arレーザである。このし−ザ再結晶法には解決すべき
問題がいくつか残されており、その一つは高出力レーザ
の使用を可能ならしめることである。
〔従来の技術と発明が解決しようとする課題〕Arレー
ザは現在数十Wの出力のものが提供されているが、上記
のレーザ再結晶でポリSi層に注入されるエネルギ量は
数W以下である。より多くのエネルギを注入し、より広
い面積を溶融処理すれば、単結晶化の処理速度が向上す
ることが明らかであるにもかかわらず、それがなされて
いない理由の最たるものは、溶融Siと基板絶縁材料で
あるSiO□の濡れが良くない点にある。
第3図はこの問題点を示す断面模式図で、該図面を参照
しながら上記問題点を説明する。Siウェハ1の上面は
S i Oを膜2で被覆され、ポリSi層3が設けられ
ている。レーザ光4の照射によってポリSiの一部が溶
融状態となっているが、溶融St5はS t Otに対
して濡れが悪いため、丸くなって慣れの良いポリSiの
側面に付着することが起こる。なお、レーザ光の掃引方
向は紙面に垂直である。
溶融ポリSiが丸くなって基板面から単離することは、
ポリSi層の厚さに比べ溶融面積が大であるほど起こり
易い、即ち、高出力レーザを用いることにより、−度に
広い面積を単結晶化しようとすれば、溶融Siが基板S
 i O2膜から単離し易(なるのであって、これが高
出力レーザの使用を妨げているのである。
従来、この溶融Siの単離の問題はレーザビームの断面
形状や掃引速度に工夫を加えることで対処されてきたが
、上述の如く、現状ではArレーザの出力を全面的に活
用しているとは言えない状況にある。
本発明の目的はより広い面積のポリSi層を溶融状態と
しても、溶融SiがS i Oz膜から単離することの
ない処理法を提供することであり、それによってより高
出力のレーザの使用を可能にし、単結晶化の処理速度を
向上せしめることである。
〔課題を解決するための手段〕
上記目的を達成するため、本発明の半導体装置の製造方
法は、 基板のS i Oz面上にSiC或いはCの薄膜を被着
する工程、 該薄膜面上に非単結晶Si層を堆積する工程、該非単結
晶Si層にエネルギ線を掃引的に照射して該非単結晶S
iを一旦溶融し、単結晶化する工程とを包含している。
〔作 用〕
本発明の如く、基板絶縁膜である5i(h膜とポリSi
0間にSiCの薄膜が設けられていれば、溶融StはS
iCに対して濡れが良いので、表面張力によって丸くな
ることが抑制され、より広い面積のポリSi層を溶融状
態にしても、第3図の如き溶融Siが絶縁膜面から単離
する状況を避けることが出来る。
また、SiO□上の薄膜がCである場合には、溶融した
SiがCと反応してSiCを形成し、最初からSiC薄
膜を設けた場合と同様の効果をもたらす。
〔実施例〕
第1図(a)〜(d)は本発明の第1の実施例の工程を
示す断面模式図である。以下、該図面を参照しながら説
明する。
同図(a)の如く、単結晶SS基板1を熱酸化して表面
に厚さ1μmのSiO□膜2を形成する。この処理は公
知の処理方法及び条件によればよく、以下の工程でも特
に示されていない処理は公知の方法及び条件によるもの
である。
S i Oを膜2上にスパッタリングによってSiC膜
3を200人の厚さに被着する。該SiC膜は強固で安
定なものであり、以下の工程に於いて変形するようなこ
とはなく、その厚さを厳密に制御することは必要ではな
い。この状態が同図ら)に示されている。
その上にCVD法によってポリSi層4を5000人の
厚さに堆積する。この状態が同図(C)に示されており
、CVD法によれば多結晶層が堆積するのが通常である
が、既に述べたように層4はアモルファスStであって
も差し支えはない。
次いでレーザ照射によるポリSiの単結晶化が行われる
が、本発明ではより高出力のレーザが使用可能であり、
その場合、単位面積当たりの注入エネルギが従来の処理
条件と同じになるよう、光学系によってビームを太くす
ることが行われる。
本実施例ではポリSi層の厚さが5000人であり、注
入エネルギ密度は3.2MJ/d、掃引速度200m+
a/secに設定される。
第1図(ロ)にはレーザ光6の照射によって単結晶化処
理が行われている状況が示されているが、溶融Si5は
SiC膜に対する濡れが良いため丸(なることがなく、
ポリSi層の単結晶化は順調に進行する0図の7は単結
晶化したSi層である。
第2図は本発明の第2の実施例の工程を示す断面模式図
で、第1の実施例におけるSiC膜形成に代えて、本実
施例ではC膜8を用いる。第2図(a)の如く、Si基
板1の上にS i O!膜2、C膜8、ポリSi層4が
堆積される。Si0g膜とポリSi層の厚さ及び形成方
法は前記第1の実例と同じでよく、C膜8はスパッタリ
ング或いは蒸着によって500人の厚さに形成される。
上記処理では、レーザ照射によって溶融したSiと該皮
膜のCが反応し、SiC膜3′が形成されるので、第2
図の)に示されるように、溶融SiとS i Ozとの
間には常にSiC膜が存在することになり、第1の実施
例に於けると同様の効果が現れる。
以上の処理によって形成されたSol基板には、公知の
プロセスによって集積回路が形成される。
〔発明の効果〕
以上説明したように本発明によれば、ポリSiを単結晶
化するための処理条件が緩やかになることから、結晶性
のより優れた単結晶Siが得られるように処理条件を選
択することが出来、それに形成される集積回路の特性を
より優れたものとすることが出来る。
【図面の簡単な説明】
第1図は第1の実施例の工程を示す断面模式図、第2図
は第2の実施例の工程を示す断面模式図、第3図は従来
技術の問題点を示す断面模式図であって、 図に於いて 1はSi基板、 2はSi0g膜、 3.3′はSiC膜、 4はポリSi層、 5は溶融Si。 6はレーザ光、 7は単結晶Si層、 8はC膜 である。 第1の実施例の工程を示す断面模式図 第 図 第2の実施例の工程を示す断面模式図 第 図 従来技術の問題点を示す断面模式図 第 図

Claims (1)

  1. 【特許請求の範囲】 基板の二酸化珪素(SiO_2)面上に炭化珪素(Si
    C)或いは炭素(C)の薄膜を被着する工程、該炭化珪
    素薄膜面上に非単結晶珪素(Si)層を堆積する工程、 該非単結晶珪素層にエネルギ線を掃引的に照射して該非
    単結晶珪素を一旦溶融し、単結晶化する工程とを包含す
    ることを特徴とする半導体装置の製造方法。
JP33240688A 1988-12-28 1988-12-28 半導体装置の製造方法 Pending JPH02177534A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33240688A JPH02177534A (ja) 1988-12-28 1988-12-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33240688A JPH02177534A (ja) 1988-12-28 1988-12-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02177534A true JPH02177534A (ja) 1990-07-10

Family

ID=18254613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33240688A Pending JPH02177534A (ja) 1988-12-28 1988-12-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02177534A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997039476A1 (fr) * 1996-04-18 1997-10-23 Matsushita Electric Industrial Co., Ltd. ELEMENT EN SiC ET SON PROCEDE DE PRODUCTION
US6270573B1 (en) 1997-08-27 2001-08-07 Matsushita Electric Industrial Co., Ltd. Silicon carbide substrate, and method for producing the substrate, and semiconductor device utilizing the substrate
US6273950B1 (en) 1996-04-18 2001-08-14 Matsushita Electric Industrial Co., Ltd. SiC device and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997039476A1 (fr) * 1996-04-18 1997-10-23 Matsushita Electric Industrial Co., Ltd. ELEMENT EN SiC ET SON PROCEDE DE PRODUCTION
US6214107B1 (en) 1996-04-18 2001-04-10 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a SiC device
US6273950B1 (en) 1996-04-18 2001-08-14 Matsushita Electric Industrial Co., Ltd. SiC device and method for manufacturing the same
US6270573B1 (en) 1997-08-27 2001-08-07 Matsushita Electric Industrial Co., Ltd. Silicon carbide substrate, and method for producing the substrate, and semiconductor device utilizing the substrate

Similar Documents

Publication Publication Date Title
US4822752A (en) Process for producing single crystal semiconductor layer and semiconductor device produced by said process
JPH0454370B2 (ja)
JPS59161014A (ja) 半導体薄膜結晶化方法
JPH02177534A (ja) 半導体装置の製造方法
JPS60143624A (ja) 半導体装置の製造方法
JPH06140321A (ja) 半導体薄膜の結晶化方法
JPS6342417B2 (ja)
JP2898360B2 (ja) 半導体膜の製造方法
JP2929660B2 (ja) 半導体装置の製造方法
JPH0335821B2 (ja)
JPS6147627A (ja) 半導体装置の製造方法
JPS5880831A (ja) 半導体装置用基板の製造方法
JP2993107B2 (ja) 半導体薄膜の製造方法
JPH07106246A (ja) 多結晶シリコン薄膜の形成方法
JP2706770B2 (ja) 半導体基板の製造方法
JPS61185917A (ja) 半導体装置の製造方法
JPS59154016A (ja) 薄膜結晶形成法
JPS6351370B2 (ja)
JPS63102221A (ja) 半導体装置の製造方法
JPS5893224A (ja) 半導体単結晶膜の製造方法
JPH01264215A (ja) 半導体装置の製造方法
JPH0396224A (ja) Soi基板の製造方法
JPS6151820A (ja) 半導体装置の製造方法
JPS60210833A (ja) 半導体装置の製造方法
JPH0797555B2 (ja) Soi基板の製造方法