JPS5880831A - 半導体装置用基板の製造方法 - Google Patents

半導体装置用基板の製造方法

Info

Publication number
JPS5880831A
JPS5880831A JP56180233A JP18023381A JPS5880831A JP S5880831 A JPS5880831 A JP S5880831A JP 56180233 A JP56180233 A JP 56180233A JP 18023381 A JP18023381 A JP 18023381A JP S5880831 A JPS5880831 A JP S5880831A
Authority
JP
Japan
Prior art keywords
substrate
layer
region
insulating film
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56180233A
Other languages
English (en)
Other versions
JPH0335822B2 (ja
Inventor
Seiichiro Kawamura
河村　誠一郎
Hajime Kamioka
上岡　元
Tsutomu Ogawa
力 小川
Junji Sakurai
桜井　潤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56180233A priority Critical patent/JPS5880831A/ja
Publication of JPS5880831A publication Critical patent/JPS5880831A/ja
Publication of JPH0335822B2 publication Critical patent/JPH0335822B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明は半導体装置用基板の製造方法、より詳しくは膜
厚の真なる絶縁膜基板上に多結晶（ポ　　′す）シリコ
ン層もしくはアモルファスシリコン層を成長させ、しか
る後、該ポリシリコン層もしくはアモルファスシリコン
層表面をレーザもしくは電子ビームなどのエネルギー線
によってビームアニールし、溶融し、該絶縁膜の膜厚の
厚い領域のシリコンを薄い領域に流し込んで単結晶化す
る、いわゆるシリコン・オン・インシユレータ（Ｓｏｌ
）技術の改善に関する。
＋２１技術の背景 半導体装置の動作特性向上のためには、製造技術の向上
はもちろんのこと、特性にかなったより精度の高い単結
晶基板が必要である。例えばバイポーラトランジスタの
ようにその基板が前記したＳｏｌ技術で形成される場合
、従来技術では基板の単結晶性が不十分であったため、
半導体装置の信頼性が十分でなく、それの向上のために
より精度の高い単結晶基板の必要性が注目されている。
（３）従来技術と問題点 第１図は従来のＳＯＩ技術におけるポリシリコンの単結
晶化を説明するための概略断面図で、同図を参照すると
、シリコン基板１上に形成された膜厚の薄い凹状領域（
同図Ｂで示す領域）が設けられた二酸化シリコンｌ１ｌ
ｌＩ（絶縁膜）２上にポリシリコン層もしくはアモルフ
ァスシリコン層３が成長されている。なお上記凹状領域
は従来の窓開は技術などにより容易に・、形成しうる。
上記構造をもった半導体基板における従来のＳｏｌ技術
による単結晶化は、先ず、上記ポリシリコン層３の表面
をレーザもしくは電子ビームでビームアニールをなして
溶融させる。かかる溶融により、上記絶縁膜２の膜厚が
厚い領域（同図Ａで示す領域）と薄い領域との冷却速度
の相異により生ずる粘度の差によって、膜厚の厚い領域
のポリシリコンが膜厚の薄い凹状領域に流れ枠んで単結
晶化することが確認されている。
ところで、従来技術における上記単結晶化は、二酸化シ
リコン膜２の膜厚の薄い領域における表面形状の乱れや
当該領域幅の大きさなどが原因となって、ポリシリコン
冷却時に結晶の核が前記表面上の数箇所に形成され、そ
こから同図破線で示すように結晶化が進むため、絶縁膜
２の膜厚の薄い凹状領域内に唯１つのシリコン単結晶粒
を形成することができないという欠点が認められた。
（４）発明の目的 本発明は上記従来技術における単結晶化の欠点に鑑み、
Ｓｏｌ技術による半導体装置用基板の製造において、よ
り大きな単結晶粒を形成し、絶縁膜の膜厚の薄い凹状領
域を１つの単結晶で構成する方法を提供することを目的
とする。
（５）発明の構成 上記目的は、本発明によれば、単結晶化すべき絶縁膜の
膜厚の薄い凹状領域における多峙晶シリコンまたはアモ
ルファスシリコン層の熱伝導を制御することによって達
成される。
すなわち、上記膜厚の薄い領域の中心か≦その周辺領域
へ向かって結晶成長が進行するように熱伝導を制御する
ことによって上記目的は達成されるのである。
（６）発明の実施例 以下、本発明の実施例を添付図面を参照し゛（説明する
。
第２図は本発明の第１の実施例を示す概略断面図で、同
図は、ニー化シリコンＭ２の膜厚の薄い部分の従来技術
によると均一に形成された膜厚を、中心部で最も薄く、
かつ、そこから外側に向けて厚くなるように、いわゆる
ヒート・シンク（ｈｅａｔ　５ｉｎｋ　）領域を形成し
て熱伝導を制御する工程を示す、藺図を参照するとくな
お第２図以下においても第１図に示されたものと同じ部
分は同一符号で示す）、シリコン基板１上に形成された
二酸化シリコン膜２において、この二酸化シリコン１１
１２の膜厚の薄い部分の中心部をさらに薄（形成する。
かかるヒート・シンクを備えた膜厚構造は、従来のエツ
チング技術などによって容易に形成しうる。このような
膜厚構造をもった二酸化シリコン１１１１２上に、ポリ
シリコンもしくはアモルファスシリコンの層３を成長し
、かかる成長層の表面をビームアニールし、溶融する。
この場合、膜厚が最も薄い・部分が最も早く冷却するた
め、結晶成長が同図に破線で示す如く、膜厚の最も薄い
部分を核として周辺部へと進行し、単一の大きな結晶粒
（グレイン）が形成される。
第３図は本発明の第２の実施例を示し、この実施例にお
いて、前述したヒート・シンク領域における膜厚の変化
を連続的に、かつ、その表面断面の形状が下に（シリコ
ン基板方向に）凸の湾曲形状を呈する如く形成した。
かかる構造においても、第１の実施例において説明した
如く、膜厚の最も薄い部分の冷却が蛙も速く進行し、そ
の後縁々に周辺部へと冷却が進行するため、同図に破線
で示す如くへ単結晶化が進み、大きな単結晶粒が形成さ
れる。
第４図は本発明の第３の実施例を示す概略断面図で、こ
の実施例においては、絶縁膜２の形状は従来技術による
場合のものと同じであるが、この絶縁ＷＡｚ上に形成さ
れたポリシリコン層３に例とえばアルゴンイオン（＾ｒ
＋）などを用い゛ζイオン注入を行うことにより、当該
ポリシリコン１−の融点を降下せしめて熱伝導の相違を
もたらし、それによって大きな単結晶粒の形成を達成す
る。
同図を参照すると、ポリシリコン層３の膜厚の薄い領域
の中心部（同図破線で囲む部分）を除いた領域（図中Ｘ
印を付した領域）に適当なイオン（例えばＡｒ”　）を
注入する。なお、かかるイオン注入はマスクを用いて従
来技術で容易に行うことができる。かかるイオン注入に
よって、イオン・［：′　　　・ 注入領域のポリシリコンはその融点が降下し、イオン注
入を行わなかった部分のポリシリコンに比べ溶融し易く
なる。その結果、ビームアニール後、熱伝導の違いによ
り、単結晶成長はイオン注入を行わなかった膜厚の薄い
領域の中心部を核としてイオン注入がなされた部分に向
けて進行し、大きな単結晶粒が形成される。
第５図は本発明の第４の実施例を示す概略断面図で、こ
の実施例は前記第３の実施例と同様に絶縁膜の膜厚構造
は従来技術と同じであるが、ビームアニール時において
、ビーム照射密度に照射領域に応じて変化をもたせ、そ
の結果性ずるポリシリコン層の溶融の違いを利用して単
結晶を成長させるものである。
同図を参照すると、電子ビームでアニールする場合、ポ
リシリコン層３への照射密度を絶縁膜２の膜厚の薄い領
域の中心部で弱く、その周辺部で強くすることにより（
同図では矢印の密度で示しである）、上記周辺部のポリ
シリコンを中心部のものに比べより溶融し易くし、かか
る溶融状態の相違によって熱伝導の差をもたらす。かく
すＺことにより単結晶化は固化の最も早い上記膜厚の薄
い領域の中心部を核として進行し、大きな単結晶粒が形
成される。なお、上述した電子ビームの照射密度の制御
は、中心の１本のビームの照射密度を他の２本のビーム
に比べ弱くした３本の電子ビームを用いて実現可能であ
る。かかるビームの位置制御ｉ従来技術を用いて精度よ
く行うことができる。
また、本実施例は電子ビーム以外のエネルギー線ビーム
を用いても実現できる。その場合は、例えばキャップに
使用するカバー１ｉＩ（Ｓｔ（ｈ　　１１９、ＰＳＧ膜
など）の厚さをコントロールすることによって、前記中
心部に吸収されるビームエネルギー量をその周辺部のも
のに比べ少なくすることによっても本発明の目的を達成
することが同様に可能である。
＜７）発明の詳細 な説明した如く、本発明の方法によれば、大きな単結晶
粒基板を絶縁膜上に形成することができ、こめ単結晶基
板に形成されるバイポーラトランジスタなどの半導体装
置の信頼性を向上する
【図面の簡単な説明】
第１図は従来のＳｏｌ技術を説明するための半導体基板
の要部の概略断面−１第２図から第５図は本発明におけ
るＳｏｌ技術の実施例を説明するための半一導体基板の
要部の概略断面図である。 １・−・・シリコン基板、 ２・−二酸化シリコンＩＩ（絶縁ＩＮり、３−ポリシリ
コンまたはアモルファスシリコン層 第１図 第２図 第３図 第４図 第５図゛′

Claims (1)

  1. 【特許請求の範囲】 （１）半導体基板上に膜厚の薄い凹状領域を有する如く
    に形成された絶縁膜上に多結晶シリコンもしくはアモル
    ファスシリコンの層を成長させ、しかる後、かかる層の
    表面をビームアニールにより溶融し、膜厚の厚い領域の
    多結晶もしくはアモルファスシリコンを膜厚の薄い領域
    に流し込んで単結晶化する工程におい□て、かかる層の
    冷却速度か該絶縁膜の膜厚の薄い領域の中央部において
    最も速く、その周辺部では遅くなる如くに前記層の熱伝
    導を制御する工程を含むことを特徴とする半導体装置用
    基板の製造方法。 （２）前記層＆ｔＭの膜厚の薄い凹状領域において、該
    領域の中心部の膜厚が最も薄く、その周辺部の膜厚が中
    心部より厚くなる如くに形成する工程を含むことを特徴
    とする特許請求の範囲第１項記載の半導体装置用基板の
    製造方法。 １３）前記絶縁膜の膜厚の薄い凹状領域の中心部を除き
    、所定のイオンを用いて上記ポリシリコンもしくはアモ
    ルファスシリコンの層にイオン注入を行う工程を含むこ
    とを特徴とする特許請求の範囲第１項記戦の半導体装置
    用基板の製造方法。 （４）前記絶縁膜の膜厚の薄い凹状領域の中心部を最も
    弱く、その周辺部を強い照射密度でビームアニールする
    工程を含むことを特徴とする特許請求の範囲第１項記戦
    の半導体装置用基板の製造方法。
JP56180233A 1981-11-10 1981-11-10 半導体装置用基板の製造方法 Granted JPS5880831A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56180233A JPS5880831A (ja) 1981-11-10 1981-11-10 半導体装置用基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56180233A JPS5880831A (ja) 1981-11-10 1981-11-10 半導体装置用基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10732489A Division JPH03114219A (ja) 1989-04-28 1989-04-28 半導体装置用基板の製造方法

Publications (2)

Publication Number Publication Date
JPS5880831A true JPS5880831A (ja) 1983-05-16
JPH0335822B2 JPH0335822B2 (ja) 1991-05-29

Family

ID=16079697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56180233A Granted JPS5880831A (ja) 1981-11-10 1981-11-10 半導体装置用基板の製造方法

Country Status (1)

Country Link
JP (1) JPS5880831A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012722A (ja) * 1983-07-01 1985-01-23 Agency Of Ind Science & Technol 薄膜結晶形成法
JPS6017911A (ja) * 1983-07-11 1985-01-29 Agency Of Ind Science & Technol 半導体装置の製造方法
JPS6017910A (ja) * 1983-07-11 1985-01-29 Agency Of Ind Science & Technol 半導体装置の製造方法
JPS6233417A (ja) * 1985-08-07 1987-02-13 Nec Corp 半導体装置の製造方法
JPH03114219A (ja) * 1989-04-28 1991-05-15 Fujitsu Ltd 半導体装置用基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5658269A (en) * 1979-10-17 1981-05-21 Seiko Epson Corp Mos type semiconductor device
JPS5678495A (en) * 1979-11-29 1981-06-27 Toshiba Corp Preparation of base

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5658269A (en) * 1979-10-17 1981-05-21 Seiko Epson Corp Mos type semiconductor device
JPS5678495A (en) * 1979-11-29 1981-06-27 Toshiba Corp Preparation of base

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012722A (ja) * 1983-07-01 1985-01-23 Agency Of Ind Science & Technol 薄膜結晶形成法
JPS6017911A (ja) * 1983-07-11 1985-01-29 Agency Of Ind Science & Technol 半導体装置の製造方法
JPS6017910A (ja) * 1983-07-11 1985-01-29 Agency Of Ind Science & Technol 半導体装置の製造方法
JPS6233417A (ja) * 1985-08-07 1987-02-13 Nec Corp 半導体装置の製造方法
JPH03114219A (ja) * 1989-04-28 1991-05-15 Fujitsu Ltd 半導体装置用基板の製造方法

Also Published As

Publication number Publication date
JPH0335822B2 (ja) 1991-05-29

Similar Documents

Publication Publication Date Title
JPH0454370B2 (ja)
JP2003086604A (ja) 薄膜半導体装置及びその基板ならびにその製造方法
KR100317623B1 (ko) 실리콘 박막을 결정화하는 방법과 이를 이용하여 제조되는 박막트랜지스터 및 그 제조방법
JP4203141B2 (ja) 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法
US6558989B1 (en) Method for crystallizing silicon film and thin film transistor and fabricating method using the same
JPS5939790A (ja) 単結晶の製造方法
JPS5880831A (ja) 半導体装置用基板の製造方法
JP2004063478A (ja) 薄膜トランジスタ及びその製造方法
JPS6342417B2 (ja)
JPS5939791A (ja) 単結晶の製造方法
JPS58184720A (ja) 半導体膜の製造方法
JPH01264215A (ja) 半導体装置の製造方法
JPH03114219A (ja) 半導体装置用基板の製造方法
JPH03159116A (ja) 多結晶半導体薄膜の熱処理方法
JPS6147627A (ja) 半導体装置の製造方法
JPS5856457A (ja) 半導体装置の製造方法
JPH0413848B2 (ja)
KR20030015618A (ko) 결정질 실리콘의 제조방법
JPS60164316A (ja) 半導体薄膜の形成方法
JPH043459A (ja) 積層型半導体装置の製造方法
JPS63265464A (ja) 半導体装置の製造方法
JPH0573324B2 (ja)
JPS5880830A (ja) 半導体装置用基板の製造方法
JPH04192322A (ja) 結晶物品の形成方法
JPS63300510A (ja) 積層型半導体装置