JPS6017910A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6017910A JPS6017910A JP58124693A JP12469383A JPS6017910A JP S6017910 A JPS6017910 A JP S6017910A JP 58124693 A JP58124693 A JP 58124693A JP 12469383 A JP12469383 A JP 12469383A JP S6017910 A JPS6017910 A JP S6017910A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- island
- peripheral part
- island shape
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法、特に絶縁体上に半導
体単結晶膜を形成する方法に関するものである。
体単結晶膜を形成する方法に関するものである。
半導体装置の高速化、高密度化のため、半導体活性層を
多数積層するいわゆる三次元回路素子を製造する方法に
おいて、誘電体上に半導体単結晶膜を形成する方法が考
えられている。従来この誘電体上に半導体単結晶を形成
する方法として、絶縁体上に多結晶または非晶質の半導
体を堆積し、その表面にレーザ光、電子線などのエネル
ギー線を照射することにより表面層のみを加熱し、融解
して単結晶の半導体膜を形成する方法がある。
多数積層するいわゆる三次元回路素子を製造する方法に
おいて、誘電体上に半導体単結晶膜を形成する方法が考
えられている。従来この誘電体上に半導体単結晶を形成
する方法として、絶縁体上に多結晶または非晶質の半導
体を堆積し、その表面にレーザ光、電子線などのエネル
ギー線を照射することにより表面層のみを加熱し、融解
して単結晶の半導体膜を形成する方法がある。
第1図は従来の半導体装置の製造方法を示す。
まず、第1図(a)において、(1)は基板となるべき
絶堆積し、写真製版による窒化膜(4)のパターニング
を行う。さらに950°C酸化雰囲気中に長時間さらし
た後、パターニングされた窒化膜(4)及び酸化膜シリ
コンが形成されている。(5)は酸化されたポリシリコ
ン層である。第1図(e)は第1図(d)の平面図を示
す。次に第1図(e)の島状のポリシリコン層(2)に
短辺の1倍から2倍程度のスポットに絞ったレザー光を
パターンの長手方向に走査しながら照射する。この時、
ポリシリコン層(2)は溶融し、照射後固化すると同時
に再結晶化する。さらにこのポリシリコンの再結晶化層
にMOS)ランジスタを公知のプロセスで形成する。
絶堆積し、写真製版による窒化膜(4)のパターニング
を行う。さらに950°C酸化雰囲気中に長時間さらし
た後、パターニングされた窒化膜(4)及び酸化膜シリ
コンが形成されている。(5)は酸化されたポリシリコ
ン層である。第1図(e)は第1図(d)の平面図を示
す。次に第1図(e)の島状のポリシリコン層(2)に
短辺の1倍から2倍程度のスポットに絞ったレザー光を
パターンの長手方向に走査しながら照射する。この時、
ポリシリコン層(2)は溶融し、照射後固化すると同時
に再結晶化する。さらにこのポリシリコンの再結晶化層
にMOS)ランジスタを公知のプロセスで形成する。
ところが従来の方法において、使用されるレーザ光の強
度分布が中心部が強く周辺部が弱いというがウス型分布
のため、照射を受けたポリシリコン島の温度分布は中央
部が高く、周辺部が低くなる。したがって、再結晶化の
際、結晶化の核が多数存在する周辺部から固化が起こる
ので、ポリシリコン島全体が単結晶化しないという欠点
があった。
度分布が中心部が強く周辺部が弱いというがウス型分布
のため、照射を受けたポリシリコン島の温度分布は中央
部が高く、周辺部が低くなる。したがって、再結晶化の
際、結晶化の核が多数存在する周辺部から固化が起こる
ので、ポリシリコン島全体が単結晶化しないという欠点
があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、島状半導体層の周辺部の温度を中
央部の温度よりも高く維持せしめ石英基板(sio2)
である。将来島状半導体層を作成するべき領域の周辺部
に相当する部分に第2図(b)に示すようにレジスト(
6)を塗布する。次に反応性イオンエツチング法により
、周辺部に相当する部分以外を2oooi程エツチング
する。しかる後レジストを除去すると、第2図(c)に
示すように、島状半導体層の周辺部に相当する部分の石
英が厚くなっている基板(1)が得られる。しかる後、
従来の方法と同様にポリシリコンを堆積し、島状半導体
層を作成したのが第2図(d)である。第2図(e)は
第2図(d)の平面図を表わす。しかる後、レーザ光を
島状ポリシリコン層の長辺方向に走査しながら照射する
。すると、基板(SIOg)はシリコンよりも熱伝導率
が小さいため、基板(Sing)の厚い周辺部では基板
(Si02)の薄い中央部に比べて溶融したシリコンの
熱が逃げにくくなり、そのため周辺部のシリコンは中央
部よシ高温に保たれる。したがって固化は中央部から周
辺部に向って起こる。このようにランダムな核からの成
長が抑えられ、島全体が単結晶になる。
めになされたもので、島状半導体層の周辺部の温度を中
央部の温度よりも高く維持せしめ石英基板(sio2)
である。将来島状半導体層を作成するべき領域の周辺部
に相当する部分に第2図(b)に示すようにレジスト(
6)を塗布する。次に反応性イオンエツチング法により
、周辺部に相当する部分以外を2oooi程エツチング
する。しかる後レジストを除去すると、第2図(c)に
示すように、島状半導体層の周辺部に相当する部分の石
英が厚くなっている基板(1)が得られる。しかる後、
従来の方法と同様にポリシリコンを堆積し、島状半導体
層を作成したのが第2図(d)である。第2図(e)は
第2図(d)の平面図を表わす。しかる後、レーザ光を
島状ポリシリコン層の長辺方向に走査しながら照射する
。すると、基板(SIOg)はシリコンよりも熱伝導率
が小さいため、基板(Sing)の厚い周辺部では基板
(Si02)の薄い中央部に比べて溶融したシリコンの
熱が逃げにくくなり、そのため周辺部のシリコンは中央
部よシ高温に保たれる。したがって固化は中央部から周
辺部に向って起こる。このようにランダムな核からの成
長が抑えられ、島全体が単結晶になる。
なお、上記実施例では下部絶縁体の厚さを変えてもよい
し、また上記絶縁層を埋め込んでも同様の効果が得られ
る。
し、また上記絶縁層を埋め込んでも同様の効果が得られ
る。
以上のように、この発明は絶縁基板上に周囲が絶縁物に
よって取り囲まれた多結晶または非晶質の半導体層を形
成し、上記半導体層の周辺部の上記絶縁体の厚さ方向に
おける熱放散を上記半導体層の中央部のそれよりも小さ
くしたので、上記半導体層上にレーザ光またに電子ムー
ピを照射したとき、上記半導体層の周辺部の熱が中央部
より放散されにくいので、上記半導体層の全面に亘って
均一に単結晶の半導体層を形成することができる。
よって取り囲まれた多結晶または非晶質の半導体層を形
成し、上記半導体層の周辺部の上記絶縁体の厚さ方向に
おける熱放散を上記半導体層の中央部のそれよりも小さ
くしたので、上記半導体層上にレーザ光またに電子ムー
ピを照射したとき、上記半導体層の周辺部の熱が中央部
より放散されにくいので、上記半導体層の全面に亘って
均一に単結晶の半導体層を形成することができる。
第1図(a)〜(d)は従来の半導体装置の製造方法を
説明するだめの断面図、第1図(e)は第1図(d)の
平面図、第2因(a)〜((至)はこの発明に係る半導
体装置の製造方法の一実施例を示す断面図、第2図(e
)は第2図(d)の平面図、第8図は本発明の他の実施
例を示す断面図である。 なお、図中、同一符号は同一、または相当部分を示す。 出願人 工業技術院長 川Fil裕部 第1図 第214 47一
説明するだめの断面図、第1図(e)は第1図(d)の
平面図、第2因(a)〜((至)はこの発明に係る半導
体装置の製造方法の一実施例を示す断面図、第2図(e
)は第2図(d)の平面図、第8図は本発明の他の実施
例を示す断面図である。 なお、図中、同一符号は同一、または相当部分を示す。 出願人 工業技術院長 川Fil裕部 第1図 第214 47一
Claims (1)
- (1)絶縁体上に周囲が絶縁物によって取り囲まれた多
結晶または非晶質の半導体層を形成し、上記半導体層の
周辺部の上記絶縁体の厚さ方向における熱放散を上記半
導体層の中央部のそれよシも小さくし、しかる後上記半
導体層の中央部に沿ったことを特徴とする特許請求の範
囲第(1)項記載の
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58124693A JPS6017910A (ja) | 1983-07-11 | 1983-07-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58124693A JPS6017910A (ja) | 1983-07-11 | 1983-07-11 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6017910A true JPS6017910A (ja) | 1985-01-29 |
Family
ID=14891748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58124693A Pending JPS6017910A (ja) | 1983-07-11 | 1983-07-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6017910A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5880831A (ja) * | 1981-11-10 | 1983-05-16 | Fujitsu Ltd | 半導体装置用基板の製造方法 |
-
1983
- 1983-07-11 JP JP58124693A patent/JPS6017910A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5880831A (ja) * | 1981-11-10 | 1983-05-16 | Fujitsu Ltd | 半導体装置用基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4514895A (en) | Method of forming field-effect transistors using selectively beam-crystallized polysilicon channel regions | |
JPS6281709A (ja) | 半導体装置の製造方法 | |
JPS5891621A (ja) | 半導体装置の製造方法 | |
JPH0450746B2 (ja) | ||
JPS6017910A (ja) | 半導体装置の製造方法 | |
JPH0580159B2 (ja) | ||
JPS6017911A (ja) | 半導体装置の製造方法 | |
JPS5814525A (ja) | 半導体装置の製造方法 | |
JPS6159820A (ja) | 半導体装置の製造方法 | |
JPS5825220A (ja) | 半導体基体の製作方法 | |
JPS5928328A (ja) | 半導体装置の製造方法 | |
JPS6347256B2 (ja) | ||
JPS5856457A (ja) | 半導体装置の製造方法 | |
JPS5958821A (ja) | 半導体単結晶膜の製造方法 | |
JPS63265464A (ja) | 半導体装置の製造方法 | |
JPS5918629A (ja) | 半導体装置の製造方法 | |
JP2745055B2 (ja) | 単結晶半導体薄膜の製造方法 | |
JPH07131029A (ja) | 薄膜トランジスタの製造方法 | |
JPS6014424A (ja) | 半導体装置の製造方法 | |
JPH0440858B2 (ja) | ||
JPS58165317A (ja) | 半導体単結晶膜の製造方法 | |
JPS58180019A (ja) | 半導体基体およびその製造方法 | |
JPH0722120B2 (ja) | 半導体装置の製造方法 | |
JP2999212B2 (ja) | 溶融再結晶化法による半導体薄膜の製造方法 | |
JPS6066416A (ja) | 半導体集積回路基体の製造方法 |