JPS6014424A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6014424A JPS6014424A JP58122929A JP12292983A JPS6014424A JP S6014424 A JPS6014424 A JP S6014424A JP 58122929 A JP58122929 A JP 58122929A JP 12292983 A JP12292983 A JP 12292983A JP S6014424 A JPS6014424 A JP S6014424A
- Authority
- JP
- Japan
- Prior art keywords
- island
- silicon
- nitride film
- silicon layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法、特に絶縁体上に半導
体結晶層を形成する方法に関するものである。
体結晶層を形成する方法に関するものである。
従来、平面ディスプレー装置の画素である液晶を駆動す
るものとして、透明基板上にトランジスタを形成する試
みがなされており、そのため絶縁物、例えば石英基板上
に半導体の単結晶層または大結晶粒の結晶層を形成する
方法が考えられている。従来、この方法として、石英基
板上に多結晶または非晶質の半導体を堆積し、その表面
にレーザ光、電子線などのエネルギー線を照射すること
により表面層のみを加熱して半導体の単結晶層または大
結晶粒の結晶層を形成する方法があった。
るものとして、透明基板上にトランジスタを形成する試
みがなされており、そのため絶縁物、例えば石英基板上
に半導体の単結晶層または大結晶粒の結晶層を形成する
方法が考えられている。従来、この方法として、石英基
板上に多結晶または非晶質の半導体を堆積し、その表面
にレーザ光、電子線などのエネルギー線を照射すること
により表面層のみを加熱して半導体の単結晶層または大
結晶粒の結晶層を形成する方法があった。
従来の半導体装置の製造方法の一例を工程順に示す第１
図をもとに説明する。第１図＋ａｌにおいて、１は基板
となるべき石英基板（ＳｉＯ□）である。この基板１上
に第１図（ｂｌに示すように減圧ＣＶＤ法でポリシリコ
ン層２を７０００人堆積する。次に第１図（Ｃ）に示す
ように９５０℃で酸化して酸化膜３を形成した後、減圧
ＣＶＤ法により窒化膜４を堆積し、写真製版により該窒
化膜４のパターニングを行なう。
図をもとに説明する。第１図＋ａｌにおいて、１は基板
となるべき石英基板（ＳｉＯ□）である。この基板１上
に第１図（ｂｌに示すように減圧ＣＶＤ法でポリシリコ
ン層２を７０００人堆積する。次に第１図（Ｃ）に示す
ように９５０℃で酸化して酸化膜３を形成した後、減圧
ＣＶＤ法により窒化膜４を堆積し、写真製版により該窒
化膜４のパターニングを行なう。
さらに９５０°Ｃ酸化雰囲気に長時間さらした後、バタ
ーニングされた窒化膜４及び酸化膜３を除去すると第１
図（ｄｌに示すように、基板１」二に多結晶または非晶
質の半導体、この場合はポリシリコンが形成される。５
は酸化されたポリシリコン層である。第１図（Ｑ）は第
１図ｆｄ）の平面図を示す。
ーニングされた窒化膜４及び酸化膜３を除去すると第１
図（ｄｌに示すように、基板１」二に多結晶または非晶
質の半導体、この場合はポリシリコンが形成される。５
は酸化されたポリシリコン層である。第１図（Ｑ）は第
１図ｆｄ）の平面図を示す。
次に第１図（ｅ）の島状のポリシリコン層２に、短辺の
１倍から２倍程度のスポットに絞ったレーザ光をパター
ンの長手方向に走査しながら照射する。
１倍から２倍程度のスポットに絞ったレーザ光をパター
ンの長手方向に走査しながら照射する。
この時、ポリシリコン層２は溶融し、照射後固化すると
同時にポリシリコン層の結晶粒は増大するか、または単
結晶化する。さらにこの単結晶または結晶粒が大きくな
ったポリシリコンの再結晶層に、ＭＯＳ ）−ランジス
タを公知のプロセスで形成する。
同時にポリシリコン層の結晶粒は増大するか、または単
結晶化する。さらにこの単結晶または結晶粒が大きくな
ったポリシリコンの再結晶層に、ＭＯＳ ）−ランジス
タを公知のプロセスで形成する。
ところが上記従来の方法においては、下地が絶縁物、例
えば石英基板１であるため、絶縁体で囲まれた島状半導
体層２の周辺部は、中央部より多くの熱が絶縁体にうば
われる。このため周辺部はレーザ光照射時に充分温度が
上らず、溶融を起こさないので、周辺から幅約２μｍに
わたる周辺部の半導体層は細かい結晶粒のままで残って
しまう。
えば石英基板１であるため、絶縁体で囲まれた島状半導
体層２の周辺部は、中央部より多くの熱が絶縁体にうば
われる。このため周辺部はレーザ光照射時に充分温度が
上らず、溶融を起こさないので、周辺から幅約２μｍに
わたる周辺部の半導体層は細かい結晶粒のままで残って
しまう。
また中央部でも結晶粒は５×１０μｍ程度にまでしか太
き（ならない。従ってこの半導体層にＭＯＳトランジス
タなどの素子を形成する場合にリーク電流が多いなど、
電気的特性が悪いという欠点があった。
き（ならない。従ってこの半導体層にＭＯＳトランジス
タなどの素子を形成する場合にリーク電流が多いなど、
電気的特性が悪いという欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、島状シリコン半導体層の構造をメ
サ型にし、レーザ光照射前に上記島状シリコン半導体層
の上に厚さ２００Å以下のシリコン窒化膜（Ｓ＋ＢＮ４
）を堆積しておくことによって、大きな結晶粒を持つ
シリコン層を作成して、電気特性の良好な素子を形成す
ることを可能に実る半導体装置の製造方法を提供するこ
とを目的としている。
めになされたもので、島状シリコン半導体層の構造をメ
サ型にし、レーザ光照射前に上記島状シリコン半導体層
の上に厚さ２００Å以下のシリコン窒化膜（Ｓ＋ＢＮ４
）を堆積しておくことによって、大きな結晶粒を持つ
シリコン層を作成して、電気特性の良好な素子を形成す
ることを可能に実る半導体装置の製造方法を提供するこ
とを目的としている。
以下、この発明の一実施例を図をもとに説明する。第２
図（ａ）に示すように、石英基板１上に多結晶シリコン
を堆積してポリシリコン層２を形成し、第２図（ｂ）に
示すように、島状シリコン層２ａを形成ずべき領域にレ
ジスト６を塗布する。レジスト６の無い部分のポリシリ
コン層２をエツチングで除去してメサ型の島状シリコン
Ｎ２ａを形成し、しかる後上記レジスト６を除去し、シ
リコン窒化膜（Ｓｉ３Ｎ４） ７を厚さ１００人に堆積
する（第２図（Ｃ））。
図（ａ）に示すように、石英基板１上に多結晶シリコン
を堆積してポリシリコン層２を形成し、第２図（ｂ）に
示すように、島状シリコン層２ａを形成ずべき領域にレ
ジスト６を塗布する。レジスト６の無い部分のポリシリ
コン層２をエツチングで除去してメサ型の島状シリコン
Ｎ２ａを形成し、しかる後上記レジスト６を除去し、シ
リコン窒化膜（Ｓｉ３Ｎ４） ７を厚さ１００人に堆積
する（第２図（Ｃ））。
この後レーザ光を照射すると、島状シリコン層２ａは溶
融、固化、再結晶化する。この際、該島状シリコンＮ２
ａの周辺部には従来方法による場合のような酸化膜５は
存在しないため、該周辺部のシリコン層の熱が奪われる
ことはなくなる。従って周辺部のシリコン層も充分溶融
し、そのため細かい結晶粒は存在しなくなる。また島状
シリコン層２ａ上に堆積された窒化膜の横方向の熱伝導
によりシリコン層内の熱分布が均一になり、大きな結晶
粒に成長する。
融、固化、再結晶化する。この際、該島状シリコンＮ２
ａの周辺部には従来方法による場合のような酸化膜５は
存在しないため、該周辺部のシリコン層の熱が奪われる
ことはなくなる。従って周辺部のシリコン層も充分溶融
し、そのため細かい結晶粒は存在しなくなる。また島状
シリコン層２ａ上に堆積された窒化膜の横方向の熱伝導
によりシリコン層内の熱分布が均一になり、大きな結晶
粒に成長する。
図から、１本以下の結晶粒しか存在しない大結晶粒に成
長していることがわかる。
長していることがわかる。
またレーザ光照射後、窒化膜７を熱リン酸によってエツ
チングして除去する。この後は従来のＭＯＳトランジス
タのプロセスに従ってトランジスタを作成する。なお、
上記シリコン窒化膜７を２００Å以上に堆積すると再結
晶化時に島状シリコンＮ２ａおよび下地石英基板１にク
ラックが発生するため、上記シリコン窒化膜７ば２００
Å以下の膜厚とするのが望ましい。
チングして除去する。この後は従来のＭＯＳトランジス
タのプロセスに従ってトランジスタを作成する。なお、
上記シリコン窒化膜７を２００Å以上に堆積すると再結
晶化時に島状シリコンＮ２ａおよび下地石英基板１にク
ラックが発生するため、上記シリコン窒化膜７ば２００
Å以下の膜厚とするのが望ましい。
なお、上記実施例では、レーザビームの径を島状シリコ
ンＮ２ ａの短辺の１〜２倍程度としたが、このレーザ
ビームの径は島状シリコン層２ａが溶融する限り、また
島状シリコンＪｉ２ａの短辺より小さくない限りどのよ
うな大きさでもよい。また下地基板は石英以外の絶縁体
でもよい。
ンＮ２ ａの短辺の１〜２倍程度としたが、このレーザ
ビームの径は島状シリコン層２ａが溶融する限り、また
島状シリコンＪｉ２ａの短辺より小さくない限りどのよ
うな大きさでもよい。また下地基板は石英以外の絶縁体
でもよい。
以上のように、この発明によれば、島状シリコン半導体
層の構造をメサ型にし、さらにその上に厚さ２００Å以
下のシリコン窒化膜を堆積したので、結晶性のよい半導
体装置が得られ、リーク電流の少ない電気特性の良好な
回路素子の作成が可能となる効果がある。
層の構造をメサ型にし、さらにその上に厚さ２００Å以
下のシリコン窒化膜を堆積したので、結晶性のよい半導
体装置が得られ、リーク電流の少ない電気特性の良好な
回路素子の作成が可能となる効果がある。
第１図（ａ）〜（ｄｌは従来の島状半導体装置の型造方
法を工程順に示す断面図であり、第１図＋０１は第１図
（ｄｌの平面図、第２図ｆａ）〜（Ｃ１はこの発明の一
実施例による途中工程を示す断面図、第３図は上記実施
例方法によって作成したシリコン島をセコエッチして結
晶粒界を顕在化させた状態を撮影した顕微鏡写真である
。 １・・・絶縁基板、２・・・シリコン半導体層、２ａ・
・・島状シリコン半導体層、７・・・シリコン窒化膜。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大 岩 増 ｈｉＬ 第１図 ＝１１１− 第２図 第３図 １０．／１７ｍ 手続補正書（自発） 昭和釣竿ゲ月Ｚ 日 ２、発明の名称 半導体装置の製造方法 ３、補正をする者 代表者片山仁へ部 図面（第３図）
法を工程順に示す断面図であり、第１図＋０１は第１図
（ｄｌの平面図、第２図ｆａ）〜（Ｃ１はこの発明の一
実施例による途中工程を示す断面図、第３図は上記実施
例方法によって作成したシリコン島をセコエッチして結
晶粒界を顕在化させた状態を撮影した顕微鏡写真である
。 １・・・絶縁基板、２・・・シリコン半導体層、２ａ・
・・島状シリコン半導体層、７・・・シリコン窒化膜。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大 岩 増 ｈｉＬ 第１図 ＝１１１− 第２図 第３図 １０．／１７ｍ 手続補正書（自発） 昭和釣竿ゲ月Ｚ 日 ２、発明の名称 半導体装置の製造方法 ３、補正をする者 代表者片山仁へ部 図面（第３図）
Claims (1)
- （１）絶縁体基板上に多結晶または非晶質のシリコン半
導体層を形成する工程と、該シリコン半導体層をエツチ
ングしてメサ型の島状シリコン半導体層を形成する工程
と、該島状シリコン半導体層」二に膜厚が２００Å以下
のシリコン窒化膜を形成する工程と、上記島状シリコン
半導体層にレーザ光を照射して該島状シリコン半導体層
を溶融、固化。 再結晶化せしめる工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58122929A JPS6014424A (ja) | 1983-07-05 | 1983-07-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58122929A JPS6014424A (ja) | 1983-07-05 | 1983-07-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6014424A true JPS6014424A (ja) | 1985-01-25 |
Family
ID=14848101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58122929A Pending JPS6014424A (ja) | 1983-07-05 | 1983-07-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014424A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50144376A (ja) * | 1974-05-09 | 1975-11-20 |
-
1983
- 1983-07-05 JP JP58122929A patent/JPS6014424A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50144376A (ja) * | 1974-05-09 | 1975-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596604A (en) | Method of manufacturing a multilayer semiconductor device | |
| US4381201A (en) | Method for production of semiconductor devices | |
| US4448632A (en) | Method of fabricating semiconductor devices | |
| JPS6281709A (ja) | 半導体装置の製造方法 | |
| JPS5891621A (ja) | 半導体装置の製造方法 | |
| JPS60150618A (ja) | 半導体装置の製造方法 | |
| JPH02246267A (ja) | 半導体装置の製造方法 | |
| JPS6014424A (ja) | 半導体装置の製造方法 | |
| JPS5928328A (ja) | 半導体装置の製造方法 | |
| JPH0580159B2 (ja) | ||
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS6159820A (ja) | 半導体装置の製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPS6017911A (ja) | 半導体装置の製造方法 | |
| JPS5825220A (ja) | 半導体基体の製作方法 | |
| JPS61166074A (ja) | 絶縁ゲ−ト型トランジスタ及びその製造方法 | |
| JPS63265464A (ja) | 半導体装置の製造方法 | |
| JP2600286B2 (ja) | 半導体装置の製造方法 | |
| JPS5918629A (ja) | 半導体装置の製造方法 | |
| JPS60144931A (ja) | 半導体装置の製造方法 | |
| JP2745055B2 (ja) | 単結晶半導体薄膜の製造方法 | |
| JPS6043814A (ja) | 半導体結晶薄膜の製造方法 | |
| JPH0257337B2 (ja) | ||
| JPS5837919A (ja) | 半導体装置の製造方法 | |
| JPS6022493B2 (ja) | 半導体装置の製造方法 |