JPS6022493B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6022493B2
JPS6022493B2 JP56079813A JP7981381A JPS6022493B2 JP S6022493 B2 JPS6022493 B2 JP S6022493B2 JP 56079813 A JP56079813 A JP 56079813A JP 7981381 A JP7981381 A JP 7981381A JP S6022493 B2 JPS6022493 B2 JP S6022493B2
Authority
JP
Japan
Prior art keywords
layer
polycrystalline silicon
silicon layer
epitaxial growth
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56079813A
Other languages
English (en)
Other versions
JPS57194520A (en
Inventor
洋一 赤坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56079813A priority Critical patent/JPS6022493B2/ja
Priority to US06/380,597 priority patent/US4448632A/en
Priority to DE19823219441 priority patent/DE3219441A1/de
Priority to DE3249777A priority patent/DE3249777C2/de
Publication of JPS57194520A publication Critical patent/JPS57194520A/ja
Publication of JPS6022493B2 publication Critical patent/JPS6022493B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 本発明は絶縁体あるいは非晶質体上に絶縁物で囲まれた
単結晶もしくは単結晶に近い島状の半導体層を形成する
半導体装置の製造方法に関するものである。
この種の従来の方法としては、第１図に示すようにたと
えばＳｉ０２のような非晶質絶縁層１０上にＣＶＤ法に
より多結晶シリコン層１２を設けてレーザー２川こより
照射し、多結晶層１２を熔融させて多結晶層１２のグレ
ィンサィズを増大させ部分的に単結晶化させる方法があ
る。
さらに結晶性を良くする方法として第２図ａに示すよう
に非晶質絶縁層１０上にグレーティング（規則的溝）１
１を形成した後、多結晶シリコン層１２を設け、次にレ
ーザーアニールして第２図ｂに示すようにシリコン結晶
層１３を形成する方法がある。この方法ではグレーティ
ングの側面による規制により結晶方位が規定され、結晶
性の向上が期待できる。しかし従来の方法ではＣＶＤ法
による多結晶シリコン層１回のレーザーアニール照射に
よりグレィンサイズの増大を図るため結晶性の向上には
限界があり、元釆０．１ムｍ程度のグレィンサィズをも
つ多結晶シリコン層を一挙に単結晶化するのは困難であ
った。
即ち広い面積に亘つて単結晶化するために強いレーザー
パワーを用いると非晶質層のＳｉ０２から多結晶シリコ
ン層が剥離するなどの不都合が生じプロセスマージンも
不十分であった。本発明は上記のような従来の欠点を除
去するため予め薄く多結晶シリコンを絶縁体または非晶
質体上に敷きレーザーアニールしてグレィンサィズを大
きくしておくことにより、後工程で形成する多結晶層の
結晶粒の増大を招き、結果的に絶縁体または非晶質体上
に絶縁物で囲まれた良質の島状の単結晶を成長させ得る
方法を提供するものである。このため本発明は予め集積
回路等の半導体装置の活性領域となる領域を残して酸化
膜分離を施し、しかるのちにレーザーにより多結晶シリ
コン島を溶融して単結晶化の大きさを制限し実用化を図
る工夫をしている。
以下本発明の一実施例を図について説明する。
まず第３図ａに示すように例えばシリコン単結晶からな
る半導体基板１４上に熱酸化法によりシリコン酸化膜Ｓ
ｉ０２１０を設ける。この層の材質としては、最終的に
基板１４と絶縁された上層のシリコン結晶中にＬＳＩや
ＩＣを組み込む場合には比誘電率の低いＳｉ０２が最も
好ましい。レーザーアニールのパワーマージンを広くと
れるという意味ではシリコン窒化膜Ｓｉ３Ｎ４が好まし
い。また半導体基板上の絶縁膜でなく絶縁体を単独で用
いてもよく、さらに非晶質体を用いてもよい。Ｓｉ０２
の厚みは任意に選べば良いがＳｉ０２の形成に熱酸化法
を用いることや、基板との容量性結合を考慮すると１山
ｍ〜２ムｍが望ましい。次にＣＶＤ法により多結晶シリ
コン層１２を薄くデポジツトする。
多結晶シリコン層の厚さは０．１〜０．３仏ｍ程度が最
も良い。この状態で先ずレーザー２０‘こて多結晶シリ
コン層１２のグレインサイズの増大を図る。多結晶シリ
コン層１２が溶融するエネルギーを有するレーザーパワ
ーで照射することにより第（３｝図ｂに示すようにグレ
ィンサィズの増大が図られ５〜数ｌｏＡｍに及ぶ単結晶
を含む多結晶シリコン層１３を得ることができる。レー
ザーはＣＷ（連続発振）形レーザーたとえばＣＷ形Ａｒ
レーザーなどが望ましい。次に第３図ｃに示すように層
１３上にシリコンを主成分とするェピタキシャル成長層
１５を設ける。ェピタキシヤル成長の条件により後に得
られる膜質が大中に異なる。最もすぐれた結晶が得らる
条件は減圧ェピタキシャル成長を比較的高温（たとえば
１０８０℃）でジクロルシランＳｉＨ２ＣＩ２ガスを主
成分として行うものである。厚みは、その後に設けるデ
バイス構造、レーザー光のエネルギー等を考慮して決め
るが通常は０．５〜１．０山ｍである。あまり薄くなる
とェピタキシャル成長時の制御性が不十分となるが、低
いレーザーパワーで溶融できる利点がある。次に多結晶
となっているェピタキシャル層１５上に耐酸化性腰たと
えばシリコン窒化膜Ｓｉが４１７を設ける。Ｓｉ３Ｎ４
１７の下にパッド用のＳｉ０２膜（図示せず）を設けて
もよい。Ｓｉ０２、Ｓｉ３Ｎ４１７の膜厚は夫々５ｏｏ
〜ｌｏｏｏＡ程度でよい。次に第３図ｄに示すように写
真製版技術で半導体装置の分離領域にあたる部分のホト
レジスト３０を開□しＳｉ３Ｎ４１７、及びェピタキシ
ヤル法により形成した多結晶シリコン層１５をエッチン
グする。第３図ｅはエッチング後にＳｉ３Ｎ４膜１７上
のホトレジト３０を除去した図である。次にＳｉ３Ｎ４
膜１７をマスクとして酸化し残存するシリコン層を酸化
して第３図ｆに示すように酸化膜１０でシリコン１５を
囲む構造を形成する。以上第３図ｄ〜ｆはいわゆるアィ
ソプレーナ法を用いたものである。
第３図ｆの構造からＳｉ３Ｎ４膜１７を除去した後第３
図ｇに示すようにレーザーアニールでシリコン島１５を
単結晶化し第３図Ｍこ示す単結晶シリコン島１６を形成
する。溶融される領域は活性領域となるシリコン島のみ
でよく、ＬＳＩレベルでは通常５×２０Ａｍ程度である
ことが多い。この程度の領域の単結晶化は本発明により
容易に蓬っせられる。またＳｊ３Ｎ４膜を反射防止膜と
して用い第３図ｆに示す状態でレーザーァニールしても
良い。本発明では下地及び周囲を厚いＳｉ０２１０で囲
まれているシリコン層１５を溶融させるため、Ｓｉ０２
１ 川こより熱伝導による放熱を抑えることができレー
ザーパワーが少なくてよく、処理しやすいプロセスとな
る。
第４図に示す実施例は本発明の意図をさらに押し進めグ
ラフオヱピタキシヤル法との組み合わせで、より結晶性
の向上を目指したものである第４図ａはＳｉ０２１０の
グレーティング１ １上に薄い多結晶シリコン層１２を
デポジットしレーザーアニールする。以下第３図と同様
なプロセスにて優れた結晶性を有する単結晶シリコン島
１６を得ることができる。このように本発明の特徴は、
予め薄く多結晶シリコン層を設けてアニールすることと
、その層の上にェピタキシヤル成長層を設けることであ
り、たとえば、ェピタキシャル成長層の替りにＣＶＤ多
結晶シリコン層を用いても本発明の意図は完遂されず、
比較的高温の減圧ェピタキシヤル成長によって十分大き
なグレィンサイズ多結晶シリコンが得られる。
この状態で多結晶層をＳｉ０２で囲み、レーザーアニー
ルすることによりＳｊ０２の受け皿の中にある形の多結
晶層を溶融して再結晶化を行うことができＳｉ島内を容
易に単結晶とすることができる。このようにして得られ
たＳｉ島の中にＭＯＳトランジスタやあるいはバイポー
ラトランジスタのような素子を公知の技術でつくり込む
ことが出来、本発明により極めて寄生容量の小さい高性
能半導体素子の製造が可能になる。
本発明は２層に多結晶シリコン層を積み、２回のレーザ
ーアニールもしくは電子ビームアニールを必要とするが
得られる単結晶は大きく良質のものとなり、従来のＳＯ
Ｓ（Ｓｉｌｉｃｏｎ−ｏｎ−Ｓａｐｈｉｒｅ）やＳＯ１
（Ｓｉｌｉｃｏｎ−ｏｎ−ｌｎｓ山ａｔｏｒ）法をしの
ぐすぐれたものでる。
【図面の簡単な説明】
第１図はしーザーアニールによる多結晶シリコンのグレ
ィンサィズの増大を図る従来法を示す断面図、第２図は
従来のグラフオェピタキシャル法を示す斜視図、第３図
は本発明の一実施例を示す断面図、第４図は本発明の他
の実施例を示す断面図である。 図中、１０・・・…Ｓｉ０２層、１１・・・…グレーテ
ィング、１２・・・・・・ＣＶＤ法による多結晶シリコ
ン層、１３・・・・・・多結晶シリコン層をレーザーア
ニ−ルして出来た層、１４・・・・・・半導体基板、１
５・・・・・・ェピタキシヤル成長させた多結晶シリコ
ン層、１６……単結晶シリコン島、１７……Ｓｉ３Ｎ４
膜を示す。 第１図 第２図 第３図 第３図 第４図 第４図

Claims (1)

  1. 【特許請求の範囲】 １ 絶縁体または非晶質体上に多結晶シリコン層を設け
    る工程と、該多結晶シリコン層にレーザーもしくは電子
    ビームを照射して結晶構造的変化を起こさせる工程と、
    該多結晶シリコン層上にさらにシリコンを主成分とする
    エピタキシヤル成長層を形成する工程と、該エピタキシ
    ヤル成長層を部分的に酸化し、下地の多結晶シリコン層
    を通つて上記絶縁体または非晶質体に達する酸化膜を形
    成してエピタキシヤル成長層を完全に絶縁分離する工程
    と島状に残存するエピタキシヤル成長層及び上記多結晶
    シリコン層をレーザーもしくは電子ビームでアニールし
    て溶融させ単結晶化させる工程を含む半導体装置の製造
    方法。 ２ 絶縁体または非晶質体は表面にグレーテイング形成
    されていることを特徴とする特許請求の範囲第１項記載
    の半導体装置の製造方法。 ３ エピタキシヤル成長層がＳｉＨ＿２Ｃｌ＿２を用い
    た減圧のエピタキシヤル成長法により形成されることを
    特徴とする特許請求の範囲第１項記載または第２項記載
    の半導体装置の製造方法。
JP56079813A 1981-05-25 1981-05-25 半導体装置の製造方法 Expired JPS6022493B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP56079813A JPS6022493B2 (ja) 1981-05-25 1981-05-25 半導体装置の製造方法
US06/380,597 US4448632A (en) 1981-05-25 1982-05-21 Method of fabricating semiconductor devices
DE19823219441 DE3219441A1 (de) 1981-05-25 1982-05-24 Verfahren zur herstellung von halbleitervorrichtungen
DE3249777A DE3249777C2 (ja) 1981-05-25 1982-05-24

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56079813A JPS6022493B2 (ja) 1981-05-25 1981-05-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS57194520A JPS57194520A (en) 1982-11-30
JPS6022493B2 true JPS6022493B2 (ja) 1985-06-03

Family

ID=13700639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56079813A Expired JPS6022493B2 (ja) 1981-05-25 1981-05-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6022493B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62227889A (ja) * 1986-03-31 1987-10-06 Mitsui Eng & Shipbuild Co Ltd バラ積貨物船の横隔壁の構造

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136370A (ja) * 1983-12-26 1985-07-19 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62227889A (ja) * 1986-03-31 1987-10-06 Mitsui Eng & Shipbuild Co Ltd バラ積貨物船の横隔壁の構造

Also Published As

Publication number Publication date
JPS57194520A (en) 1982-11-30

Similar Documents

Publication Publication Date Title
US4448632A (en) Method of fabricating semiconductor devices
US4596604A (en) Method of manufacturing a multilayer semiconductor device
JPH0656882B2 (ja) スタックドｍｏｓデバイスの製造方法
JPS5893221A (ja) 半導体薄膜構造とその製造方法
JPH055372B2 (ja)
JPS6022493B2 (ja) 半導体装置の製造方法
JP2622047B2 (ja) 半導体デバイスおよびその製造方法
JPS6095969A (ja) 半導体集積回路の製造方法
JPS58175844A (ja) 半導体装置の製造方法
JPS59121823A (ja) 単結晶シリコン膜形成法
JPH0793259B2 (ja) 半導体薄膜結晶層の製造方法
JPH0669430A (ja) 半導体装置の製造方法
JPS61117821A (ja) 半導体装置の製造方法
JP2807296B2 (ja) 半導体単結晶層の製造方法
JPH0257337B2 (ja)
JP2745055B2 (ja) 単結晶半導体薄膜の製造方法
JPS582040A (ja) 半導体装置の製造方法
JPS583272A (ja) 半導体装置の製造方法
JPS63265464A (ja) 半導体装置の製造方法
JPH0368532B2 (ja)
JPS61174622A (ja) 半導体装置の製造方法
JPH0779078B2 (ja) 半導体層の単結晶化方法
JPS6362893B2 (ja)
JPS5948532B2 (ja) 半導体装置の製造方法
JPS62124753A (ja) 絶縁層分離基板の製法