DE3219441A1 - Verfahren zur herstellung von halbleitervorrichtungen - Google Patents

Verfahren zur herstellung von halbleitervorrichtungen

Info

Publication number
DE3219441A1
DE3219441A1 DE19823219441 DE3219441A DE3219441A1 DE 3219441 A1 DE3219441 A1 DE 3219441A1 DE 19823219441 DE19823219441 DE 19823219441 DE 3219441 A DE3219441 A DE 3219441A DE 3219441 A1 DE3219441 A1 DE 3219441A1
Authority
DE
Germany
Prior art keywords
layer
polycrystalline silicon
insulating
silicon layer
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823219441
Other languages
English (en)
Other versions
DE3219441C2 (de
Inventor
Yoichi Itami Hyogo Akasaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP56079813A external-priority patent/JPS6022493B2/ja
Priority claimed from JP56080565A external-priority patent/JPS57196521A/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3219441A1 publication Critical patent/DE3219441A1/de
Application granted granted Critical
Publication of DE3219441C2 publication Critical patent/DE3219441C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique
    • Y10S117/904—Laser beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/913—Graphoepitaxy or surface modification to enhance epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/09—Laser anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/093—Laser beam treatment in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)

Description

. Verfahren zur Herstellung von Halblei tervorri cntungen
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleitervorrichtungen, indem ma.n eine monokristalline oder im wesentlichen monokristalline Halbleiterschicht auf eine Isolierschicht oder eine amorphe Schicht ausbildet.
Ein Verfahren zur Herstellung einer Halbleitervorrichtung unter Ausbildung einer monokristallinen oder im wesentlichen monokristallinen Halbleiterschicht auf einer Isolierschicht oder einer amorphen Schicht, bei welcher, wie dies in Fig. 1 gezeigt wird, eine polykristalline Siliziumschicht 12 auf einer Isolierschicht 10 aus einem amorphen Material wie SiO2 nach der CVP-Methode gebildet wird, und die polykristalline Schicht 12 dann mit einem Laserstrahl 20 bestrahlt wird, um die letztere zu schmelzen und dadurch die Korngröße zu erhöhen und einen Teil der polykristallinen Struktur in eine monokristalline Struktur umzuwandeln, ist bekannt.
Bei einer weiteren bekannten Verfahrensweise kann man die Kristallstruktur dadurch noch verbessern, daß man ein Gitter 11 auf einer amorphen isolierenden Schicht 10 bildet, wie dies in Fig. 2a gezeigt wird. Eine polykristalline Siliziumschicht 12 wird auf der isolierenden Schicht 10 mit dem Gitter gebildet und dann wird die Siliziumschicht 12 mit einem Laserstrahl unter Ausbildung einer monokristallinen Siliziumschicht 13, wie in Fig. 2b gezeigt wird, getempert (annealed). Bei diesem Verfahren wird die Kristallorientierung aufgrund des Vorhandenseins der Seiten-
wandungen der Vertiefungen des Gitters orientiert,und dadurch wird eine Verbesserung der Kristallisation ermöglicht.
Bei diesen bekannten Verfahren ist jedoch die Verbesserung der Kristallisation durch die Tatsache beschränkt, daß die Korngröße der nach der CVD-Methode gebildeten polykristallinen Siliziumschicht durch das Tempern vergrößert wird, wenn man die Bestrahlung mit dem Laserstrahl vornimmt, und es ist schwierig, die gesamte polykristalline Siliziumschicht, deren Korngröße in der Größenordnung von 0,1 μΐη liegt, auf einmal in eine monokristalline Siliziumschicht zu überführen. Um das über einen großen Bereich ausgebreitete polykristalline Silizium in monokristallines Silizium zu überführen, ist es erforderlich, einen Laser hoher Energie zu verwenden. Die Verwendung von Hochenergielaserstrahlen verursacht jedoch, daß sich eine polykristalline Siliziumschicht von der amorphen SiO^-Schicht abtrennt und dadurch wird das angestrebte Ziel nicht erreicht.
Die vorliegende Erfindung besteht darin, daß man die Nachteile der vorerwähnten üblichen Verfahren verhindern kann, und eine Aufgabe der Erfindung ist es, ein Verfahren zu zeigen, mittels dessen man eine hochgradig monokristalline Schicht auf einer isolierenden oder amorphen Schicht, auf welcher eine polykristalline Siliziumschicht auf der isolierenden oder amorphen Schicht aufgetragen ist, wachsen zu lassen, wobei die Korngröße dadurch erhöht wird, daß man mit einem Laserstrahl derart tempert, daß die Kristallschicht einer darauf später geformten epitaxialen Schicht ansteigt.
-"L1Z'ΌS. 32Ί9Α41
_ 7 —
Ein weiteres Ziel der Erfindung ist es, ein Verfahren zum Wachsen einer hochgradigen monokristallinen Fläche, die von einem Isoliermaterial umgeben ist, auf einer isolierenden oder amorphen Schicht zu zeigen, wobei eine polykristalline Siliziumschicht anfangs auf der isolierenden oder amorphen Schicht verteilt ist und deren Korngröße durch Tempern mit einem Laserstrahl vergrößert wird, so daß die Kristallgröße einer darauf gebildeten epitaxialen Schicht anschließend vergrößert wird. Zur Lösung dieser Aufgabe wird eine Oxidschicht über die Fläche einer Halbleitervorrichtung, z. B. einer integrierten Schaltung etc., gebildet, ausgenommen eines Teils davon, welcher eine aktive Fläche wird^ und die verbleibenden polykristallinen "' 1^" Siliziumflächen werden mittels eines Laserstrahls ge-
-35 , schmolzen, um den Grad der Monokristallisation auf einen in der Praxis anwendbaren zu beschränken.
Fig. 1 beschreibt ein übliches Verfahren zur Erhöhung der Korngröße von polykristallinem Silizium unter An-Wendung einer Schichttemperung;
Fig. 2a und 2b beschreiben eine übliche graphoepitaxiale Methode;
Fig. 3a bis 3d zeigen Querschnitte gemäß einer ersten Ausführungsform der Erfindung;
Fig. 4a bis 4d zeigen ähnliche Querschnitte gemäß einer
zweiten Ausführungsform der Erfindung; 30
Fig. 5a bis 5e sind ähnliche Querschnitte gemäß einer dritten Ausführungsform der Erfindung und
Fig. 6a bis 6h sind ähnliche Querschnitt und zeigen eine vierte Ausführungsform der Erfindung.
In den Fig. 3a bis 3d/ die eine erste Ausführungsform der . Erfindung beschreiben, wird beispielsweise eine Silizium-OXXd(SiO2)-Schicht 10 durch thermische Oxidation eines Halbleitersubstrats 14 aus einem Material wie einem monokristallinen Silizium (Fig. 3a) gebildet. Das Material der Schicht 10 kann SiO2 sein, dessen spezifische Dielektrizität niedrig ist, wenn ein LSI oder IC in einem oberen Teil des Siliziumkristalls, der elektrisch von dem Substrat 14 getrennt ist, inkorporiert wird. Wenn man den Energiespielraum des Laser-Temperns erhöhen möchte, kann die Schicht 10 aus Siliziumnitrid (Si^N^) bestehen. Alternativ ist es möglieh, einen isolierenden Körper anstelle der Isolierschicht auf dem Halbleitersubstrat zu verwenden, oder man kann für diesen Zweck auch ein amorphes Material verwenden. Die Dikke der SiO2~Schicht kann beliebig sein. Jedoch beträgt die Dicke zweckmäßigerweise 1) bis 2 pm bei der thermischen Oxidation unter Bildung von SiO2 und unter Berücksichtigung der kapazitiven Kupplung desselben an das Substrat.
Anschließend wird eine dünne polykristalline Siliziumschicht 12 unter Anwendung einer CVD-Methode aufgetragen. Die Dicke der Schicht 12 liegt in der Größenordnung von 0,1 bis 0,3 μΐη. Dann wird die Schicht 12 mit einem Laserstrahl 20 zur Erhöhung der Korngröße bestrahlt. Die angewendete Laserenergie soll ausreichen, um die polykristalline Siliziumschicht 12 zu schmelzen und deren Korngröße zu erhöhen, wie dies in Fig. 3b gezeigt wird, wodurch man eine polykristalline Siliziumschicht 13, enthaltend Monokristalle einer Größe im Bereich von 5 μηι bis zu mehreren 10 pm erhält. Als Laser kann man einen solchen mit kontinuierlichen Wellen (CW), z.B.
- 9 einen CW Argon-Laser verwenden.
Dann wird, wie dies in Fig. 3c gezeigt wird, eine epitaxia-Ie Schicht 15, die hauptsächlich Silizium enthält, auf der Schicht 13 gebildet.
Es wird hier festgehalten, daß die Bedingungen des epitaxialen Wachstums auf der Schicht 15 in erheblichem Maße die Eigenschaften der später zu erhaltenden Schicht beeinflussen. Die Bedingungen, unter denen besonders bevorzugte Kristalle erhältlich sind, sind solche, bei denen man das epitaxia-Ie Wachstum unter einem verminderten Druck in einer Atmosphäre, die hauptsächlich aus Dichlorsilan (SiH2Cl2)-Gas besteht, bei verhältnismäßig hohen Temperaturen (z. B. 10800C) vornimmt. Die Dicke kann je nach der Struktur des herzustellenden Gegenstandes und der Energie des Laserlichtes bestimmt werden und liegt im allgemeinen bei 0,5 bis 1,0 pm. Ist die Schicht zu dünn, so wird die Kontrolle des epitaxialen Wachstums unzureichend. Die polykristallinen Siliz!umschichten 13 und 15 werden dann durch das Laserlicht aus einem CW-Laser ähnlich wie das Laserlicht 20 in Fig. 3a miteinander verschmolzen unter Ausbildung von monokristallinem Silizium und somit unter Erhalt einer monokristallinen Siliziumschicht 16, wie dies in Fig. 3d gezeigt wird.
Indem man zunächst die dünne polykristalline Siliziumschicht 12 bildet und dann die Monokristallisation der Schicht 12 durch Lasertemperung erhöht, wird die Kristallgröße der auf der Schicht 12 gebildeten epitaxialen Schicht 15 sehr groß. Dadurch wird es bei der nächsten Lasertemperung möglich, eine hochqualitative monokristalline Ausbreitung über eine große Fläche zu erzielen.
Gemäß einer zweiten Ausführungsform der Erfindung, die in
den Fig. 4a bis 4d gezeigt wird/ wird eine graphoepitaxiale Methode mit der ersten Ausführungsform vereint, um dadurch noch die Kristallisation zu verbessern. In Fig. 4a wird eine dünne polykristalline Siliziumschicht 12 auf einem Gitter auf der SiO^-Schicht 10 abgeschieden und dann mit Laserlicht getempert (annealed). Dann führt man ein ähnliches Verfahren wie bei Fig. 3 durch unter Erhalt einer hochqualitativen kristallinen Schicht 16.
Fig. 5a bis 5e beschreiben eine dritte Ausführungsform der Erfindung. Wie in Fig. 5a gezeigt wird, wird auf der epitaxialen Schicht 15, welche die äußerste Laminierungsschicht auf dem monokristallinen Siliziumsubstrat 14, der Siliziumoxid- oder Siliziumnitridschicht 10, der polykristallinen Siliziumschicht 13, enthaltend monokristallines Silizium und der epitaxialen Schicht 15, die hergestellt wurde gemäß den Stufen gezeigt in Fig. 3a bis 3c, ist eine Antioxidationsschicht 17 aus Siliziumnitrid (Si-JSI.) gebildet. Zu dieser Zeit ist es möglich, eine SiO2~Schicht (nicht gezeigt) unterhalb der Si-N.-Schicht 17 vorzusehen. Eine solche Schicht als Unterlage verwendet werden. Die Dicke der Si-N.-Schicht 17 liegt in der Größenordnung von 500 bis 1000 Ä und die der SiO2~Schicht unter der Schicht 17, sofern vorhanden, liegt in der gleichen Größenordnung. Dann wird, wie in Fig. 5a gezeigt wird, ein Photolack 30 auf jeden Teil entsprechend den Abtrennflächen der zu bildenden Halbleitervorrichtung gebildet,und eine übliche Photograviertechnik wird angewendet, um die Si^N.-Schicht 17 und die polykristalline Siliziumschicht 15 unter der Schicht 17, die sich nicht unter dem Photolack 30 befindet, wegzuätzen.
Nach dem Ätzen wird der Photolack 30 auf der Schicht 17 entfernt, wie dies in Fig. 5b gezeigt wird. Dann wird, unter Verwendung der freigelegten Schicht 17 als Maskierung eine
Oxidation durchgeführt, um die restlichen Teile der Siliziumschichten 13, 15 zu oxidieren, so daß die Fläche der Siliziumschicht 15 unter der Maskierung, d. h. die Siliziumflache, von einer Oxidschicht 10 umgeben ist, wie dies in Fig. 5c gezeigt wird. Das vorerwähnte Verfahren ist als sog. isoplanare Methode bekannt.
Anschließend wird die verbliebene Si-Jtf^-Schicht 17 entfernt un die Siliziumflachen 13, 15 werden, wie dies in Fig. 5d gezeigt wird, laserbehandelt und in eine monokristalline Siliziumfläche 16 überführt, wie dies in Fig. 5e gezeigt wird. Die zu schmelzende Fläche kann nur die Fläche der Siliziumfläche sein, die eine aktive Region wird, und diese Fläche liegt im allgemeinen in der Größe von 5 χ 20 um, wenn ein LSI gebildet wird. Es wurde festgestellt, daß die Monokristallisation einer Fläche der vorerwähnten Größe gemäß dieser Ausführungsform leicht erzielt werden kann. Es ist auch möglich, die Si-N.-Schicht als eine Antireflexionsschicht zu verwenden und die Siliziumschicht in dem in Fig. 5c gezeigten Zustand zu behandeln.
Gemäß der dritten Ausführungsform ist es möglich, weil die Siliziumschicht 15, welche von der dicken SiO2~Schicht umgeben ist, schmilzt und weil die Schicht 10 eine gute Wärmeleitfähigkeit aufweist und als Wärmestrahler wirkt, einen weniger starken Laser zu verwenden, das Verfahren zu vereinfachen und leichter durchführbar zu gestalten.
Fig. 6a bis 6b beschreiben eine vierte Ausführungsfoj.m der Erfindung. Dabei wird die Kristallisation im Vergleich zu der dritten Ausführungsform noch weiter verbessert, indem man diese mit der graphoepitaxialen Methode kombiniert. In Fig. 6a wird eine polykristalline Siliziumschicht 12 auf
das Gitter 11 des SiO2 niedergeschlagen und laser-getempert. Anschließend wird gemäß einem gleichen Verfahren/ wie dies bei der dritten Ausführungsform gemäß Fig. 5 dargestellt wird, eine monokristalline Siliziumfläche 16 mit guter Kristallinität erhalten.
Wie bereits erwähnt, ist es ein wesentliches Merkmal der Erfindung, die anfänglich dünne polykristalline Siliziumschicht vor der Ausbildung der epitaxialen Schicht auf der getemperten Schicht zu tempern. Obwohl es unmöglich ist, die Ziele der Erfindung zu erreichen unter Verwendung einer CVD-polykristallinen Siliziumschicht anstelle einer epitaxialen Schicht/ kann man doch ein ausreichend polykristallines Silizium mit einer genügend großen Korngröße durch epitaxiales Wachsen unter vermindertem Druck bei einer relativ hohen Temperatur erzielen. Große Monokristalle er-,';'· hält manf indem man das so erhaltene polykristalline Silizium mit einem Laser- oder Elektronenstrahl tempert.
Indem man weiterhin die polykristalline Siliziumschicht/ deren Korngröße vergrößert wurde/ umgibt und die umgebende Schicht mit Laser tempert/ schmilzt das polykristalline Silizium und rekristallisiert und geht dadurch leicht in ein monokristallines Silizium über. Man kann leicht Elemente wie MOS-Transistoren und/oder bipolare Transistoren innerhalb der so erhaltenen Si-Fläche und unter Anwendung . bekannter Verfahren ausbilden. Daher wird es möglich, Halbleiterelemente für hohe Beanspruchungen von sehr kleiner Größe herzustellen.
Zwar erfordert die vorliegende Erfindung die Bildung eines Paares von übereinanderliegenden polykristallinen Siliziumschichten und von zwei Laser- oder Elektronenstrahltemper-
behandlungen, das erhaltene monokristalline Silizium hat jedoch eine große Größe und sehr gute Qualität und ist solchem, das nach den üblichen SOS(Silizium-auf-Saphir)- oder SOI(Silizium-auf-Isolator)-Methoden erhältlich ist, 5 überlegen.

Claims (17)

  1. 3 9 1 Q / / 1 HOFFMANN ΕΙΤΪ,Ή & PAIiTNER ^ ι J < + ι
    PAT E N TAN WALTE
    DR. ING. E. HOFFMANN (193D-Wi) . DIPL.-ING. W. EITLE · DR.RER. NAT. K.HOFFMANN . DIPL.-ING. W. LEHN
    DIPL.-ING. K.FOCHSLE . DR. RER. NAT. B. HANSEN ARABELLASTRASSE 4 . D-8000 MO NCHEN 81 . TELEFON {089) 911087 . TELEX 05-29619 (PATHE)
    36 913 o/srn
    Mitsubishi Denki Kabushiki Kaisha, TOKYO / JAPAN
    Verfahren zur Herstellung von Halbleitervorrichtungen
    ,Patentansprüche
    fll Verfahren zur Herstellung von Halbleitervorrichtungen, dadurch gekennzeichnet , daß man folgende Stufen durchführt:
    Bildung einer polykristallinen Siliziumschicht auf einer isolierenden oder amorphen Schicht; Bestrahlen der polykristallinen Siliziumschicht mit einem Laser- oder Elektronenstrahl unter Veränderung der Kristallschicht;
    epitaxialem Ausbilden einer Schicht, die hauptsächlich Silizium enthält auf der geänderten polykristallinen Siliziumschicht und
    Bestrahlen der epitaxial gewachsenen Schicht und der
    polykristallinen Siliziumschicht mit einem Laser- oder Elektronenstrahl unter Veränderung der Kristallstrukturen .
  2. 2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß man eine obere Oberfläche der Isolier- oder amorphen Schicht bildet, auf welcher die polykristalline Siliziumschicht mit einem Gitter gebildet wird,
    10
  3. 3. Verfahren gemäß Ansprüchen 1. oder 2, dadurch gekennzeichnet/ daß die Isolierschicht aus Siliziumoxid besteht.
  4. 4. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet , daß bei der ersten Bestrahlungsstufe die Korngröße der polykristallinen Siliziumschicht vergrößert wird und daß bei der zweiten Bestrahlungsstufe im wesentlichen die epitaxial gebildete Schicht und die polykristalline Siliziumschicht in monokristallines Silizium überführt wird.
  5. 5. Verfahren gemäß Anspruch 3, dadurch gekennzeichnet , daß die Dicke der Siliziumoxidschicht im Bereich von 1 bis 2 μπι liegt.
  6. 6. Verfahren gemäß Ansprüchen 1 oder 2, dadurch gekennzeichnet , daß die Isolierschicht aus Siliziumnitrid besteht.
  7. 7. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die Dicke der polykristallinen Siliziumschicht im Bereich von 0,1 bis 0,3 pm liegt.
  8. 8. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet , daß die epitaxial gewachsene Schicht in einer SiH^Cl^-Atroosphäre unter vermindertem Druck gebildet wird.
  9. 9. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet , daß die Dicke der epitaxial gewachsenen Schicht im Bereich von 0,5 bis 1,0 um liegt.
  10. 10. Verfahren zur Herstellung einer Halbleitervorrichtung, gekennzeichnet durch folgende Stufen: Ausbildung einer polykristallinen Siliziumschicht auf einer isolierenden oder amorphen Schicht; Bestrahlen der polykristallinen Siliziumschicht mit einem Laser- oder Elektronenstrahl unter Veränderung der Kristallstruktur derselben; epitaxiale Ausbildung einer Schicht, die hauptsächlich aus Silizium besteht, auf der veränderten polykristallinen Siliziumschicht;
    Teiloxidation der epitaxial gewachsenen Schicht unter Ausbildung einer Oxidschicht, die sich durch Axe polykristalline Siliziumschicht zu der isolierenden oder amorphen Schicht ausdehnt, wodurch ein nichtoxidierter Teil der epitaxial gewachsenen Schicht von dem restlichen ' Teil derselben elektrisch getrennt wird und Schmelzen und Tempern des nichtoxidierten Teils der epitaxial gewachsenen Schicht und der polykristallinen Siliziumschicht unter dem nichtoxidierten Teil mit einem Laser- oder Elektronenstrahl unter Monokristallisierung
    der letzteren Schichten. :
  11. 11. Verfahren gemäß Anspruch 10, dadurch gekennzeichnet , daß die obere Oberfläche der Isolier- oder amorphen Schicht, auf welcher die polykristalline
    Siliziumschicht gebildet wird, mit einem Gitter gebildet wird.
  12. 12. Verfahren gemäß Ansprüchen 10 oder 11, dadurch g e kennzeichnet, daß die Isolierschicht aus Siliziumoxid besteht.
  13. 13. Verfahren gemäß Anspruch 12, dadurch gekennzeichnet , daß die Dicke der Siliziumoxid- schicht im Bereich von 1 bis 2 μπι liegt.
  14. 14. Verfahren gemäß Ansprüchen 10 oder 11, dadurch gekennzeichnet , daß die Isolierschicht aus Siliziumnitrid besteht.
  15. 15. Verfahren gemäß Anspruch 10, dadurch gekennzeichnet , daß die Dicke der polykristallinen Siliziumschicht im Bereich von 0,1 bis 0,3 μΐη liegt.
  16. 16. Verfahren gemäß Anspruch 10, dadurch gekennzeichnet , daß die epitaxial gewachsene Schicht in einer SiH2CI2-Atmosphäre unter vermindertem Druck gebildet wird.
  17. 17. Verfahren gemäß Ansprüchen 10 oder 16, dadurch gekennzeichnet , daß die Dicke der epitaxial gewachsenen Schicht im Bereich voi\ 0,5 bis 1,0 μΐη liegt.
DE19823219441 1981-05-25 1982-05-24 Verfahren zur herstellung von halbleitervorrichtungen Granted DE3219441A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP56079813A JPS6022493B2 (ja) 1981-05-25 1981-05-25 半導体装置の製造方法
JP56080565A JPS57196521A (en) 1981-05-27 1981-05-27 Growing method of crystal

Publications (2)

Publication Number Publication Date
DE3219441A1 true DE3219441A1 (de) 1982-12-16
DE3219441C2 DE3219441C2 (de) 1989-07-20

Family

ID=26420813

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19823219441 Granted DE3219441A1 (de) 1981-05-25 1982-05-24 Verfahren zur herstellung von halbleitervorrichtungen
DE3249777A Expired DE3249777C2 (de) 1981-05-25 1982-05-24

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE3249777A Expired DE3249777C2 (de) 1981-05-25 1982-05-24

Country Status (2)

Country Link
US (1) US4448632A (de)
DE (2) DE3219441A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0339741A2 (de) * 1988-04-28 1989-11-02 ENVEC Mess- und Regeltechnik GmbH + Co. Verfahren zur Herstellung einer polykristallinen halbleitenden Widerstandsschicht aus Silicium auf einem Siliciumträger
US4999313A (en) * 1986-11-07 1991-03-12 Canon Kabushiki Kaisha Preparation of a semiconductor article using an amorphous seed to grow single crystal semiconductor material
WO1998017831A1 (de) * 1996-10-18 1998-04-30 FREISTAAT BAYERN, vertreten durch DIE FRIEDRICH-ALEXANDER-UNIVERSITÄT ERLANGEN-NÜRNBERG, diese vertreten durch ihren REKTOR, PROF. DR. JASPER Verfahren zur veränderung der struktur von dünnen, oberflächennahen materialschichten
DE10141352A1 (de) * 2001-08-23 2003-06-05 Osram Opto Semiconductors Gmbh Verfahren zur Oberflächenbehandlung eines Halbleiters

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302230A (en) * 1980-02-27 1994-04-12 Ricoh Company, Ltd. Heat treatment by light irradiation
JPS58115832A (ja) * 1981-12-28 1983-07-09 Fujitsu Ltd 半導体装置の製造方法
JPS59195871A (ja) * 1983-04-20 1984-11-07 Mitsubishi Electric Corp Ｍｏｓ電界効果トランジスタの製造方法
JPS59205712A (ja) * 1983-04-30 1984-11-21 Fujitsu Ltd 半導体装置の製造方法
US4619034A (en) * 1983-05-02 1986-10-28 Ncr Corporation Method of making laser recrystallized silicon-on-insulator nonvolatile memory device
US4592799A (en) * 1983-05-09 1986-06-03 Sony Corporation Method of recrystallizing a polycrystalline, amorphous or small grain material
US4559102A (en) * 1983-05-09 1985-12-17 Sony Corporation Method for recrystallizing a polycrystalline, amorphous or small grain material
JPS59208743A (ja) * 1983-05-13 1984-11-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS59229815A (ja) * 1983-06-13 1984-12-24 Hitachi Ltd 半導体基板の製造方法
JPS6089953A (ja) * 1983-10-22 1985-05-20 Agency Of Ind Science & Technol 積層型半導体装置の製造方法
US4564403A (en) * 1984-01-27 1986-01-14 Sony Corporation Research Center Single-crystal semiconductor devices and method for making them
JPH0712086B2 (ja) * 1984-01-27 1995-02-08 株式会社日立製作所 ダイヤフラムセンサの製造方法
JPS60202952A (ja) * 1984-03-28 1985-10-14 Fujitsu Ltd 半導体装置の製造方法
US4719183A (en) * 1984-10-03 1988-01-12 Sharp Kabushiki Kaisha Forming single crystal silicon on insulator by irradiating a laser beam having dual peak energy distribution onto polysilicon on a dielectric substrate having steps
JPS61121433A (ja) * 1984-11-19 1986-06-09 Sharp Corp 半導体基板
US5296089A (en) * 1985-12-04 1994-03-22 Massachusetts Institute Of Technology Enhanced radiative zone-melting recrystallization method and apparatus
US5308594A (en) * 1985-12-04 1994-05-03 Massachusetts Institute Of Technology Edge-heat-sink technique for zone melting recrystallization of semiconductor-on-insulator films
US5264072A (en) * 1985-12-04 1993-11-23 Fujitsu Limited Method for recrystallizing conductive films by an indirect-heating with a thermal-conduction-controlling layer
US4889583A (en) * 1985-12-04 1989-12-26 Massachusetts Institute Of Technology Capping technique for zone-melting recrystallization of insulated semiconductor films
DE3685732T2 (de) * 1985-12-20 1993-01-21 Agency Ind Science Techn Verfahren zur herstellung einer monokristallinen duennen schicht.
JPS62206816A (ja) * 1986-03-07 1987-09-11 Agency Of Ind Science & Technol 半導体結晶層の製造方法
US4752590A (en) * 1986-08-20 1988-06-21 Bell Telephone Laboratories, Incorporated Method of producing SOI devices
US4863878A (en) * 1987-04-06 1989-09-05 Texas Instruments Incorporated Method of making silicon on insalator material using oxygen implantation
US4902642A (en) * 1987-08-07 1990-02-20 Texas Instruments, Incorporated Epitaxial process for silicon on insulator structure
US5363799A (en) * 1987-08-08 1994-11-15 Canon Kabushiki Kaisha Method for growth of crystal
US5081062A (en) * 1987-08-27 1992-01-14 Prahalad Vasudev Monolithic integration of silicon on insulator and gallium arsenide semiconductor technologies
US5066610A (en) * 1987-11-20 1991-11-19 Massachusetts Institute Of Technology Capping technique for zone-melting recrystallization of insulated semiconductor films
US5238879A (en) * 1988-03-24 1993-08-24 Siemens Aktiengesellschaft Method for the production of polycrystalline layers having granular crystalline structure for thin-film semiconductor components such as solar cells
US5190613A (en) * 1988-10-02 1993-03-02 Canon Kabushiki Kaisha Method for forming crystals
SG99827A1 (en) * 1989-02-14 2003-11-27 Seiko Epson Corp A method of manufacturing a semiconductor device
DE69032773T2 (de) * 1989-02-14 1999-05-27 Seiko Epson Corp., Tokio/Tokyo Verfahren zur Herstellung einer Halbleitervorrichtung
JP2508247B2 (ja) * 1989-03-20 1996-06-19 三菱電機株式会社 マスクｒｏｍの製造方法
US4972248A (en) * 1989-05-11 1990-11-20 Syracuse University Multi-layer circuit structure with thin semiconductor channels
ATE153797T1 (de) * 1990-03-24 1997-06-15 Canon Kk Optische wärmebehandlungsmethode für halbleiterschicht und herstellungsverfahren von halbleiteranordnung mit solcher halbleiterschicht
JP2620895B2 (ja) * 1990-09-07 1997-06-18 モトローラ・インコーポレーテッド 電界放出装置を備えた電子装置
JPH06140631A (ja) * 1992-10-28 1994-05-20 Ryoden Semiconductor Syst Eng Kk 電界効果型薄膜トランジスタおよびその製造方法
JP3047656B2 (ja) * 1993-01-12 2000-05-29 株式会社村田製作所 ＩｎＳｂ薄膜の製造方法
US5456763A (en) * 1994-03-29 1995-10-10 The Regents Of The University Of California Solar cells utilizing pulsed-energy crystallized microcrystalline/polycrystalline silicon
JP3421882B2 (ja) * 1994-10-19 2003-06-30 ソニー株式会社 多結晶半導体薄膜の作成方法
JP3234762B2 (ja) * 1996-02-26 2001-12-04 シャープ株式会社 半導体装置の製造方法
KR100425462B1 (ko) * 2001-09-10 2004-03-30 삼성전자주식회사 Ｓｏｉ 상의 반도체 장치 및 그의 제조방법
EP1326273B1 (de) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US7202143B1 (en) * 2003-10-23 2007-04-10 The Board Of Trustees Of The University Of Arkansas Low temperature production of large-grain polycrystalline semiconductors

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3304403A (en) * 1963-10-14 1967-02-14 Texas Instruments Inc Laser welding of contacts
DE1514288A1 (de) * 1964-12-11 1969-06-12 Philips Nv Verfahren zum Herstellen von Halbleitern
DE1540991A1 (de) * 1964-11-19 1970-02-19 Philips Nv Verfahren zur Herstellung eines Koerpers mit einem UEbergang zwischen zwei verschiedenen Materialien,insbesondere Halbleitermaterialien und durch dieses Verfahren hergestellte Koerper
CH598695A5 (de) * 1975-01-13 1978-05-12 Rca Corp
DE2825212B1 (de) * 1978-06-08 1979-07-12 Siemens Ag Verfahren zur Herstellung von Halbleiterbauelementen mittels eines kurzen,intensiven Laserlichtpulses
DE2535813C2 (de) * 1975-08-11 1980-11-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einkristalliner Schichten aus Halbleitermaterial auf einer elektrisch isolierenden Unterlage
DE3043676A1 (de) * 1979-11-22 1981-09-17 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren und vorrichtung zur herstellung von halbleitervorrichtungen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1043569A (en) * 1964-09-03 1966-09-21 Ferranti Ltd Improvements relating to the manufacture of semiconductor devices
US3585088A (en) * 1968-10-18 1971-06-15 Ibm Methods of producing single crystals on supporting substrates
JPS5377169A (en) * 1976-12-20 1978-07-08 Fujitsu Ltd Production of semiconductor device
US4147584A (en) * 1977-12-27 1979-04-03 Burroughs Corporation Method for providing low cost wafers for use as substrates for integrated circuits
US4152182A (en) * 1978-05-15 1979-05-01 International Business Machines Corporation Process for producing electronic grade aluminum nitride films utilizing the reduction of aluminum oxide
US4345967A (en) * 1980-03-04 1982-08-24 Cook Melvin S Method of producing thin single-crystal sheets

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3304403A (en) * 1963-10-14 1967-02-14 Texas Instruments Inc Laser welding of contacts
DE1540991A1 (de) * 1964-11-19 1970-02-19 Philips Nv Verfahren zur Herstellung eines Koerpers mit einem UEbergang zwischen zwei verschiedenen Materialien,insbesondere Halbleitermaterialien und durch dieses Verfahren hergestellte Koerper
DE1514288A1 (de) * 1964-12-11 1969-06-12 Philips Nv Verfahren zum Herstellen von Halbleitern
CH598695A5 (de) * 1975-01-13 1978-05-12 Rca Corp
DE2535813C2 (de) * 1975-08-11 1980-11-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einkristalliner Schichten aus Halbleitermaterial auf einer elektrisch isolierenden Unterlage
DE2825212B1 (de) * 1978-06-08 1979-07-12 Siemens Ag Verfahren zur Herstellung von Halbleiterbauelementen mittels eines kurzen,intensiven Laserlichtpulses
DE3043676A1 (de) * 1979-11-22 1981-09-17 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren und vorrichtung zur herstellung von halbleitervorrichtungen

Non-Patent Citations (9)

* Cited by examiner, † Cited by third party
Title
GB-Z: Solid-State Eclectronics, Bd.17, S.245-249 *
JP-Z: Japanese Journal of Applied Physics, Vol.19, No.1, 1980, S. L 23 bis L 26 *
US-Z: Appl. Phys. Letters, 26, 1975, S.569-571 *
US-Z: Applied Physics Letters, Vol. 38, No.4, 15. Februar 1981, S.248-250 *
US-Z: Electronics, Bd.37, 19. Oktober 1964, S. 96-101 *
US-Z: Electronics, May 26, 1977, S.99-104 *
US-Z: IBM Technical Disclosure Bulletin, Bd.7, No.3, August 1964, S.224 *
US-Z: IEEE Transactions on Electron Devices, Vol. ED.27, No.1, 1980, S.290-293 *
US-Z: IEEE Transactions on Electron Devices, Vol.ED-27, No.3, March 1980, S. 573-578 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4999313A (en) * 1986-11-07 1991-03-12 Canon Kabushiki Kaisha Preparation of a semiconductor article using an amorphous seed to grow single crystal semiconductor material
EP0339741A2 (de) * 1988-04-28 1989-11-02 ENVEC Mess- und Regeltechnik GmbH + Co. Verfahren zur Herstellung einer polykristallinen halbleitenden Widerstandsschicht aus Silicium auf einem Siliciumträger
EP0339741A3 (de) * 1988-04-28 1991-03-27 ENVEC Mess- und Regeltechnik GmbH + Co. Verfahren zur Herstellung einer polykristallinen halbleitenden Widerstandsschicht aus Silicium auf einem Siliciumträger
WO1998017831A1 (de) * 1996-10-18 1998-04-30 FREISTAAT BAYERN, vertreten durch DIE FRIEDRICH-ALEXANDER-UNIVERSITÄT ERLANGEN-NÜRNBERG, diese vertreten durch ihren REKTOR, PROF. DR. JASPER Verfahren zur veränderung der struktur von dünnen, oberflächennahen materialschichten
DE10141352A1 (de) * 2001-08-23 2003-06-05 Osram Opto Semiconductors Gmbh Verfahren zur Oberflächenbehandlung eines Halbleiters

Also Published As

Publication number Publication date
DE3249777C2 (de) 1989-04-20
DE3219441C2 (de) 1989-07-20
US4448632A (en) 1984-05-15

Similar Documents

Publication Publication Date Title
DE3219441A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE69332511T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE2808257C3 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE69233314T2 (de) Verfahren zur Herstellung von Halbleiter-Produkten
DE3888883T2 (de) Verfahren zur Herstellung einer vergrabenen isolierenden Schicht in einem Halbleitersubstrat durch Ionenimplantation und Halbleiterstruktur mit einer solchen Schicht.
DE4229628C2 (de) Halbleitereinrichtung mit Stapelstruktur und Verfahren zur Herstellung einer solchen
DE3587238T2 (de) Planarisierungsverfahren fuer halbleiter und nach diesem verfahren hergestellte strukturen.
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE1933690A1 (de) Verfahren zur Erzeugung von Einkristallen auf Traegersubstraten
DE3108146C2 (de)
DE2030805A1 (de) Verfahren zur Ausbildung epitaxialer Kristalle oder Plattchen in ausgewählten Bereichen von Substraten
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE3231671C2 (de)
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2409910B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen
DE102004031743A1 (de) Verfahren zur Herstellung einer Epitaxieschicht für erhöhte Drain-und Sourcegebiete durch Entfernen von Oberflächendefekten der anfänglichen Kristalloberfläche
DE3525550A1 (de) Verfahren zur herstellung von feldeffekttransistoren mit isoliertem gate und hoher ansprechgeschwindigkeit in integrierten schaltungen hoher dichte
DE2738961A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation
DE112006000558T5 (de) Schmale Halbleitergrabenstruktur
WO1999016125A1 (de) Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat
DE1539853A1 (de) Integrierte elektronische Halbleiterschaltung und Verfahren zu deren Herstellung
DE69114162T2 (de) Verfahren zum Züchten eines Kristalls.
DE1621532A1 (de) Praezisionsaetzung von Halbleiterbauelementen

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 3249712

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 3249712

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 3249777

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 3249777

AH Division in

Ref country code: DE

Ref document number: 3249777

Format of ref document f/p: P

AH Division in

Ref country code: DE

Ref document number: 3249777

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee