JPS59208743A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59208743A
JPS59208743A JP58082502A JP8250283A JPS59208743A JP S59208743 A JPS59208743 A JP S59208743A JP 58082502 A JP58082502 A JP 58082502A JP 8250283 A JP8250283 A JP 8250283A JP S59208743 A JPS59208743 A JP S59208743A
Authority
JP
Japan
Prior art keywords
silicon layer
single crystal
crystal silicon
amorphous
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58082502A
Other languages
English (en)
Other versions
JPS6359251B2 (ja
Inventor
Hiroshi Hougen
寛 法元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP58082502A priority Critical patent/JPS59208743A/ja
Priority to US06/606,094 priority patent/US4552595A/en
Publication of JPS59208743A publication Critical patent/JPS59208743A/ja
Publication of JPS6359251B2 publication Critical patent/JPS6359251B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/09—Laser anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/127—Process induced defects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/966—Selective oxidation of ion-amorphousized layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） この発明は半導体装置の製造方法に関し、詳しくは、素
子能動領域の分離（以下、素子分離と呼ぶ）の形成法に
関するものである。
（従来技術） 従来から一般に用いられてきた、選択酸化法を用いた素
子分離形成法の一例を第１図を参照して説明する。
丑ず、単結晶シリコン基板１上に厚さ約３００人のシリ
コン酸化膜２を形成し、さらに減圧ＣＶＤ法によｐ厚さ
約２００ＯＡのシリコン窒化膜３を被着する（第１図（
ａ））。
次に、通常のホトリソ工程によシホトレヅストパターン
４を形成した後、そのホトレジストパターン４をマスク
としてシリコン窒化膜３とシリコン酸化膜２をエツチン
グすることによシ、このシリコン窒化ｊ摸３とシリコン
酸化膜２を所定領域にのみ残す（第１図（ｂ））。
次に、ホトレノストパターン４を除去した後、熱酸化を
行う。すると、シリコン窒化膜３で覆われていない単結
晶シリコン基板表面が酸化されて素子分離酸化ＪＩＡ　
５が形成される。（第１図（Ｃ））しかる後、シリコン
窒化膜３を除去し、さらに表面の酸化膜を取シ除くこと
によシリコン酸化膜２を除去する。この膜３，２の除去
により露出した単結晶シリコン基板部が素子能動領域６
である。（第１図（ｄ）） しかるに、この方法では、熱酸化の際、シリコン窒化膜
３で被覆された単結晶シリコン基板ｌも一部分酸化され
、いわゆるバーズビーク７が形成されるため、素子能動
領域６が実質的に狭くなる。
したがって、あらかじめシリコン酸化膜２とシリコン窒
化膜３のパターンを広くしておく必要があり、集積度の
向上にとって問題となっていた。
（発明の目的） この発明は上記の点に鑑みなされたもので、素子分離酸
化膜の拡がりを少なくし得、高集積化に好適する半導体
装置の製造方法を提供することを目的とする。
（実施例） 以下この発明の一実施例を第２図を参照して説明する。
第２図（ａ）において、１１は単結晶シリコン基板であ
シ、まず、この基板１１にリンを加速電圧４０ＫｅＶ　
、　　ドーズ量Ｉ　Ｘ　１０１５ｃｒｉ２でイオン注入
することによシ、表面から約５ｏｏＡの深さにわたシ単
結晶シリコンを非晶質化する。この非晶質化された層、
すなわちジ（′品質シリコノ層が符号１２を付して第２
　ｊＪ　（ａ）に示されている。しかる後、この非晶質
シリコン層１２上に二さらに非晶質シリコン層１３を形
成する。この非晶質シリコン層１３は、シランガス（５
ＩＨ４）とホスツインガス（ＰＨｊ　）を用いたプラズ
マＣＶ　Ｄ法によ）、リンを含んで厚さ約３０００人に
形成される。
次に、上記構造物を窒素雰囲気中で５００℃に加熱し、
その状態で、出力１７　％ｇのＣＷアルコ゛ンレーザー
ビームを構造物表面に選択的に照射する。すると、素子
能動領域となる１ｆｆ（分である前記レーザ照射された
部分がアニールされ、第２図（ｂ）に示すように、その
部分の非晶質／リコン層１３゜１２が単結晶シリコン１
４となる。
次に、酸素力スと水素ガスの混合ガスを用いて、約８５
０℃の熱酸化を約１６０分間行う。すると、単結晶シリ
コンに比べ非晶質シリコンの酸化速度が犬でｙいために
、非晶質シリコンｊ脅ｉ　３．１２の部分が第２図（Ｃ
）に示すように約６０００Ｘの厚い酸化膜１５となる。
一方、前記レーザ照射によシ単結晶シリコン１４となっ
た部分には同図に示すように約５ｏｏＡの薄い酸化膜１
６が形成される。。
しかる後、緩衝フッ酸液に浸漬して表面の酸化膜を取シ
除くことによシ、第２図（ｄ）に示すように酸化膜１６
を除去する。この除去にょシ露田した単結晶シリコン部
が素子能動領域１７である。一方、この領域１７の周囲
には依然厚く酸化膜１５がダ・ふる。この酸化膜１５が
素子分離酸化膜である。
以上のように一実施例では、あらかじめイオン注入によ
シ表面を非晶質化した単結晶シリコン基板１１上にさら
に非晶質シリコンＪ’ｆ？ｉ　１３を形成しり上で、Ｃ
Ｗアルゴンレーザービームを用いて非晶質シリコン層を
選択的に単結晶化し、しかる後熱酸化を行い単結晶シリ
コンと非晶質シリコンの酸化速度の違いをオリ用して素
子分離形成を行った。
この方法によれば、ＣＷアルゴンレーザー（７’）ビー
ム径に応じて微細な単結晶化領域（素子能動領域）が形
成されるとともに、横力向−＼の酸化が抑えられて素子
分離酸化膜の横方向への拡がシが少なくなる。したがっ
て、高集積化に好適する。
また、ＣＷアルゴンレーザーは直接基板上にパターンを
描画できる。したがって、非晶質シリコン層を選択的に
単結晶化する工程は、通常のホトリソ工程を用いずに工
程数を削減して、また梢浄な工程で行うことができる。
なお、上記一実施例では単結晶シリコン基板表面をイオ
ン注入により非晶質化し、さらに非晶質シリコン層を気
相蒸着法で被着したが、これらに代えて多結晶シリコン
層を気相蒸着法で被着しても同様な効果を期待できる。
また、単結晶シリコン基板表面にホウ素イオンを５０　
ＫｅＶ、Ｉ　Ｘ　１０１１ｉｃ１．ｉ２で注入して、そ
の工程のみで単結晶シリコン基板表面から約２０００　
Ａの深さにわたシ非晶質シリコン層を形成するだけでも
同様の効果を期待できる。
さらに、単結晶シリコン基板表面をあらかじめ非晶質化
せずに非晶質シリコン層を被着するとＣＷアルゴンレー
ザー照射部分が多結晶化するが、この方法でも同等な効
果を期待できる。
また、一実施例では選択的アニールを行う方法としてＣ
Ｗアルゴンレーザービームを用いたが、他のレーサービ
ームまたは電子ビームなどを用いても同様な効果がある
。
さらに、熱酸化条件においても、非晶質シリコン、多結
晶シリコン、単結晶シリコンの間で異なる酸化速度が得
られる条件であれば、特に一実施例と同一の条件である
必要はない。
（発明の効果） 以上詳述したようにとの発明の方法は、非晶質シリコン
層または多結晶シリコン層を選択的な熱処理によシ選択
的に多結晶シリコンまたは単結晶シリコンとし得ること
と、結晶性によシシリコンの酸化速度が異なることを利
用して素子分離形成を行うようにしたから、高集積化に
好適する集子を 分離形成法であるとともに、容易にかつ清浄な工程で素
子分離形成を行い得る。
【図面の簡単な説明】
第１図は従来の方法の一例を示す断面図、第２図はこの
発明の半導体装置の製造方法の一実施例を示す断面図で
ある。 １１・・単結晶シリコン基板、１２．１３・・・非晶ｆ
１シリコン層、１４−単結晶シリコン、１５，１６・・
１１夕化膜。 特許出願人　沖電気工業株式会社 第１図 第２図 手続補正書 昭和５昨ＪＯ月２８１］ 特許庁長官若杉和夫　殿 １、事件の表示 昭和５８年　特　許　願第　８２５０２　　号２、発明
の名称 半導体装置の製造方法 ３、補正をする者 事件との関係　　　　　特　許　出願人（０２９）沖電
気工業株式会社 ４、代理人 ５、補正命令の日付　　昭和　　年　　月　　日　（自
発）６、補正の対象 明細書の特許請求の範囲および発明の詳細な説明の欄 ７、補正の内容 別紙の通り ７、補正の内容 １）明細書の１２、特許請求の範囲」を別紙の通９訂正
する。 ２ン　明細書７頁末行ないし８頁３行「１だ、一実施例
・・・・・−効果がある。」全下記のように訂正する。 記 才だ、−笑施例では選択的アニールを行う方法としてＣ
Ｗレーザアニール法を用いたが、他のラソエーション（
放射）例えばランプを用いた光放射、電子ビーム、イオ
ンビームなとを用いたアニール法によっても同様な効果
が得られる。 ２、特許請求の範囲 （１）単結晶シリコン基板上に非晶質シリコン層または
多結晶シリコン層を形成する工程と、しかる後、前記構
造物の表面を選択的に熱処理することにより、素子能動
領域の非晶質シリコン層または多結晶シリコン層を多結
晶シリコンまたは単結晶シリコンに変換する工程と、し
かる後熱酸化する工程とを具備してなる半導体装置の製
造方法。 （２）単結晶シリコン基板上に非晶質シリコン層重たは
多結晶シリコン層を形成する工程として、単結晶シリコ
ン基板上に気相蒸涜法によシ非晶質シリコン層または多
結晶シリコン層を被着する方法音用いたことを特徴とす
る特許請求の範囲第１項記載の半導体装置の製造方法。 （３）単結晶シリコン基板上に非晶質シリコン層全形成
する工程として、単結晶シリコン基板にイオン注入を行
い単結晶シリコン基板表面を非晶質化する方法を用いた
ことを特徴とする特許請求の範囲第１項記載の半導体装
置。 （４）単結晶シリコン基板上に非晶質シリコン層を形成
する工程として、単結晶シリコン基板表面をイオン注入
により非晶質化し、さらに非晶質９１１７７層を気相蒸
着法で被着する方法を用いたことを特徴とする特許請求
の範囲第１項記載の半導体装置の製造方法。 （５）非晶質シリコン層または多結晶シリコン層を選択
的に熱処理する方法として、５　Ｊ　五二’／　Ｅ　７
（放射）によるアニール法を用いたことを特徴とする特
許請求の範囲第１項記載の半導体装置の製造方法。 手続補正書 昭和５郭り月１４日 特許庁長官若　杉和夫殿 ■、小事件表示 昭和５８年特　許　　願第　８２５０２　　　号２、発
明の名称 半導体装置の製造方法 ３、補正をする者 事件との関係　　　　　　特　許出願人（０２９）沖ば
気工業株式会社 ４、代理人 ５、補正命令の日刊−昭和　　年　　月　　日（自発）
６、補正の対象 明細書の特許請求の範囲の欄 ７、補正の内容 （１）別紙の通り明細簀の「２、特許請求の範囲」を訂
正する。 ２、特許請求の範囲 （，１，１単結晶シＩＪ　ｊン基板上に非晶質シリコン
層または多結晶シリコン層を形成する工程と、しかる後
、前記構造物の表面を選択的に熱処理することに」：９
、素子能動領域の非晶質シリコン層または多結晶シリコ
ン層を多結晶シリコンまたは単結晶／リコンに変換する
工程と、しかる後熱酸化する工程とを具備してなる半導
体装置の製造方法。 （２）単結晶ンリコン基板上に非晶質シリコン層また（
は多結晶シリコン層を形成する工程として、単結晶シリ
コン括板上に気相蒸着法によシ非晶質シリコン層または
多結晶シリコン層を被着する方法を用いたことを特徴と
する特許請求の範囲第１項記載の半導体装置の製造方法
。 （３）単結晶シリコン基板上に非晶質シリコン層を形成
する工程として、単結晶シリコン基板にイオン注入を行
い単結晶シリコン基板表面を非晶質化する方法を用いた
ことを特徴とする特許請求の範囲第１項記載の半導体装
置の製造方法。 （４）単結晶シリコン基板上に非晶質シリコン層を形成
する工程として、単結晶シリコン基板表面をイオン注入
により非晶質化し、さらに非晶質シリコン層を気相蒸着
法で被着する方法を用いたことを特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。 （５）非晶質シリコンＮまたは多結晶シリコン層を選択
的に熱処理する方法として、ラジエーション（放射）に
よるアニール法を用いたことを特徴とする特許請求の範
囲第１項記載の半導体装置の製造方法。

Claims (5)

    【特許請求の範囲】
  1. （１）単結晶シリコン基板上に非晶質シリコン層または
    多結晶シリコン層を形成する工程と、しかる後、前記構
    造物の表面を選択的に熱処理することによシ、素子能動
    領域の非晶質シリコン層または多結晶シリコン層を多結
    晶シリコンまたは単結晶シリコンに変換する工程と、し
    かる後熱酸化する工程とを具備してなる半導体装置の製
    造方法。
  2. （２）単結晶シリコン基板上に非晶質シリコン層貰たは
    多結晶シリコン層を形成する工程として、単結晶シリコ
    ン基板上に気相蒸着法によシ非晶質シリコント＆または
    多結晶シリコン層を被着する方法を用いたことを特徴と
    する特許請求の範囲第１項記載の半導体装置の製造方法
    。
  3. （３）単結晶シリコン基板上に非晶質シリコン層を形成
    する工程として、単結晶シリコン基板にイオン注入を行
    い単結晶シリコン基板表面を非晶質化する方法を用いた
    ことを特徴とする特許請求の範囲第１項記載の半導体装
    置の製造方法。
  4. （４）単結晶シリコン基板上に非晶質シリコン層を形成
    する工程として、単結晶シリコン基板表面をイオン注入
    により非晶質化し、さらに非晶質シリコン層を気相蒸着
    法で被着する方法を用いたことを特徴とする特許請求の
    範囲第１項記載の半導体装置の製造方法。
  5. （５）非晶質シリコン層または多結晶シリコン層を選択
    的に熱処理する方法として、レーザアニール法または電
    子ビームアニール法を用いたことを特徴とする特許請求
    の範囲第１項記載の半導体装置の製造方法。
JP58082502A 1983-05-13 1983-05-13 半導体装置の製造方法 Granted JPS59208743A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP58082502A JPS59208743A (ja) 1983-05-13 1983-05-13 半導体装置の製造方法
US06/606,094 US4552595A (en) 1983-05-13 1984-05-02 Method of manufacturing a semiconductor substrate having dielectric regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58082502A JPS59208743A (ja) 1983-05-13 1983-05-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS59208743A true JPS59208743A (ja) 1984-11-27
JPS6359251B2 JPS6359251B2 (ja) 1988-11-18

Family

ID=13776270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58082502A Granted JPS59208743A (ja) 1983-05-13 1983-05-13 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4552595A (ja)
JP (1) JPS59208743A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574764A (ja) * 1990-10-24 1993-03-26 Sanyo Electric Co Ltd 半導体装置の製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617066A (en) * 1984-11-26 1986-10-14 Hughes Aircraft Company Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing
US5753542A (en) 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
JPH02150561A (ja) * 1988-11-30 1990-06-08 Aisin Seiki Co Ltd 電子制御自動変速装置
EP0598409B1 (en) * 1989-02-14 1998-11-18 Seiko Epson Corporation A method of manufacturing a semiconductor device
US5039625A (en) * 1990-04-27 1991-08-13 Mcnc Maximum areal density recessed oxide isolation (MADROX) process
US5578520A (en) 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
JPH05182923A (ja) * 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
US5766344A (en) 1991-09-21 1998-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor
KR960008503B1 (en) * 1991-10-04 1996-06-26 Semiconductor Energy Lab Kk Manufacturing method of semiconductor device
US7097712B1 (en) 1992-12-04 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Apparatus for processing a semiconductor
JP3165304B2 (ja) * 1992-12-04 2001-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体処理装置
US5580815A (en) * 1993-08-12 1996-12-03 Motorola Inc. Process for forming field isolation and a structure over a semiconductor substrate
CN1052566C (zh) 1993-11-05 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
US6897100B2 (en) 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
US6027960A (en) 1995-10-25 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
US6294447B1 (en) 1999-07-12 2001-09-25 Agere Systems Guardian Corp. Method of making devices having thin dielectric layers
US6573160B2 (en) * 2000-05-26 2003-06-03 Motorola, Inc. Method of recrystallizing an amorphous region of a semiconductor
JP5025057B2 (ja) 2001-05-10 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7087504B2 (en) * 2001-05-18 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device by irradiating with a laser beam
US7678675B2 (en) * 2007-04-24 2010-03-16 Texas Instruments Incorporated Structure and method for a triple-gate transistor with reverse STI

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55115341A (en) * 1979-02-28 1980-09-05 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4381201A (en) * 1980-03-11 1983-04-26 Fujitsu Limited Method for production of semiconductor devices
JPS5768049A (en) * 1980-10-15 1982-04-26 Fujitsu Ltd Semiconductor device and manufacture thereof
JPS57100721A (en) * 1980-12-15 1982-06-23 Toshiba Corp Manufacture of semiconductor device
US4448632A (en) * 1981-05-25 1984-05-15 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor devices
US4509990A (en) * 1982-11-15 1985-04-09 Hughes Aircraft Company Solid phase epitaxy and regrowth process with controlled defect density profiling for heteroepitaxial semiconductor on insulator composite substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574764A (ja) * 1990-10-24 1993-03-26 Sanyo Electric Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS6359251B2 (ja) 1988-11-18
US4552595A (en) 1985-11-12

Similar Documents

Publication Publication Date Title
JPS59208743A (ja) 半導体装置の製造方法
US4472459A (en) Local oxidation of silicon substrate using LPCVD silicon nitride
JPS63142655A (ja) 埋込みＳｉＯ↓２層を含む装置の製造方法
JPS6141139B2 (ja)
JPH01187814A (ja) 薄膜半導体装置の製造方法
JPH0729823A (ja) 半導体装置の製造方法
JPH08195482A (ja) 半導体装置の製造方法
JPS5854638A (ja) 半導体装置の製造方法
JPS6230314A (ja) 結晶性半導体薄膜の製造方法
JPS5885520A (ja) 半導体装置の製造方法
JPH05175190A (ja) 半導体装置の製造方法
JPS6116530A (ja) 半導体装置の製造方法
JPH03235326A (ja) 半導体装置の製造方法
JPS60127741A (ja) 半導体装置の製法
JPH0388322A (ja) 熱処理方法
JPH0396223A (ja) Ｓｏｉ構造の形成方法
JPS63196032A (ja) 半導体薄膜の結晶化方法
JPH02170522A (ja) 半導体装置の製造方法
JPH0334425A (ja) 半導体装置の製造方法
JPS60182137A (ja) 半導体装置の製造方法
JPS5856407A (ja) シリコン単結晶膜の成長方法
JPH1187336A (ja) 半導体装置の製造方法
JPS6132441A (ja) 誘電体分離領域の形成方法
JPH04107918A (ja) 半導体装置の製造方法
JPS59194431A (ja) 半導体基板へのイオン注入方法