DE1539853A1 - Integrierte elektronische Halbleiterschaltung und Verfahren zu deren Herstellung - Google Patents
Integrierte elektronische Halbleiterschaltung und Verfahren zu deren HerstellungInfo
- Publication number
- DE1539853A1 DE1539853A1 DE19661539853 DE1539853A DE1539853A1 DE 1539853 A1 DE1539853 A1 DE 1539853A1 DE 19661539853 DE19661539853 DE 19661539853 DE 1539853 A DE1539853 A DE 1539853A DE 1539853 A1 DE1539853 A1 DE 1539853A1
- Authority
- DE
- Germany
- Prior art keywords
- silicon
- silicon carbide
- islands
- wafer
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/148—Silicon carbide
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Description
Integrierte elektronische Halbleiterschaltung und Verfahren zu deren
Herstellung.
Die vorliegende Erfindung bezieht sich auf elektronische Halbleiterschaltungen
und insbesondere auf Verfahren und eine Technik zum Herstellen von Integrierten elektronischen Halbleiterschaltungen.
In einem Aufsatz von Maxwell et al "The Minimization of Parasitics
Ia Integrated Circuits By Dielectric Isolation", der in der Zeitschrift
IEEfi Transactions of Electron Devices, im Januar-Heft 1965*
auf den Seiten 20 - 24, abgedruckt wurde, wird eine neue Technik zur Herstellung von integrierten elektronischen Schaltungen beschrieben. Gemäß dieser Technik werden Inseln aus Halbleitermaterial in
einem dielektrischen Substrat gebildet, das gleichzeitig zur elektrischen
Isolation zwischen diesen Inseln dient. Die Inseln werden
i dann in aktive Vorrichtungen, wie Transistoren, umgebildet und auf
konventionelle Weise werden dann Verbindungen und passive Vorrichtungen
ausgebildet, damit eine fertige integrierte Schaltung entsteht.
Das Verfahren zum Herstellen der Inseln wird in dem oben genannten
Aufsatz beschrieben. Bei dem beschriebenen Verfahren läßt man eine Oxydschicht (Dielektrikum) auf der Oberseite eines monokristallinen
Siliziumwafers wachsen und in das Oxyd werden Löcher eingeschnitten
D 42/11 909830/0687
oder geätzt. Der Siliziumwafer wird dann durch die Löcher in dem
Oxydwafer hindurchgeätzt. Alternativ kann man in den Löchern auch epitaxiales Silizium wachsen lassen, so daß dann durch Gräben ge- trennte
Inseln aus Silizium entstehen. Darauf läßt man über der ge- "
samten Oberfläche eine zweite Oxydschicht wachsen und auf dieser zweiten Oxydschicht bringt man polykristallines Silizium in beträchtlicher
Stärke auf, das zur mechanischen Abstützung dient. Der ursprüngliche Wafer wird dann bis auf die Höhe des Oxydes geläppt oder
heruntergeätzt, so daß von dem anfänglichen Wafer nur noch Inseln
übrigbleiben. Diese Inseln sind natürlich durch das Oxyd isoliert und werden durch das Polykristalline Silizium gestützt.
In dem Aufsatz heißt es, daß die verschiedenen Komponenten im Idealfall
in ein Dielektrikum eingebettet sein und eine planare Oberseite haben würden, so daß Dünnschichtverbindungen aufgebracht werden
könnten. In dem Aufsatz heißt es jedoch weiter, daß ein solches Vorgehen
zwar erwünscht, aber- nicht zweckmäßig ist, wenn man die Wärmeableitung
berücksichtigt., da ein guter elektrischer Isolator irn allgemeinen
kein guter Wärmeleiter ist.
Das in dem Aufsatz skizzierte Verfahren ist durchführbar. Jedoch hat
es mehrere Nachteile. Zum Aufbringen der erforderlichen Oxyd- und mechanischen Stützschichten sind mindestens drei Auftragestufen erforderlich.
Diese Arbeitsstufen rauben Zeit. Weiter lassen sich die Läpp- oder Ä'tzvorgänge beim Entfernen des überschüssigen Wafermafcerials
nur schwierig steuern, da durch das Ätzen oder Läppen auch das Oxyd leicht entfernt wird. Zum Erzielen einer wirkungsvollen Isolation
muß das Silizium notwendigerweise vollständig über dem Oxyd zwischen den Inseln entfernt werden. Da die Oxydschicht auf der ande-
909830/0887
D 42/11 " 2 "
- ren Seite re.cht dünn ist und bei den Ätz- oder Läppverfahren leicht
Entfernt wird, wird die Schicht oft nur irrtümlich abgetragen, was
izu einem übermäßigen Läppen oder Ätzen der Inseln und damit zu einer
unzureichenden Isolierung zwischen den Inseln führt.
Eine Aufgabe der vorliegenden Erfindung ist damit die Ausbildung eines
verbesserten Verfahrens zum Erzielen einer elektrischen Isolierung zwischen Halbleiterinseln in integrierten Schaltungen, wobei die
oben genannten Nachteile des Standes der Technik vermieden v/erden. Eine weitere Aufgabe liegt in der Ausbildung eines Verfahrens zum
Herstellen der Komponenten einer integrierten Schaltung, das ökonomischer als die Techniken des Standes der Technik ist. Sine weitere
Aufgabe liegt in der Ausbildung eines praktischen Verfahrens zum Ausbilden der Komponenten einer integrierten Schaltung, wobei diese Komponenten
in ein isolierendes Medium mit guten Wärme-leitenden Eigenschaften
eingebettet sind uaci das ausreichende mechanische ί-ο^';ΐ|«
keit hat, um die Hinzufügung einer ^;-- "■"i-i.sctien Vei's-bärKrii^ überaus- !
sig su machen.
Zur Lösung dieser und anderer Aufgaben sieht die vorliegende Erfindung
ein Verfahren zum Herstellen von integrierten Halble.iterschaltungen
vor, bei dem Siliziuminseln in einem Substrat aus Siliziumkarbid hoher Dichte geformt werden. Siliziumkarbid ist ein sehr hartes
Material, das chemisch stärker inert als Silizium ist, welches gute wärmeleitende Eigenschaften hat und welches mit guten elektrischen
I?olationseigenschaften versehen werden kann. Die Anfgangs-'schritte
bei dem Verfahren gemäß der vorliegenden Erfindung sind im wesentlichen die gleichen wie die Schritte, die in dem eben genannten
Aufsatz beschrieben werden. Bei der Verwendung von Siliziumkar-
ι-1-Λ an Stelle der Oxydschicht werden weitere Auftragevorgänge und
909830/0687
42/11 „ΛΛ - 3 -
ΒΛ ^ ORIGINAL
OxyäMiäiings^os/glnge Überfluss ig ο Das Läppen läßt sich einfach steu
ern, da Siliziumkarbid sehr hart ist=, Infolgedessen kann aucfcrdie
Sicke des- Inseln- leicht gesteuert werden« Die Silisiumkarbidschieht hat eins siasreiofeende Festigkeit^ so daß eine zusätzliche raeohani·« .
Sicke des- Inseln- leicht gesteuert werden« Die Silisiumkarbidschieht hat eins siasreiofeende Festigkeit^ so daß eine zusätzliche raeohani·« .
I aohe Äbstütsung nicht länger erforderlich ist ο Die resultierende
Dünne des- fertigen Teils spart Raum, was bei machen Anwendungen
wichtig istο
wichtig istο
T'>0ito!;e Airfgaben und £tigehcte:ig® Vorteil© der vorliegi.'iuen Erfindung
ergeben sioli ms? Facihls-iu-'j- bei eine;? Betrachtung der folgenden ein«
galiGii-aen BeaekPeibuEigj wkig öiess in. yei'bincliing mit ds;? beiliegenäez
3eieh«i'iig gblssin wis'öo F-abei ist ι
eU ui:;i
fcEi'ct eiiifcfe de,s in e
I wn,d 2 gezeigte
ftu
güs ftuft.;:;ag clöe S
Figo -ί-
iitotöi'yii^l-w iliisiöfet eines fe^tigsn ^f
iiaBi in e
Fig* 6 udM Suli:.,'i'öi; öligen swei fertige aktive Vorrichtungen« die fsr~
SÜ383G/06-8 7
tig sind zum Aufbringen der passiven Vorrichtungen und der Verbindungen, um damit eine erfindungsgemäße integrierte
Schaltung fertigzustellen.
In der Zeichnung sind in den verschiedenen Ansichten gleiche oder sich entsprechende Teile mit den gleichen Bezugszeichen versehen.
Fig. 1 zeigt einen Abschnitt eines Wafers 11 aus monokristallinem • Silizium, auf den eine Maske 12 aufgebracht ist. Diese besteht z. B.
aus einem auf fotografischem Wege entfernbaren Material.
Die Maske wird zum selektiven fitzen des Halbleiterkristalls verwendet,
wobei man auf eine bis auf eine Ausnahme in der Technik übliche Weise vorgeht. Während im allgemeinen zugelassen werden muß, daß
unter der Maske noch um eine Strecke geätzt wird, die gleich der Tiefe der Ätzung ist, ist in diesem Fall die bloßgelegte Fläche der
Halbleiterinsel, die anschließend die gewünschte aktive Vorrichtung bildet, exakt gleich der Größe der Maskenöffnung. Eine Zugabe für
seitliches Ätzen ist demnach nicht erforderlich. Wie Fig. 2 zeigt, schreitet das Ätzen sowohl seitlich als auch senkrecht mit der gleichen
Geschwindigkeit fort, so daß die Wände 13 der weggeätzten Ab- j
schnitte mit der Maske Winkel von ^5° einschließen. Der Boden des
weggeätzten Abschnittes behält dagegen die gleichen Abmessungen wie j
die öffnung 14 in der Maske bei.
Falls erwünscht, kann'in den Maskenöffnungen an Stelle des Ätzens
epitaxiales Silizium aufgebracht werden. Man vollführt dies am besten durch Aufbringen eines Oxydüberzuges auf der Siliziumoberfläche,
und zwar vor dem Aufsetzen der Maske. Das Oxyd wird dann zum Freilegen
der Siliziumoberfläche in den abgedeckten öffnungen geätzt. Die Maske wird dann entfernt und das Oxyd wird als Maske für das Aufbrin
909830/0687
D 42/11 " 5 "
gen des epitaxialen Siliziums verwendet. Der Zweck des Ä'tzens oder
Auftragens liegt lediglich darin, erhabene Ae Abschnitte zu bilden,
die in ihrer Dicke der gewünschten Dicke der herzustellenden aktiven
Vorrichtungen entsprechen.
Dieser Formungsschritt wird fortgesetzt, bis man eine Tiefe erreicht,
die gleich der gewünschten Dicke der herzustellenden aktiven Vorrichtungen ist. Die Maske wird dann entfernt und homogenes Siliziumkarbid
wird über der Oberfläche des Kristallwafers aufgetragen, wie dies in Fig. 3 durch die Schicht 15 gezeigt wird. Zum Niederschlagen von
Siliziumkarbid auf einem Siliziumsubstrat sind mehrere Verfahren bekannt. Gemäß der vorliegenden Erfindung geschieht dies vorzugsweise
durch Zersetzung eines Alkylsilans in einem Wasserstoffträger. Geeignete
Substanzen, die zum Niederschlagen von homogenem Siliziumkarbid gemäß diesem Verfahren verwendet werden können, sind unter
anderem Trimethylmonochlorsilan, Methyltrichlorsilan, Propyltrichlorsilan,
Dimethyldichlorsilan und verschiedene halogenierte und nichthalogenierte
Silane und Alkylsilanmischungen. Das Anreichern des Siliziumkarbids
mit Verunreinigungen, um in den Fällen, in denen Dopen oder Anreichern erwünscht ist, um einen gewünschten spezifischen Widerstand
zu erhalten, erfolgt durch Zugabe der Verunreinigungen zu der Gasmischung während des Niederschiagens des Siliziumkarbids.
Die Zersetzung erfolgt dadurch, daß man das Gas über das Siliziumsubstrat
leitet, während man dieses bis auf eine Temperatur oberhalb von etwa 1050° C erhitzt hat, aber nicht über den Schmelzpunkt von
Silizium, der bei etwa 1425° C liegt. Ein Gemisch aus Wasserstoff
und Dimethyldichlorsilan in einem Verhältnis voni 1 : 1 kann über die Siliziumoberfläche geleitet werden. Das Niederschlagen oder der
Auftrag wird fortgesetzt, bis das Siliziumkarbid die gewünschte Stär-
909830/0687
θ D 42/11 - 6 -
ke erreicht hat. Eine Schicht mit einer Stärke von zwei bis vier Tausendstel Zoll oder größer hat sich als zufriedenstellend erwiesen.
Die Stärke ist nur insofern kritisch, als genügend Festigkeit für eine einfache Handhabung erreicht wird, ohne daß damit die Gefahr
eines Bruches verbunden ist.
Nachdem der Auftrag fertig ist, wie dies Fig. J zeigt 3 wird der Siliziumwaferl
11 bis auf die Höhe der SiliziunikarbidscMcht 15 geätzt
oder geläppt, wie dies Fig. 4 zeigt, wobei die Inseln 16, 17 und 18 |
aus Silizium entstehen, die durch das Siliziumkarbid voneinander iso-l
liert werden. Wegen der außergewöhnlichen Härte des Siliziumkarbids \
im Vergleich zu der Härte' des Siliziums läßt sich das Läppen einfach j
steuern. In Versuchen hat sich herausgestellt., daS große Schrotkörner
ohne die Gefahr eines Aufbrechens der Bindungen zwischen den Siliziuminseln
und der sie umgebenden isolierend::!', Se-JrIolifc verwendet
werden können. Am Ende des Läppvorganges könne·": uolieiiö Polierverfandren zum Er2ielen eines für Vorrichtungsqualita-: geeigneten Oberflächenfinish
über den Inselaoberflächen verwendet werden- An Stelle ;
des Läppens kann auch das Ätzen erfolgreich eingesetzt werden. Ss läßt sich auch einfach steuern, da die für Siliaiura im allgemeinen i
verwendeten Ätzmittel (HPiHNG.* z» B*)* falls überhaupt, nur eine ge-ί
ringe Auswirkung auf das Siliziumkarbid haben.
Fig. 5 zeigt perspektivisch eine Gruppe von Silisiuiainseln 1O1, 17
und 18, die in die dielektrische Siliziumkarbidsehicht 15 eingebettet
sind. Mit konventionellen Verfahren lassen sich aus den Inseln,
wie sie in Efe.6 dargestellt and, aktive Vorrichtungen herstellen*
und Isolierschichten, Verbindungen und passive Elemente können zum Vervollständigen der gewünschten Schaltung je nach Bedarf aufge-
bracht werden. 909830/0687
D 42/11 ~Ί - 7 - '
BAD ORIGINAL
Augenscheinlich ergeben sich für Fachleute viele Modifikationen und
Variationen der vorliegenden Erfindung. Es leuchtet daher ein, daß die. Erfindung im Rahmen der beiliegenden Ansprüche auch anders ausgeübt
werden kann, als dies im einzelnen beschrieben wurde.
D 42/11
909830/0687
Claims (1)
- UT. ing. C DCKKtni kkwi ι «··■■■-,,CD
OO
COAktenzeichen
Einaab. vom 9· MärZ 1966 VA. Natn.d.Antn. DOW COBNING CORPORATIONPATENTANSPRÜCHE1. Verfahren zum Herstellen einer integrierten elektronischen Halbleiterschaltung, gekennzeichnet durch:Herstellen eines Wafers aus monokristallinem Silizium unter Bildung von erhabenen Abschnitten, die durch tiefere Abschnitte getrennt werden,Auftragen einer isolierenden Schicht aus homogenem Siliziumkarbid über die Oberfläche der erhabenen und der tieferen Abschnitte,Entfernen des Siliziums bis auf die Höhe der auf den tieferen Abschnitten gebildeten Siliziumkarbidschicht, um dadurch eine Vielzahl von Inseln aus Silizium zu bilden, die durch das Siliziumkarbid voneinander isoliert werden, undUmbilden der Siliziuminseln in aktive Elemente und Aufbringen von passiven Elementen und elektrischen Verbindungen zum Vervollstän digen-der Schaltung;2. Verfahren zum Herstellen einer integrierten elektronischen Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Entfernung des Siliziums bis 'auf die Höhe des Siliziumkarbidso einen mechanischen Läppvorgang umfaßt.° y. Verfahren zum Herstellen einer elektronischen isolierten Halbσ> leiterschaltung, gekennzeichnet durch:^1 Abdecken eines Wafers aus monokristallinem Silizium mit einerMaske, die in ihrer Gestalt einer gewünschten Konfiguration der aus-D 42/11 - 1 -einanderliegenden aktiven Siliziumvorrichtungen entspricht,Ätzen des Siliziumwafers durch die Maske bis auf eine Tiefe, die gleich der gewünschten Tiefe der auseinanderliegenden aktiven Siliziumvorrichtungen ist,Entfernen der Maske,Aufbringen einer Schicht aus homogenem Siliziumkarbid über der Oberfläche des Wafers,Entfernen des Siliziums bis auf die Höhe des über den geätzten Abschnitten ausgebildeten Siliziumkarbids, wodurch eine Vielzahl von Inseln aus Silizium gebildet wird, die durch das Siliziumkarbid voneinander getrennt werden, undUmbilden der Siliziuminseln in aktive Vorrichtungen und Aufbringen von passiven Elementen und elektrischen Verbindungen zum Vervollständigen der Schaltung.4. Verfahren zum Herstellen einer elektronischen integrierten Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Entfernung des Siliziums bis auf die Höhe des über den geätzten Abschnitten ausgebildeten Siliziumkarbids einen mechanischen Läppvorgang umfaßt.5. Integrierte Halbleiterschaltung, gekennzeichnet durch:einen liörper aus elektrisch isolierendem, homogenem Silizium-! karbid undeine/ Vielzahl von aktiven Siliziumelementen, die in dem Körper eingebettet sind und durch diesen voneinander isoliert v/erden.D 42/11909830/0 687
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US443046A US3397448A (en) | 1965-03-26 | 1965-03-26 | Semiconductor integrated circuits and method of making same |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1539853A1 true DE1539853A1 (de) | 1969-07-24 |
Family
ID=23759211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19661539853 Pending DE1539853A1 (de) | 1965-03-26 | 1966-03-11 | Integrierte elektronische Halbleiterschaltung und Verfahren zu deren Herstellung |
Country Status (6)
Country | Link |
---|---|
US (1) | US3397448A (de) |
CH (1) | CH482303A (de) |
DE (1) | DE1539853A1 (de) |
GB (1) | GB1106197A (de) |
NL (2) | NL6603854A (de) |
SE (1) | SE303553B (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3451867A (en) * | 1966-05-31 | 1969-06-24 | Gen Electric | Processes of epitaxial deposition or diffusion employing a silicon carbide masking layer |
US3508980A (en) * | 1967-07-26 | 1970-04-28 | Motorola Inc | Method of fabricating an integrated circuit structure with dielectric isolation |
US3571919A (en) * | 1968-09-25 | 1971-03-23 | Texas Instruments Inc | Semiconductor device fabrication |
US3838441A (en) * | 1968-12-04 | 1974-09-24 | Texas Instruments Inc | Semiconductor device isolation using silicon carbide |
JPS5910073B2 (ja) * | 1972-10-27 | 1984-03-06 | 株式会社日立製作所 | シリコン・ゲ−トmos型半導体装置の製造方法 |
US4028149A (en) * | 1976-06-30 | 1977-06-07 | Ibm Corporation | Process for forming monocrystalline silicon carbide on silicon substrates |
JPS5893250A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置 |
JPS5978555A (ja) * | 1982-10-27 | 1984-05-07 | Toshiba Corp | 半導体装置 |
US4524237A (en) * | 1984-02-08 | 1985-06-18 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Increased voltage photovoltaic cell |
US5229625A (en) * | 1986-08-18 | 1993-07-20 | Sharp Kabushiki Kaisha | Schottky barrier gate type field effect transistor |
SE9500146D0 (sv) * | 1995-01-18 | 1995-01-18 | Abb Research Ltd | Halvledarkomponent i kiselkarbid |
US6498381B2 (en) * | 2001-02-22 | 2002-12-24 | Tru-Si Technologies, Inc. | Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2840494A (en) * | 1952-12-31 | 1958-06-24 | Henry W Parker | Manufacture of transistors |
US2993814A (en) * | 1958-05-24 | 1961-07-25 | Foerderung Forschung Gmbh | Heating conductor and method of making the same |
US3300832A (en) * | 1963-06-28 | 1967-01-31 | Rca Corp | Method of making composite insulatorsemiconductor wafer |
US3290753A (en) * | 1963-08-19 | 1966-12-13 | Bell Telephone Labor Inc | Method of making semiconductor integrated circuit elements |
US3312879A (en) * | 1964-07-29 | 1967-04-04 | North American Aviation Inc | Semiconductor structure including opposite conductivity segments |
-
0
- NL NL131898D patent/NL131898C/xx active
-
1965
- 1965-03-26 US US443046A patent/US3397448A/en not_active Expired - Lifetime
- 1965-12-01 GB GB50993/65A patent/GB1106197A/en not_active Expired
-
1966
- 1966-01-14 SE SE526/66A patent/SE303553B/xx unknown
- 1966-03-11 DE DE19661539853 patent/DE1539853A1/de active Pending
- 1966-03-24 CH CH423466A patent/CH482303A/de not_active IP Right Cessation
- 1966-03-24 NL NL6603854A patent/NL6603854A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
NL6603854A (de) | 1966-09-27 |
CH482303A (de) | 1969-11-30 |
NL131898C (de) | |
GB1106197A (en) | 1968-03-13 |
US3397448A (en) | 1968-08-20 |
SE303553B (de) | 1968-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0001100B1 (de) | Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen | |
DE3628488C2 (de) | Verfahren zur Herstellung von Isolationsstrukturen in MOS-Bauelementen | |
DE2729171C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung | |
DE1298633B (de) | Halbleiterkoerper fuer integrierte Halbleiterschaltungen | |
DE1289191B (de) | ||
DE2523307C2 (de) | Halbleiterbauelement | |
DE1564191B2 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen | |
DE3024084A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE2626738A1 (de) | Verfahren zur bildung versenkter dielektrischer isolationszonen bei monolithisch integrierten halbleiterschaltungen | |
DE1539853A1 (de) | Integrierte elektronische Halbleiterschaltung und Verfahren zu deren Herstellung | |
DE2238450A1 (de) | Halbleiterbaugruppe und verfahren zur herstellung derselben | |
DE1789024A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE1298189B (de) | Verfahren zum Herstellen von isolierten Bereichen in einer integrierten Halbleiter-Schaltung | |
DE2115455B2 (de) | Verfahren zum Herstellen individueller Halbleiterbauelemente unterschiedlicher elektrischer Leitfähigkeitscharakteristiken auf einem isolierenden Substrat | |
DE2128884A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE1296266B (de) | Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung | |
DE1614391A1 (de) | Mehrfach-Halbleiteranordnung | |
DE1958542A1 (de) | Halbleitervorrichtung | |
DE3626598C2 (de) | Verfahren zum Herstellen eines MOS-Feldeffekttransistors in einer integrierten Schaltung | |
DE2611559A1 (de) | Verfahren zur herstellung von halbleiterstrukturen | |
DE112006000558T5 (de) | Schmale Halbleitergrabenstruktur | |
DE2014797B2 (de) | Verfahren zum Herstellen von Halbleiterschaltelementen jn einer integrierten Halbleiterschaltung | |
DE2659303A1 (de) | Verfahren zum herstellen von halbleiterelementen | |
DE1614357B1 (de) | Verfahren zum Herstellen einer integrierten Halbleiterschaltung | |
DE1955522A1 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen |