JPS5893250A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5893250A
JPS5893250A JP56190641A JP19064181A JPS5893250A JP S5893250 A JPS5893250 A JP S5893250A JP 56190641 A JP56190641 A JP 56190641A JP 19064181 A JP19064181 A JP 19064181A JP S5893250 A JPS5893250 A JP S5893250A
Authority
JP
Japan
Prior art keywords
substrate
side wall
angle
film
theta
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56190641A
Other languages
English (en)
Inventor
Masamizu Konaka
小中　雅水
Naoyuki Shigyo
直之 執行
Makoto Dan
檀　良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16261445&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPS5893250(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56190641A priority Critical patent/JPS5893250A/ja
Priority to EP82111034A priority patent/EP0080731B2/en
Priority to DE8282111034T priority patent/DE3279042D1/de
Publication of JPS5893250A publication Critical patent/JPS5893250A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
    • H10W10/0124—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves the regions having non-rectangular shapes, e.g. rounded
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0125—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics
    • H10W10/0126—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics introducing electrical active impurities in local oxidation regions to create channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術分野 この発明は半導体装置−に関する。
従来技術とその問題点 半導体メモリーの高集積化及び賃信頼性を得る方法とし
て、従来、コプラナ法と呼ばれる素子間分離法が用いら
れていた。しかし、コブシナ−法ではバーズ・ピーク（
鳥の口はし）と称する横方向の酸化が微細素子形成時に
悪影響を及ぼす。すなわち、実効チャネル幅Ｗｅ　ｆ　
ｆが小さくなるにつれて、横方向へ進行する酸化のため
、ねらい通りのゲート酸化膜より厚・くな如、シキい値
のバラツキが増大したり、ｌＩｌ！悪の場合には、ゲー
ト酸化膜厚け、はぼフィールド酸化膜厚となってし着い
、ソース、ドレイン間が開放状態となる欠点がある。
この欠点を解決する方法として、第１図に示す如く、Ｂ
ｏｘ法に代表されるフィール酸化膜形成方法が提案され
ている。この方法は予めシリコン基板をエツチングして
凹部を作シ、この凹部に絶縁体を堆積し、埋め込むと同
時に、シリコン基板表面の平担化を行うものである。こ
の方法によると、長時間の熱酸化工程が入らないため、
前述の様に素子の微細化に伴い、実効チャネル幅が狭く
なっても、従来、考慮していたパターン変換差が零に近
く、非常に小さいため、しきい値電圧の変動（（バラツ
キ）が大幅に改良される。しかし、第２図に示す如く、
実効チャネル幅の減少とともに、しきい値電圧が減少す
ることが実験及び数値計算により確められた。この様に
、しきい値電圧が実効チャネル幅に従って減少すること
は、素子特性として打部しくない。一般に、しきい値電
圧は実効チャネル幅に依存しないことが望まれる。本発
明者等が鋭意研究した結果絶縁体が堆積される凹部の幾
何学的形状、即ち凹部側壁の角度θを最適化することに
より、しきい値の変動を阻止出来る事が判った。
発明の目的 本発明はフィールド絶縁膜を半導体基板内に堆積し、埋
め込む構造において、素子のしきい値電圧が実効チャネ
ル幅に依存し碌い半導体装置を提供する事を目的とする
。
発明の概簀 本発明は、電界効果トランジスタを囲む基板凹部に絶縁
体を堆積して埋設した半導体装１ｕに於いて、四部側権
の角度θと絶縁体の誘電率ε工との関係を規定したもの
である。
発明の効果 本発明に依れば、チャネル１−の減少に伴なう、しきい
値の減少を防止する隼が出来る様になり、設計が容易化
さｎる。又、プロセス変動により凹部形状が変化しても
しきい値の変化が小さく歩留りが良くなる。
図中、１は半導体基板、２はフィールド酸化膜（（角度
θ＜９０°）、３はゲート酸化膜、４はゲート電極、５
けフィールド反転防止用イオン注入層である。例えば、
デバイス・パラメータをシリコン基板不純物濃度’（Ｉ
ＵＢ　”　２　Ｘ　１０ｔｓ　、３、ゲート絶縁膜厚ｔ
□Ｘ＝　１００ＯＡ、フィールド絶縁膜厚ｔ　ＯＸＦ　
＝５００ＯＡとし、ゲート絶縁膜及びフィールド絶縁膜
材料として、シリコン酸化膜材料（誘電率ｇｘ＝３．９
）を用いた例について、第３図の角度θをパラメータに
とり、Ｎ１０Ｓトランジスタのしきい値電圧の実効チャ
ネル幅依存性を求めると、第４図の様にガる。この第４
図において、広チャネル幅ＭＯ８）ランジスタのしきい
値電圧で規格化したしきい値電圧を縦軸にとって示して
いる。図から明らかな様に、角度θがはは７６°の時、
実効チャネル幅依存性のない理想的な特性を示す。更に
、例えば、ゲート絶縁膜及びフィールド絶縁膜材料のｖ
ｊ電率６エを変えて、６ｘ　＝　１０とした場合につい
て、同様に求めると、第５図の様になる。すなわち、θ
＝５１″の時に理想的な特性を示す。この様に、実効チ
ャネル＠ｌり七１以下、特に１μ以下になると閾値の変
化が目立つようになる。そして、この２種類及びｇｌ　
＝　６．０について、角度０に対するしきい値電圧の変
化量ΔＶＴ（広チャネル幅トランジスタのしきい値電圧
との差）を実効チャネル幅０．２μを例第６図（ａ）に
示すと、絶縁膜Ｕ電率６エが３．９では角′度θ＝６３
°〜８５°の時、６１が６．０では角度θ＝５２〜８２
．５°そしてｆｆｘ　＝　１０では、角度θ＝〜７２．
５゜の間で、はとんど実効チャネル幅依存性のないｈｉ
ｓｓ）ランジスタ特性がイ得られることが判った。
同様に、εｚ＝１〜１１０間（Ｃついて求めた結果を第
６図に示す。図中、斜線で示した領域が絶縁膜Ｃ工と角
度０間でｉｌｋ適化された領域である。すなわち、ｅ工
２１は空気の誘電率以上から、また、θ〉５０°はとの
角度が余り小さくなるとＮ１０Ｓトランジスタのチャネ
ル幅方向の寸法が瑣し、高集積化に対して不都合さがあ
るため、この下限が決定される。そして、θ領域の上限
（ａ）は、θ＜０．０２７７８ｇｘ十０．２７７８＃ｘ
−１，６３９ｆｘ＋８８．３９で示され、下限（ｂ）け
θ〉−０，００９２５９ｇニー０・２２２２　ｇ　Ｉ　
−２，５２８ｇ　Ｉ　＋　７６．７６となる。好（ｂ’
）、θ〉−０，００９”；７−０．１３８９ｇｘ　−１
，７７８ｇｒ　＋　７８．９３さらに好ましくはΔｖＴ
＝±１０ｍＶでプロットした上限（ａｌ）、θ＜０．０
２１６ｇ１　０．５６４８’Ｉ　＋１．０３７’ｚ　＋
　８０．５１．１１ｔ（Ｌｒ”）、ｅ　＞　Ｗｇ　ｒ’
　−Ｗ　Ｘ　Ｗ　＋Ｓ器が艮い。ここに述べた例は絶ｌ
をフィーードに堆積し埋め込む方法であるが、基板形状
が余シ変化しない程度の熱酸化（例えば〜５００Ａ）を
行カつてから絶縁膜をｗ＝積し、埋設しても同じ効果＆
Ｌ１図は、ＢＯＸ構造の半導体装置の断面図、第２図は
、１１０Ｘ構造（θ−９０°）におけるしきい値電圧の
実効チャネル幅依存性を示す特性図、第３図は本発明の
半導体装ＩＭを説明する為の断面図、第４図、第５図、
第６図、紀７図は本発明を口（を明する為の特性ｅχ１
である。
図に於いて、 １・・・半導体基板 ２・・・フィールド絶縁膜 ３・・・ゲート絶縁膜 ４・・・ゲート電極

Claims (2)

    【特許請求の範囲】
  1. （１）半導体基板表面にチャネル幅１μ以下の電界効果
    トランジスタが形成され、このトランジスタ領域を囲む
    基板四部に絶縁体が堆積され埋設されて成る半導体装置
    において、前記凹部の側壁の角θ≧−０，００”Ａ９ｇ
    　Ｆ−４，２２２２ｇ　Ｉ！−２，５２８ｅｘ　＋７６
    ．７６θ〉５０゜ ＣＩ〉１ を満すことを特徴とする半導体装置。
  2. （２）半導体基板表面の一部を囲む四部の形状を変数 えない程度に熱部化を行なった後、絶縁体を埋設して成
    る酌記特許請求の範囲鶴１項記載の半導体装置。
JP56190641A 1981-11-30 1981-11-30 半導体装置 Pending JPS5893250A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP56190641A JPS5893250A (ja) 1981-11-30 1981-11-30 半導体装置
EP82111034A EP0080731B2 (en) 1981-11-30 1982-11-30 Semiconductor device comprising a buried oxide isolation
DE8282111034T DE3279042D1 (en) 1981-11-30 1982-11-30 Semiconductor device comprising a buried oxide isolation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56190641A JPS5893250A (ja) 1981-11-30 1981-11-30 半導体装置

Publications (1)

Publication Number Publication Date
JPS5893250A true JPS5893250A (ja) 1983-06-02

Family

ID=16261445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56190641A Pending JPS5893250A (ja) 1981-11-30 1981-11-30 半導体装置

Country Status (3)

Country Link
EP (1) EP0080731B2 (ja)
JP (1) JPS5893250A (ja)
DE (1) DE3279042D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173438A (en) * 1991-02-13 1992-12-22 Micron Technology, Inc. Method of performing a field implant subsequent to field oxide fabrication by utilizing selective tungsten deposition to produce encroachment-free isolation

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097072A (en) * 1996-03-28 2000-08-01 Advanced Micro Devices Trench isolation with suppressed parasitic edge transistors

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL131898C (ja) * 1965-03-26
US3725160A (en) * 1970-12-30 1973-04-03 Texas Instruments Inc High density integrated circuits
US3986200A (en) * 1974-01-02 1976-10-12 Signetics Corporation Semiconductor structure and method
US4161039A (en) * 1976-12-15 1979-07-10 Siemens Aktiengesellschaft N-Channel storage FET
US4187125A (en) * 1976-12-27 1980-02-05 Raytheon Company Method for manufacturing semiconductor structures by anisotropic and isotropic etching
JPS55105373A (en) * 1978-12-04 1980-08-12 Mostek Corp Metal oxide semiconductor transistor and method of fabricating same
DE3174468D1 (en) * 1980-09-17 1986-05-28 Hitachi Ltd Semiconductor device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173438A (en) * 1991-02-13 1992-12-22 Micron Technology, Inc. Method of performing a field implant subsequent to field oxide fabrication by utilizing selective tungsten deposition to produce encroachment-free isolation

Also Published As

Publication number Publication date
EP0080731A2 (en) 1983-06-08
EP0080731A3 (en) 1986-05-07
DE3279042D1 (en) 1988-10-20
EP0080731B2 (en) 1991-11-21
EP0080731B1 (en) 1988-09-14

Similar Documents

Publication Publication Date Title
US4566172A (en) Method of fabricating a static induction type recessed junction field effect transistor
US5095348A (en) Semiconductor on insulator transistor
US4109371A (en) Process for preparing insulated gate semiconductor
JP2824702B2 (ja) 不揮発性分割ゲートｅｐｒｏｍ記憶セル及びこのセルを得るための自己整合フィールド絶縁法
JPH0640582B2 (ja) 絶縁ゲ−ト電界効果トランジスタの製造方法
US4091405A (en) Insulated gate field effect transistor
GB1604786A (en) Semiconductor device and process for producing the same
JPS6070768A (ja) 電界効果トランジスタの製造方法
JPS5893250A (ja) 半導体装置
US5079609A (en) Semiconductor device having dielectric breakdown protection element and method of fabricating same
JPS6361787B2 (ja)
US5502322A (en) Transistor having a nonuniform doping channel
JP3490857B2 (ja) 半導体装置及び半導体装置の製造方法
JPS6254476A (ja) 横形電界効果トランジスタ及びその製法
JPS61267368A (ja) Ｍｉｓｆｅｔの製造方法
JPH01143357A (ja) 半導体装置およびその製法
JPS6022372A (ja) 絶縁ゲ−ト型トランジスタ
JPS59134878A (ja) 半導体装置
JPS58173845A (ja) 半導体装置
JPS5986268A (ja) 変調ド−ピング層を動作層とするシヨツトキ−ゲ−ト型電界効果トランジスタ−
JPS63117470A (ja) モス型半導体装置およびその製造方法
KR960002083B1 (ko) 모스 페트 제조 방법
JPH084107B2 (ja) 半導体装置
JP2990540B2 (ja) 半導体装置
JPS59154072A (ja) 半導体装置及びその製造方法