JP2990540B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2990540B2 JP2990540B2 JP3018571A JP1857191A JP2990540B2 JP 2990540 B2 JP2990540 B2 JP 2990540B2 JP 3018571 A JP3018571 A JP 3018571A JP 1857191 A JP1857191 A JP 1857191A JP 2990540 B2 JP2990540 B2 JP 2990540B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- semiconductor device
- silicon
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【0001】
【産業上の利用分野】本発明は半導体装置に関する。特
に、誘電率が高く厚さが薄い誘電体膜を部材の一部に含
む半導体装置、例えばキャパシタ・MOSトランジスタ
等に関する。
に、誘電率が高く厚さが薄い誘電体膜を部材の一部に含
む半導体装置、例えばキャパシタ・MOSトランジスタ
等に関する。
【0002】
【従来の技術】半導体装置には、キャパシタやMOSト
ランジスタ等、誘電率が高く厚さが薄い誘電体膜を部材
の一部に含む半導体装置がある。
ランジスタ等、誘電率が高く厚さが薄い誘電体膜を部材
の一部に含む半導体装置がある。
【0003】キャパシタのキャパシティは誘電体膜の誘
電率と電極対向面積とに比例し、電極間距離に逆比例す
るから、基板に平面的に形成するときは集積度の向上が
仲々困難である。また、MOSトランジスタにあって
は、ゲートの制御電圧には制限があるから、ゲート絶縁
膜の誘電率を大きくなしえないと、出力電流が制限され
る結果となるばかりでなく、絶縁耐力を十分大きくなし
えないと云う欠点がある。
電率と電極対向面積とに比例し、電極間距離に逆比例す
るから、基板に平面的に形成するときは集積度の向上が
仲々困難である。また、MOSトランジスタにあって
は、ゲートの制御電圧には制限があるから、ゲート絶縁
膜の誘電率を大きくなしえないと、出力電流が制限され
る結果となるばかりでなく、絶縁耐力を十分大きくなし
えないと云う欠点がある。
【0004】一方、半導体装置にあっては、集積度の向
上は、最も重要な要請の一つであるから、キャパシタの
誘電体膜やMOSトランジスタのゲート絶縁膜は、極め
て重要な技術開発課題の対象である。
上は、最も重要な要請の一つであるから、キャパシタの
誘電体膜やMOSトランジスタのゲート絶縁膜は、極め
て重要な技術開発課題の対象である。
【0005】キャパシタの集積度を向上するため、従来
技術にあっては、下記の二つの手法が開発されている。
技術にあっては、下記の二つの手法が開発されている。
【0006】第1の手法は、平板型キャパシタを半導体
基板に垂直に形成する手法である。この手法は、半導体
基板の導電型領域(不純物がドープされている領域)に
垂直にできるだけ深く平板状の開口を穿設し、この開口
の内面を誘電体化し、その後、この開口内を導電性物質
をもって充填する手法である。しかし、この手法を実施
するには、幅は狭いが深さの深い開口を穿設する必要が
あり、また、この開口を充填する必要があるが、深さの
深い開口を穿設しようとすると、平板状の開口とはなら
ずテーパ状の開口となり、また、この開口を充填しよう
とすると、完全には充填されず深部に空洞が発生しやす
く、歩留りより製造することが困難であると云う欠点が
ある。
基板に垂直に形成する手法である。この手法は、半導体
基板の導電型領域(不純物がドープされている領域)に
垂直にできるだけ深く平板状の開口を穿設し、この開口
の内面を誘電体化し、その後、この開口内を導電性物質
をもって充填する手法である。しかし、この手法を実施
するには、幅は狭いが深さの深い開口を穿設する必要が
あり、また、この開口を充填する必要があるが、深さの
深い開口を穿設しようとすると、平板状の開口とはなら
ずテーパ状の開口となり、また、この開口を充填しよう
とすると、完全には充填されず深部に空洞が発生しやす
く、歩留りより製造することが困難であると云う欠点が
ある。
【0007】第2の手法は、N型の多結晶シリコン層の
表面を酸化すると、その表面に極めて微細な凹凸が形成
されて、その表面積が増加する性質を利用したものであ
り、半導体基板の導電型領域(不純物がドープされてい
る領域)にN型の多結晶シリコン層を形成し、これを酸
化して、N型の多結晶シリコン層の表面に、表面積が増
加された誘電体膜を形成し、さらにその上に導電体層を
形成するものであるが、酸化のために高温工程を必要と
する他工程的不利益が避け難いと云う欠点がある。
表面を酸化すると、その表面に極めて微細な凹凸が形成
されて、その表面積が増加する性質を利用したものであ
り、半導体基板の導電型領域(不純物がドープされてい
る領域)にN型の多結晶シリコン層を形成し、これを酸
化して、N型の多結晶シリコン層の表面に、表面積が増
加された誘電体膜を形成し、さらにその上に導電体層を
形成するものであるが、酸化のために高温工程を必要と
する他工程的不利益が避け難いと云う欠点がある。
【0008】さらに、誘電体膜の材料として窒化シリコ
ンを使用することも可能であるが、二酸化シリコンに比
べて、製造工程的な不利益が多く、現実的とは言えな
い。
ンを使用することも可能であるが、二酸化シリコンに比
べて、製造工程的な不利益が多く、現実的とは言えな
い。
【0009】また、二酸化シリコンの比誘電率は4であ
り、窒化シリコンの比誘電率は7〜8であり、いづれを
使用するとしても、誘電率は必ずしも十分に大きくはな
い。
り、窒化シリコンの比誘電率は7〜8であり、いづれを
使用するとしても、誘電率は必ずしも十分に大きくはな
い。
【0010】しかも、酸化工程を使用して二酸化シリコ
ン膜を形成しようとすると、角部が薄くなり、気相成長
法等の堆積工程を使用して、開口を二酸化シリコンや窒
化シリコンをもって充填しようとすると、上記のとお
り、深部に空洞が発生する欠点がある。
ン膜を形成しようとすると、角部が薄くなり、気相成長
法等の堆積工程を使用して、開口を二酸化シリコンや窒
化シリコンをもって充填しようとすると、上記のとお
り、深部に空洞が発生する欠点がある。
【0011】
【発明が解決しようとする課題】上記したとおり、誘電
率が高く厚さが薄い誘電体膜の部材、特に、このような
誘電体膜が開口中に形成されている部材を製造すること
は容易ではなく、キャパシタ・MOSトランジスタ等こ
のような部材を含む半導体装置に対する要請は極めて大
きい。
率が高く厚さが薄い誘電体膜の部材、特に、このような
誘電体膜が開口中に形成されている部材を製造すること
は容易ではなく、キャパシタ・MOSトランジスタ等こ
のような部材を含む半導体装置に対する要請は極めて大
きい。
【0012】本発明の目的は、この要請に応えることに
あり、誘電率が高く厚さが薄い誘電体の膜を部材の一部
に含む半導体装置、例えば、キャパシタ・MOSトラン
ジスタ等を提供することにある。
あり、誘電率が高く厚さが薄い誘電体の膜を部材の一部
に含む半導体装置、例えば、キャパシタ・MOSトラン
ジスタ等を提供することにある。
【0013】
【課題を解決するための手段】上記の目的は、半導体基
板(1)の表面に形成された絶縁膜(2)を選択的に開
口して、露出した半導体基板(1)の表面から、この絶
縁膜(2)の表面に延在するように形成される電極コン
タクト層(4)と、この電極コンタクト層(4)の表面
に形成される、第1の絶縁物の膜(5)と半導体の膜
(6)と第2の絶縁物の膜(7)との積層体をもって構
成される誘電体の膜(9)と、この誘電体の膜(9)の
表面に、前記の電極コンタクト層(4)と電気的に接触
しないように形成される導電体膜(8)とを有する半導
体装置により達成される。
板(1)の表面に形成された絶縁膜(2)を選択的に開
口して、露出した半導体基板(1)の表面から、この絶
縁膜(2)の表面に延在するように形成される電極コン
タクト層(4)と、この電極コンタクト層(4)の表面
に形成される、第1の絶縁物の膜(5)と半導体の膜
(6)と第2の絶縁物の膜(7)との積層体をもって構
成される誘電体の膜(9)と、この誘電体の膜(9)の
表面に、前記の電極コンタクト層(4)と電気的に接触
しないように形成される導電体膜(8)とを有する半導
体装置により達成される。
【0014】そして、前記の第1の絶縁物の膜(5)の
材料と前記の第2の絶縁物の膜(7)の材料とには、と
もに、酸化シリコンまたは窒化シリコンを使用すると好
適である。
材料と前記の第2の絶縁物の膜(7)の材料とには、と
もに、酸化シリコンまたは窒化シリコンを使用すると好
適である。
【0015】
【作用】本発明に係る誘電体の膜は、比誘電率が約12
と大きな半導体(例えば非晶質または多結晶のシリコ
ン)の膜が、酸化シリコン・窒化シリコン等の絶縁物の
膜をもって挟まれた積層体であるから、比誘電率は十分
に大きく(各層の厚さの割合によるが、実験の結果によ
れば10以上)、誘電率が高く厚さが薄い誘電体膜とな
る。特に下地がシリコン等の場合、酸化工程と気相成長
工程のみをもって形成しうるため、カバレージは良好に
なり、膜厚が均一になる。
と大きな半導体(例えば非晶質または多結晶のシリコ
ン)の膜が、酸化シリコン・窒化シリコン等の絶縁物の
膜をもって挟まれた積層体であるから、比誘電率は十分
に大きく(各層の厚さの割合によるが、実験の結果によ
れば10以上)、誘電率が高く厚さが薄い誘電体膜とな
る。特に下地がシリコン等の場合、酸化工程と気相成長
工程のみをもって形成しうるため、カバレージは良好に
なり、膜厚が均一になる。
【0016】
【実施例】以下、図面を参照して、本発明の一実施例に
係る平面型キャパシタについて、さらに、説明する。
係る平面型キャパシタについて、さらに、説明する。
【0017】図2参照 図2は本発明の一実施例に係る半導体装置(キャパシ
タ)の製造工程図である。
タ)の製造工程図である。
【0018】その中に素子(図示せず。)の形成された
シリコン基板1のフィールド絶縁膜2上のキャパシタ電
極形成予定領域にキャパシタ電極コンタクト用開口を形
成し、その上に多結晶シリコン膜を形成し、リン等N型
不純物をイオン注入した後、キャパシタ電極の形状にパ
ターニングしてキャパシタの一方の電極3と電極コンタ
クト層4とを形成する。
シリコン基板1のフィールド絶縁膜2上のキャパシタ電
極形成予定領域にキャパシタ電極コンタクト用開口を形
成し、その上に多結晶シリコン膜を形成し、リン等N型
不純物をイオン注入した後、キャパシタ電極の形状にパ
ターニングしてキャパシタの一方の電極3と電極コンタ
クト層4とを形成する。
【0019】なお、図において、11は高不純物濃度埋め
込み層であり、すでに形成されている素子(図示せ
ず。)のいづれかの端子と接続されている。
込み層であり、すでに形成されている素子(図示せ
ず。)のいづれかの端子と接続されている。
【0020】図3参照 図3は本発明の一実施例に係る半導体装置(キャパシ
タ)の製造工程図である。
タ)の製造工程図である。
【0021】850℃において乾燥酸素を供給してキャ
パシタの一方の電極3の表層を50Å程度の厚さを酸化
して厚さ約100Åの第1の絶縁物膜5を形成する。
パシタの一方の電極3の表層を50Å程度の厚さを酸化
して厚さ約100Åの第1の絶縁物膜5を形成する。
【0022】つゞいて、基板温度を450℃に保持しな
がらジシランを供給して、多結晶シリコン膜または非晶
質シリコン膜6を形成する。
がらジシランを供給して、多結晶シリコン膜または非晶
質シリコン膜6を形成する。
【0023】再び850℃において乾燥酸素を供給して
多結晶シリコン膜または非晶質シリコン膜6の表層を、
50Å程度の厚さに酸化して厚さ100Åの第2の絶縁
膜7を形成する。
多結晶シリコン膜または非晶質シリコン膜6の表層を、
50Å程度の厚さに酸化して厚さ100Åの第2の絶縁
膜7を形成する。
【0024】次に、リン等のN型不純物を含む多結晶シ
リコン膜8を厚さ500Åに形成する。
リコン膜8を厚さ500Åに形成する。
【0025】図1参照 図1は本発明の一実施例に係る半導体装置(キャパシ
タ)の断面図である。
タ)の断面図である。
【0026】多結晶シリコン膜8と第2の絶縁膜7とシ
リコン膜6とを、キャパシタ電極とその配線の形状にパ
ターニングして、キャパシタを完成する。
リコン膜6とを、キャパシタ電極とその配線の形状にパ
ターニングして、キャパシタを完成する。
【0027】こゝで、第1の絶縁膜5とシリコン膜6と
第2の絶縁膜7との積層体9が、このキャパシタの誘電
体膜である。
第2の絶縁膜7との積層体9が、このキャパシタの誘電
体膜である。
【0028】その後パッシベーション膜等を形成するこ
とが一般であるが、当業界において周知の事実であるか
ら記述を省略する。
とが一般であるが、当業界において周知の事実であるか
ら記述を省略する。
【0029】この実施例に係るキャパシタはその誘電体
膜として、シリコン膜6が第1の絶縁膜5と第2の絶縁
膜7とに挟まれている積層体であるので、その比誘電率
は約10以上であり、二酸化シリコンの比誘電率(4)
や窒化シリコンの比誘電率(7〜8)より顕著に大き
い。そのため、小さな平面積をもって大きなキャパシテ
ィを実現しうる。
膜として、シリコン膜6が第1の絶縁膜5と第2の絶縁
膜7とに挟まれている積層体であるので、その比誘電率
は約10以上であり、二酸化シリコンの比誘電率(4)
や窒化シリコンの比誘電率(7〜8)より顕著に大き
い。そのため、小さな平面積をもって大きなキャパシテ
ィを実現しうる。
【0030】また、上記の工程においては、膜厚を均一
になし難い工程等は全く使用されていないので、工程が
簡略であり、しかも製造歩留りが良好である。
になし難い工程等は全く使用されていないので、工程が
簡略であり、しかも製造歩留りが良好である。
【0031】なお、本発明がMOSトランジスタのゲー
ト絶縁膜としても利用しうることは云うまでもない。
ト絶縁膜としても利用しうることは云うまでもない。
【0032】
【発明の効果】以上説明したとおり、本発明に係る半導
体装置は、その誘電体の膜として、酸化シリコンの膜ま
たは窒化シリコンの膜である第1の絶縁物の膜とシリコ
ンの膜特に多結晶シリコンの膜である半導体の膜と酸化
シリコンの膜または窒化シリコンの膜である第2の絶縁
物の膜との積層体を誘電体の膜として使用されており、
この積層体よりなる誘電体の膜の比誘電率は、各層の厚
さの割合によるが、実験の結果によれば10以上と十分
に大きいので、誘電率が高く厚さが薄い誘電体の膜を部
材の一部に含む半導体装置、例えば、キャパシタ・MO
Sトランジスタ等を提供することができる。
体装置は、その誘電体の膜として、酸化シリコンの膜ま
たは窒化シリコンの膜である第1の絶縁物の膜とシリコ
ンの膜特に多結晶シリコンの膜である半導体の膜と酸化
シリコンの膜または窒化シリコンの膜である第2の絶縁
物の膜との積層体を誘電体の膜として使用されており、
この積層体よりなる誘電体の膜の比誘電率は、各層の厚
さの割合によるが、実験の結果によれば10以上と十分
に大きいので、誘電率が高く厚さが薄い誘電体の膜を部
材の一部に含む半導体装置、例えば、キャパシタ・MO
Sトランジスタ等を提供することができる。
【図1】本発明の一実施例に係る半導体装置(キャパシ
タ)の断面図である。
タ)の断面図である。
【図2】本発明の一実施例に係る半導体装置(キャパシ
タ)の製造工程図である。
タ)の製造工程図である。
【図3】本発明の一実施例に係る半導体装置(キャパシ
タ)の製造工程図である。
タ)の製造工程図である。
1 素子の形成されているシリコン基板 11 高不純物濃度埋め込み層 2 フィールド絶縁膜 3 キャパシタの一方の電極 4 電極コンタクト層 5 第1の絶縁膜 6 半導体膜 7 第2の絶縁膜 8 導電体膜(不純物を含む多結晶シリコン膜) 9 誘電体の膜(積層体)
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 27/04
Claims (2)
- 【請求項1】 半導体基板(1)の表面に形成された絶
縁膜(2)を選択的に開口して、露出した該半導体基板
(1)の表面から、該絶縁膜(2)の表面に延在するよ
うに形成される電極コンタクト層(4)と、該電極コン
タクト層(4)の表面に形成される、第1の絶縁物の膜
(5)と半導体の膜(6)と第2の絶縁物の膜(7)と
の積層体をもって構成される誘電体の膜(9)と、該誘
電体の膜(9)の表面に、前記電極コンタクト層(4)
と電気的に接触しないように形成される導電体膜(8)
とを有することを特徴とする半導体装置。 - 【請求項2】 前記第1の絶縁物の膜(5)の材料と前
記第2の絶縁物の膜(7)の材料は、ともに、酸化シリ
コンまたは窒化シリコンであることを特徴とする請求項
1記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3018571A JP2990540B2 (ja) | 1991-02-12 | 1991-02-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3018571A JP2990540B2 (ja) | 1991-02-12 | 1991-02-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04257254A JPH04257254A (ja) | 1992-09-11 |
| JP2990540B2 true JP2990540B2 (ja) | 1999-12-13 |
Family
ID=11975311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3018571A Expired - Lifetime JP2990540B2 (ja) | 1991-02-12 | 1991-02-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2990540B2 (ja) |
-
1991
- 1991-02-12 JP JP3018571A patent/JP2990540B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 清水潤治著「半導体工学の基礎」,コロナ社発行,1986年,第49−50頁 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04257254A (ja) | 1992-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834793A (en) | Semiconductor devices | |
| JPS6010773A (ja) | 1素子型fet−記憶キヤパシタ回路の形成方法 | |
| JPS6321351B2 (ja) | ||
| EP0487739A4 (en) | Method of manufacturing semiconductor device | |
| JPH0574940B2 (ja) | ||
| JPS6489560A (en) | Semiconductor memory | |
| JP2990540B2 (ja) | 半導体装置 | |
| JPH02310959A (ja) | 半導体装置及びその製造方法 | |
| JPS59977B2 (ja) | 絶縁ゲ−ト型集積回路 | |
| TW460901B (en) | Method for fabricating semiconductor device | |
| JPH0254960A (ja) | 半導体装置の製造方法 | |
| JPH0654801B2 (ja) | 半導体メモリセルおよびその製造方法 | |
| KR960015525B1 (ko) | 반도체 소자의 제조방법 | |
| WO1993017458A1 (fr) | Dispositif semiconducteur a substrat de silicium et procede de realisation | |
| JPH0320906B2 (ja) | ||
| JP2707646B2 (ja) | 半導体装置の製造方法 | |
| KR100211148B1 (ko) | 바이모오스 반도체 메모리장치의 제조방법 | |
| JPS63307775A (ja) | キャパシタおよびその製造方法 | |
| JPH0228899B2 (ja) | ||
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPH04241465A (ja) | 電界効果型半導体装置の製造方法 | |
| JPH06151709A (ja) | コンデンサ | |
| JPS62141768A (ja) | 半導体装置およびその製造方法 | |
| KR920010908A (ko) | 개선된 핀 구조를 갖는 디램 셀 및 그의 제조방법 | |
| JPS625657A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990914 |