JPS5986268A - 変調ド−ピング層を動作層とするシヨツトキ−ゲ−ト型電界効果トランジスタ− - Google Patents

変調ド−ピング層を動作層とするシヨツトキ−ゲ−ト型電界効果トランジスタ−

Info

Publication number
JPS5986268A
JPS5986268A JP19597682A JP19597682A JPS5986268A JP S5986268 A JPS5986268 A JP S5986268A JP 19597682 A JP19597682 A JP 19597682A JP 19597682 A JP19597682 A JP 19597682A JP S5986268 A JPS5986268 A JP S5986268A
Authority
JP
Japan
Prior art keywords
layer
doped
field effect
film
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19597682A
Other languages
English (en)
Inventor
Yuichi Matsui
松居 祐一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP19597682A priority Critical patent/JPS5986268A/ja
Publication of JPS5986268A publication Critical patent/JPS5986268A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8122Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、高速動作トランジスターとして使用するショ
ットキーゲート型電界効果トランジスターに関する。
〔従来技術と問題点〕
ショットキー型トランジスターにおいては、従来、深さ
方向に均一にドーピングされたエピタキシャル層を用い
て、ショットキー電極を設けた構造で、空乏層幅をより
小さくするためには、ショットキー電極をより微細化す
ることが要求される。
しかし、現状において、このショットキーゲート電極幅
は、a/〜a3.11 tmにまで到達しているが、こ
れ以上の微細化を行うことは、技術的に極めて困極接合
部分での空乏層幅をより小さくすることが望まれている
〔発明の構成〕
本発明は上記の点に鑑みなされたショットキーゲート型
電界効果トランジスターで、その特徴は、深さ方向に変
調ドーピングされた層を動作層とする構造にある。
〔実施例〕
本発明のショットキーゲート型電界効果トランジスター
の断面図を第1図に示して説明する。
動作層であるエピタキシャル層6において、変調ドーピ
ングを行い、エピタキシャル層内に極薄(0,00/〜
O,/ 、ff m ’)の低ドーピング層4を形成し
、凸状に加工した後、さらにその周囲にショットキー電
極2を設けることによってエピタキシャル13内の空乏
層を、低ドーピング層4に優先的に広げることが可能と
なる。この結果、極めて空乏層幅(第1図では電流方向
が縦型のトランジスターであるので、空乏層厚と表現し
た方が正確であるが、こ\では電流方向が横型のトラン
ジスターに合わ第2図(a)〜(g)は、本発明の電界
効果トランジスターの製造′プロセスについての説明図
である。
第2図(a)に示すようにn型Ga As基板10(キ
ャリア密度/ X 10”cm−’)上にsnドープn
型GaAsエピタキシ・ヤル層8(キャリア密度/x1
0an、厚さ/、um)を形成する際、途中、変調ドー
ピングを行うことによって、深さaj; 、a mのと
ころに、ノンドープn型GaAS層9(キャリア密度3
;×10cm、厚さQ、/、um)を設ける。次に第2
図(b)に示すようにエピタキシャル層表面にlAQp
mφのS10.Lllを形成した後、スパッタエツチン
グにより、/、um深さまでエツチングを施し、第2図
((:)のような凸状部分を形成する。
その後、第2図(d) 、 (e)に示すように5IO
2絶縁膜12、Ai電極膜16をそれぞれ03.amづ
〈順に形成した後、S10□を化学エツチングすること
により、第2図げ)のようになり、さらにオーミック電
極としてAu −Ge −Ni 14を蒸着することに
より、最終的に第2図(g)の構造が得られた。この製
造プロセスにおいて、前述したような従来法におけるシ
ョットGa5h等の材料あるいは他の変調ドーピング動
作層作製できる材料であれば、本発明のトランジスター
の構造ならびにその製造方法も実施例に述べたような単
純な構造あるいは方法に限定されるものではない。
〔効果〕
本発明の効果は、ショットキーゲート型電界効り簡単な
方法で増大することができることである。
【図面の簡単な説明】
第1図は、本発明のショットキーゲート型電界効果トラ
ンジスターの実施例断面図、第2図(a)〜(g)は本
発明の製造プロセスについての説明図である。 1.7.14・・・オーミック電!、2.13・、ショ
ク) キー電tiL 318・・・半導体エピタキシャ
ル層、4.9・・・ノンドープエピタキシャルJi、5
,11.12・・・絶縁膜、6.10・・・半導体基板

Claims (1)

    【特許請求の範囲】
  1. 1、 半導体基板表面上に、深さ方向に変調ドーピング
    されたエピタキシャル層を動作層として形成し、さらに
    、このエピタキシャル層を凸状に加工した後、凸状部分
    の周囲に絶縁膜とショットキーゲート電極、凸状部分の
    表面と基板裏面とにオーミック電極を設けたことを特徴
    とする変調ドーピング層を動作層とするショットキーゲ
    ート型電界効果トランジスター。
JP19597682A 1982-11-10 1982-11-10 変調ド−ピング層を動作層とするシヨツトキ−ゲ−ト型電界効果トランジスタ− Pending JPS5986268A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19597682A JPS5986268A (ja) 1982-11-10 1982-11-10 変調ド−ピング層を動作層とするシヨツトキ−ゲ−ト型電界効果トランジスタ−

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19597682A JPS5986268A (ja) 1982-11-10 1982-11-10 変調ド−ピング層を動作層とするシヨツトキ−ゲ−ト型電界効果トランジスタ−

Publications (1)

Publication Number Publication Date
JPS5986268A true JPS5986268A (ja) 1984-05-18

Family

ID=16350131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19597682A Pending JPS5986268A (ja) 1982-11-10 1982-11-10 変調ド−ピング層を動作層とするシヨツトキ−ゲ−ト型電界効果トランジスタ−

Country Status (1)

Country Link
JP (1) JPS5986268A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806998A (en) * 1986-06-30 1989-02-21 Thomson-Csf Heterojunction and dual channel semiconductor field effect transistor or negative transconductive device
US4821093A (en) * 1986-08-18 1989-04-11 The United States Of America As Represented By The Secretary Of The Army Dual channel high electron mobility field effect transistor
US5159421A (en) * 1991-06-28 1992-10-27 Nec Research Institute, Inc. Double channel heterostructures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5223275A (en) * 1975-08-15 1977-02-22 Hitachi Ltd Field effect transistor and its manufacturing method
JPS533074A (en) * 1976-06-29 1978-01-12 Nippon Telegr & Teleph Corp <Ntt> Production of schottkey barrier gate field effect transistor
JPS5343483A (en) * 1976-10-01 1978-04-19 Handotai Kenkyu Shinkokai Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5223275A (en) * 1975-08-15 1977-02-22 Hitachi Ltd Field effect transistor and its manufacturing method
JPS533074A (en) * 1976-06-29 1978-01-12 Nippon Telegr & Teleph Corp <Ntt> Production of schottkey barrier gate field effect transistor
JPS5343483A (en) * 1976-10-01 1978-04-19 Handotai Kenkyu Shinkokai Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806998A (en) * 1986-06-30 1989-02-21 Thomson-Csf Heterojunction and dual channel semiconductor field effect transistor or negative transconductive device
US4821093A (en) * 1986-08-18 1989-04-11 The United States Of America As Represented By The Secretary Of The Army Dual channel high electron mobility field effect transistor
US5159421A (en) * 1991-06-28 1992-10-27 Nec Research Institute, Inc. Double channel heterostructures

Similar Documents

Publication Publication Date Title
JPH0447988B2 (ja)
GB1413058A (en) Semoconductor devices
US3920861A (en) Method of making a semiconductor device
US4545113A (en) Process for fabricating a lateral transistor having self-aligned base and base contact
JP2553699B2 (ja) 半導体装置の製造方法
JPH0624209B2 (ja) 二重凹部電界効果トランジスタを形成する方法
JPH0481345B2 (ja)
JPS5986268A (ja) 変調ド−ピング層を動作層とするシヨツトキ−ゲ−ト型電界効果トランジスタ−
JPH033935B2 (ja)
JPS6237890B2 (ja)
JPS5940571A (ja) 半導体装置
JP2871216B2 (ja) 半導体装置の製造方法
JPH02192172A (ja) 超伝導トランジスタ
JPH0523497B2 (ja)
JPH0797634B2 (ja) 電界効果トランジスタとその製造方法
JPS5847714Y2 (ja) シヨツトキ障壁型電界効果トランジスタ
JPS61137371A (ja) 半導体装置の製造方法
JPH07142685A (ja) 半導体集積回路装置とその製造方法
JP2000323704A (ja) 電界効果トランジスタ
JPS588590B2 (ja) ショットキ障壁ゲ−ト型電界効果トランジスタの製造方法
JP2624253B2 (ja) バイポーラトランジスタの製造方法
JP2546651B2 (ja) バイポ−ラトランジスタの製造法
JPS61116877A (ja) 電界効果トランジスタの製造方法
JPS62298178A (ja) 半導体装置の製造方法
JPH01265573A (ja) 半導体装置の製造方法