JPH0447988B2 - - Google Patents

Info

Publication number
JPH0447988B2
JPH0447988B2 JP57117303A JP11730382A JPH0447988B2 JP H0447988 B2 JPH0447988 B2 JP H0447988B2 JP 57117303 A JP57117303 A JP 57117303A JP 11730382 A JP11730382 A JP 11730382A JP H0447988 B2 JPH0447988 B2 JP H0447988B2
Authority
JP
Japan
Prior art keywords
plane
effect transistor
field effect
channel
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57117303A
Other languages
English (en)
Other versions
JPS598375A (ja
Inventor
Daisuke Ueda
Hiromitsu Takagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14708408&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0447988(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP57117303A priority Critical patent/JPS598375A/ja
Priority to DE3324017A priority patent/DE3324017C2/de
Publication of JPS598375A publication Critical patent/JPS598375A/ja
Publication of JPH0447988B2 publication Critical patent/JPH0447988B2/ja
Priority to US07/982,068 priority patent/US5883411A/en
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は絶縁ゲート電界効果トランジスタ(以
下、MOSFETと記す)、とりわけ大電力用の縦
型MOSFETに関する。
MOSFETは多数キヤリア素子であるため、バ
イポーラ・トランジスタに比べて高速性であるな
どの優れた特長を有している。最近では電力用の
分野でもMOSFETの優位性が認められ、
MOSFETの大電力化が盛んに行われている。電
力用MOSFETはオン抵抗を小さくするために、
一般には第1図に示すような縦型構造が用いられ
てきた。第1図に示したV字形ゲートの作製は、
(100)面と(111)面のシリコンのエツチング速
度の差を用いた異方性エツチング法により行われ
ている。したがつて、チヤネル領域は<111>面
にできるので電子移動度が小さく、チヤネル抵抗
が増大し、この結果オン抵抗が大きくなる。
本発明は縦型MOSFETにおいて表面準位密度
が小さく、電子移動度の大きな(100)面と、等
価な面を用いる新しい構造を提供するものであ
る。すなわち、本発明の縦型構造電界効果トラン
ジスタは、(100)面を有するシリコン基板の表面
に、長手方向が<110>方向と45°の角度をなす矩
形状の凹部が形成され、前記矩形状の凹部の側面
をなす(010)または(001)面をチヤンネルとし
て用いるものである。
この構造によれば、パワーMOSFETのオン抵
抗をさらに小さくすることができる効果がある。
以下、本発明の縦型構造電界効果トランジスタ
の詳細について実施例を用いて説明する。
まず最初に、本発明の実施に必要な(100)面
をチヤネルとして用いるための技術について述べ
る。(100)面を有し、(110)面を方位規正面とす
るシリコン基板上で、第2図aに示すように、<
110>方向と45°の角度をなす矩形状の凹部pを作
るようにエツチングを行う。ただし、シリコン・
エツチングは第2図b(第2図bは第2図aの凹
部pの拡大図である。)に示すように、(100)表
面に対して垂直にエツチングを行う。この時、直
方体にエツチングされた側面は、第2図bに示す
ようにそれぞれ(010)、(001)面となり、(100)
面と等価な面である。このように、シリコン基板
を垂直にエツチングするには、通常の反応性イオ
ン・エツチング法や反応性イオン・ビーム・エツ
チング法を用いる。
次に、実際にパワーMOSFETを作製する本発
明の実施例について述べる。第3図a〜dはパワ
ーMOSFET作製の工程図を示したものである。
まず(100)面を有する高濃度n形基板5上に低
濃度n形層4をエピタキシヤル成長した基板を用
いる。n形層4の比抵抗ρと厚さtはそれぞれ
1Ωcm、10μmである。このエピタキシヤル基板に
通常のイオン注入法と熱拡散法を用いてp形層3
(不純物濃度は5×1017cm-3、深さは2μm)と高
濃度n形層2(不純物濃度は1×1021cm-3、深さ
は0.5μm)を形成する。これらp形層3、n形層
2はそれぞれチヤネル領域、ソース領域を形成す
る。次に、厚さ1μmのフイールド酸化膜1を基
板全面に成長させ、通常のフオト・リソグラフイ
を用いてゲート領域の酸化膜を除去する(第3図
a参照)。
次に、先に述べたようにシリコン基板を表面に
対して垂直に、かつp形層3を貫通するまでエツ
チングする(第3図b参照)。この時、エツチン
グ部の底面は(100)面で側面は、(010)と
(001)面である。
次に、第3図cに示したようにゲート酸化膜1
1を膜厚1000Åに成長させた後、表面凸部の高濃
度n形層2に電極をつけるためのコンタクト窓を
開孔する。
最後にアルミ等の金属電極を蒸着、エツチング
して、第3図dに示したように、ソース電極9及
びゲート電極8を形成する。なお、ドレイン電極
は高濃度n形基板5に電極形成して得る。
以上のようにして作製した本発明の縦型構造電
界効果トランジスタは、チヤネル部分が(100)
と等価な面を用いるため電子移動度が大きく、オ
ン時のチヤネル抵抗を低減することができる。こ
の結果、同電界効果トランジスタのオン抵抗を小
さくすることが可能となり、その工業的価値は極
めて大きい。
【図面の簡単な説明】
第1図は従来の縦型パワーMOSFETの断面
図、第2図a,bは本発明の縦型構造電界効果ト
ランジスタを実現する場合のシリコン基板平面上
での位置および矩形状の凹部を示す概要図、第3
図a〜dは本発明の実施例における絶縁ゲート電
界効果トランジスタを製造する工程を示す図であ
る。 1……熱酸化膜、2……高濃度n形拡散領域、
3……p形拡散領域、4……低濃度n形エピタキ
シヤル層、5……高濃度n形基板、6……ゲート
形成領域、7……ソース電極用コンタクト窓、8
……ゲート電極、9……ソース電極、10……ド
レイン電極、11……ゲート酸化膜。

Claims (1)

    【特許請求の範囲】
  1. 1 (100)面を有するシリコン基板の表面に、
    長手方向が<110>方向と45°の角度をなす矩形状
    の凹部が形成さ、れ前記矩形状の凹部の側面をな
    す(010)または(001)面をチヤンネルとして用
    いる縦型構造電界効果トランジスタ。
JP57117303A 1982-07-05 1982-07-05 縦型構造電界効果トランジスタ Granted JPS598375A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP57117303A JPS598375A (ja) 1982-07-05 1982-07-05 縦型構造電界効果トランジスタ
DE3324017A DE3324017C2 (de) 1982-07-05 1983-07-04 Isolierschicht-Feldeffekt-Transistor
US07/982,068 US5883411A (en) 1982-07-05 1992-11-23 Vertical insulated gate FET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57117303A JPS598375A (ja) 1982-07-05 1982-07-05 縦型構造電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPS598375A JPS598375A (ja) 1984-01-17
JPH0447988B2 true JPH0447988B2 (ja) 1992-08-05

Family

ID=14708408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57117303A Granted JPS598375A (ja) 1982-07-05 1982-07-05 縦型構造電界効果トランジスタ

Country Status (3)

Country Link
US (1) US5883411A (ja)
JP (1) JPS598375A (ja)
DE (1) DE3324017C2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61199666A (ja) * 1985-03-01 1986-09-04 Hitachi Cable Ltd 電界効果トランジスタ
JPS62115775A (ja) * 1985-11-15 1987-05-27 Nec Corp 半導体装置
US6603173B1 (en) 1991-07-26 2003-08-05 Denso Corporation Vertical type MOSFET
US6015737A (en) * 1991-07-26 2000-01-18 Denso Corporation Production method of a vertical type MOSFET
WO1993003502A1 (en) * 1991-07-26 1993-02-18 Nippondenso Co., Ltd. Method of producing vertical mosfet
DE4342767A1 (de) * 1993-12-15 1995-06-22 Ant Nachrichtentech Verfahren zur Herstellung einer quaderförmigen Vertiefung zur Aufnahme eines Bauelementes in einer Trägerplatte
DE19611045C1 (de) * 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
KR100304716B1 (ko) * 1997-09-10 2001-11-02 김덕중 모스컨트롤다이오드및그제조방법
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
EP1151476B1 (en) 1999-11-11 2008-04-16 Nxp B.V. Semiconductor device having a field effect transistor and a method of manufacturing such a device
JP4363736B2 (ja) 2000-03-01 2009-11-11 新電元工業株式会社 トランジスタ及びその製造方法
JP2003017698A (ja) * 2001-07-04 2003-01-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4865166B2 (ja) * 2001-08-30 2012-02-01 新電元工業株式会社 トランジスタの製造方法、ダイオードの製造方法
DE10153315B4 (de) * 2001-10-29 2004-05-19 Infineon Technologies Ag Halbleiterbauelement
US6828609B2 (en) * 2001-11-09 2004-12-07 Infineon Technologies Ag High-voltage semiconductor component
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
EP2259325B1 (en) * 2002-02-20 2013-12-25 Shindengen Electric Manufacturing Co., Ltd. Transistor device
US6920267B2 (en) * 2002-05-13 2005-07-19 Alps Electric Co., Ltd Optical coupling device and manufacturing method thereof
US6841825B2 (en) * 2002-06-05 2005-01-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP3971670B2 (ja) * 2002-06-28 2007-09-05 新電元工業株式会社 半導体装置
JP5299373B2 (ja) * 2003-01-16 2013-09-25 富士電機株式会社 半導体素子
CN100502036C (zh) * 2003-12-22 2009-06-17 松下电器产业株式会社 纵型栅极半导体装置及其制造方法
JP2006093430A (ja) * 2004-09-24 2006-04-06 Nec Electronics Corp 半導体装置
JP2007019191A (ja) * 2005-07-06 2007-01-25 Fujitsu Ltd 半導体装置とその製造方法
JP2012069960A (ja) * 2011-10-17 2012-04-05 Shindengen Electric Mfg Co Ltd エピタキシャルシリコン成長方法
WO2014059080A1 (en) 2012-10-12 2014-04-17 Texas State University-San Marcos A vertically movable gate field effect transistor (vmgfet) on a silicon-on-insulator (soi) wafer and method of forming a vmgfet
US8912066B2 (en) 2013-03-15 2014-12-16 Globalfoundries Singapore Pte. Ltd. Lateral double-diffused high voltage device
CN108122969A (zh) * 2017-12-18 2018-06-05 广东美的制冷设备有限公司 绝缘栅双极晶体管、ipm模块及空调器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1248051A (en) * 1968-03-01 1971-09-29 Post Office Method of making insulated gate field effect transistors
US3785886A (en) * 1971-02-22 1974-01-15 Ibm Semiconductor device fabrication utilizing <100> oriented substrate material
US4243997A (en) * 1976-03-25 1981-01-06 Tokyo Shibaura Electric Co., Ltd. Semiconductor device
US4070690A (en) * 1976-08-17 1978-01-24 Westinghouse Electric Corporation VMOS transistor
US4084175A (en) * 1976-09-30 1978-04-11 Research Corporation Double implanted planar mos device with v-groove and process of manufacture thereof
US4278987A (en) * 1977-10-17 1981-07-14 Hitachi, Ltd. Junction isolated IC with thick EPI portion having sides at least 20 degrees from (110) orientations
US4131496A (en) * 1977-12-15 1978-12-26 Rca Corp. Method of making silicon on sapphire field effect transistors with specifically aligned gates
NL7905402A (nl) * 1978-10-05 1980-04-09 American Micro Syst U-mos halfgeleiderinrichting.
US4374455A (en) * 1979-10-30 1983-02-22 Rca Corporation Method for manufacturing a vertical, grooved MOSFET
US4577208A (en) * 1982-09-23 1986-03-18 Eaton Corporation Bidirectional power FET with integral avalanche protection

Also Published As

Publication number Publication date
JPS598375A (ja) 1984-01-17
US5883411A (en) 1999-03-16
DE3324017A1 (de) 1984-01-05
DE3324017C2 (de) 1986-07-17

Similar Documents

Publication Publication Date Title
JPH0447988B2 (ja)
JP2812832B2 (ja) 半導体多結晶ダイヤモンド電子デバイス及びその製造方法
US5723376A (en) Method of manufacturing SiC semiconductor device having double oxide film formation to reduce film defects
JP3217690B2 (ja) 半導体装置の製造方法
JP2002541660A (ja) 半導体デバイスの製造方法
JPS5837949A (ja) 集積回路装置
JPS6112077A (ja) 半導体構造体の製造方法
JP2019129300A (ja) 半導体装置とその製造方法
JPH0481345B2 (ja)
JPH03501670A (ja) 炭化珪素製mosfet
JPH10125904A (ja) 炭化珪素半導体装置
JP3022714B2 (ja) 半導体装置およびその製造方法
JPH088429A (ja) 半導体装置
JPS63155768A (ja) 半導体デバイスの製造方法
JPS6380561A (ja) 相補型半導体装置の製造方法
JPS61199666A (ja) 電界効果トランジスタ
JPH0350771A (ja) 半導体装置
US10381465B2 (en) Method for fabricating asymmetrical three dimensional device
EP0436038A1 (en) Semiconductor device and method of producing the same
EP0481965A2 (en) Step-cut insulated gate static induction transistors and method of manufacturing the same
JP2004022555A (ja) 絶縁ゲート型電界効果トランジスタおよびその製造方法
JPS6122476B2 (ja)
JPH01293668A (ja) 絶縁ゲート電界効果トランジスタの製造方法
JPS5986268A (ja) 変調ド−ピング層を動作層とするシヨツトキ−ゲ−ト型電界効果トランジスタ−
JPH0350743A (ja) 半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term