JPS6112077A - 半導体構造体の製造方法 - Google Patents

半導体構造体の製造方法

Info

Publication number
JPS6112077A
JPS6112077A JP60064023A JP6402385A JPS6112077A JP S6112077 A JPS6112077 A JP S6112077A JP 60064023 A JP60064023 A JP 60064023A JP 6402385 A JP6402385 A JP 6402385A JP S6112077 A JPS6112077 A JP S6112077A
Authority
JP
Japan
Prior art keywords
mask
gate
conductivity type
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60064023A
Other languages
English (en)
Other versions
JPH0571134B2 (ja
Inventor
フランク・フユ・フアング
バートランド・エム・グロスマン
ウエイ・ワング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6112077A publication Critical patent/JPS6112077A/ja
Publication of JPH0571134B2 publication Critical patent/JPH0571134B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/082—Ion implantation FETs/COMs

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、具体的には寸法
がミクロン以下の電界効果トランジスタ（ＦＥＴ）装置
の製造方法に関する〇 集積回路の応答速度及び実装密度が増大するにつれ、寸
法が小さくなり、仕様は製造に使用される通常の製造方
法及び装置の許容範囲を越える様になった。必要な寸法
を満足させるのに必要な間隔を得るだめの間接的技法が
不可欠である。
〔開示の概要〕
斜方向付着マスクとその後のマスクの下に部分的に延び
る斜方向の導電型変換動作を組合せ使用する事により、
小さい寸法が得られると共に、その後の処理段階中のゆ
らぎによるだらだらとした位置変化を調節する事が出来
る。マスクは平坦な表面に関して低い角度で付着され、
その後イオン注入の様なマスクの下に入込む導電型変換
動作が行われる。マスクが除かれて、よシ小さなゲート
がマスクのあった位置に位置付けられる。ゲートはソー
スからマスクの下に延び出ている変換された部分迄の距
離よりも小さいので、ゲートが極端に短かいＦＥＴが与
えられる。
〔従来技術〕
極めて寸法の小さな半導体装置を形成するだめに現在注
目をあびている一つの間接技法は、装置が形成される表
面に関して成る角度をなして処理動作を行い、その水平
もしくは垂直成分を使用するものである。角度処理技法
は付着及びイオン注入処理の両方で使用されている。
一つの例として、１９８１年刊ジャーナル・オブ・バキ
ュアム・サイエンス・アンド・テクノロジ（Ｊ、Ｖａｃ
、Ｓｃｉ、＆　Ｔｅｃｈ、　）１９第６９５頁乃至第６
９６頁には小さな電極を形成するのに傾斜付着を使用し
ている０ 他の例として、イオン注入を成る角度方向から行う技法
は米国特許第３８．７３５７１号、同第４３２５７４７
号及び同第４２５２４！＋９号の明細書において開示さ
れている。
他の間接技法としては、ゲート電極をマスクとして使用
してＦＥＴのソース及びドレイン電極の位置を決めるも
のである。この技法は自己整合技法として知られている
０この技法はイオン・ビーム・ミリングを含む米国特許
第３８４６８２２号明細書に開示されている。
〔発明が解決しようとする問題点〕
本発明の目的は、斜めに付着されるマスク及びそのマス
クの下に部分的に導電型反転領域が延びる様なその後の
導電型反転動作と組合して、半導体装置の寸法をよシ小
さくシ、その後の処理段階中に生ずるゆらぎの位置の変
化を無視しうる様にする事にある・ 〔問題点を解決するだめの手段〕 マスクは平坦な表面に関して小さな角度方向から付着さ
れ、イオン注入の様なその後の導電型変換がマスクの下
に迄延び、極端に短かいゲートのＦＥＴが与えられる。
説明を明瞭にするために、本発明の製造方法は、ゲート
が極端に短く自己整合した酸化金属半導体電界効果トラ
ンジスタ（ＭＯＳＦＥＴ）に関連して説明するが、この
分野の専門家にとっては本発明の原理は他の構造体にも
容易に適用出来る事は明らかであろう。
０．５ミクロン程度の極めて小さなゲートを有す゛るＭ
ＯＳＦＥＴを製造する場合、その後の処理段階によって
生ずる通常の拡散によって、ソース及びドレインに関係
する横方向移動の形の短絡の問題に遭遇する。換言すれ
ば、ソース及びドレイン電極は選択された位置に関して
ゆらぎがある＠本発明の技法は垂直な面に向う第１の斜
方向の付着を含み、この付着物がイオン注入の如きその
後の斜方向の導電型変換のだめのマスクとして使用され
る。導電型が変換した部分は部分的にマスクの下布延長
している。次に最初の付着物が除去され、垂直な面に向
う第２の斜方向付着によってかなシ小さ力、極めて正確
に位置付けられたゲート、ソース及びドレイン−電極が
与えられる。この様な動作により、最終のゲート電極は
ソース及びドレイン電極とは重畳がなく、もしくは極め
て小さな重畳が存在するだけである。この様な構造の場
合に装置の速度及びパホーマンスが増強される。
〔実施例〕
第２図を参照するに、標準的なケイ素もしくはヒ化ガリ
ウムの様な単結晶材料の半導体基板１は表面２を有し、
その上に半導体装置が配置される。
表面２の一部の上には成る形状の材料３が存在し、表面
２に関して実質上垂直な急峻な位置決め面４を与えてい
る。材料ろは通常酸化物の様な絶縁体である。位置決め
面４の高さは約５０００１である。面４はこの分野で標
準の技法である反応性イオン・エツチングによって形成
される。
第３図を参照するに、ＭＯＳＦＥＴを製造するために、
正確な厚さの絶縁層５が位置決め面４に接して表面２上
に位置付けられ、ゲートの下の酸化物として使用される
。絶縁層５はか々り薄く、１乃至２００Ｘ程度である。
ケイ素上に薄い絶縁層５を形成する通常の技法は裸のケ
イ素表面２の上に酸化物の薄い層を熱的に成長させるも
のであるＯ 次に第４図を参照するに、第１の斜方向付着が行われ、
金属マスク６が面４に接して位置伺けられる。金属マス
ク６はＭＯＳＦＥＴのゲートの所望の長さであるＡで示
す水平寸法を有する。これは例えば処理温度で生ずる種
々の拡散から生じ、調節し得る、予測された「ゆらぎ」
である追加的な増歩分を含む。この追加の増歩分すなわ
ちインクレメント（△）は極めて容易に推定する事が出
来る。それは半導体材料及びこれに関連する材料のだめ
の仕様が十分わかっているからである。マスク乙のため
の金属はφとして示された様に浅い角度で面４に接して
付着され、水平方向の金属の付着力は小さい。水平方向
に付着される金属部分は極めてわずかであるので、これ
は寸法Ａを著しく変化させる事なくエツチングの様な動
作で容易に除去する事が出来る。角度φのだめの許容可
能な範囲は５乃至２５°である。
第５図を参照するに、イオン注入の如き導電型の変換工
程が使用され、ソース及びドレイン領域が形成される。
イオン注入は不純物を半導体基板１に導入し、領域７及
び８を形成する。不純物を導入する際に、損傷が生じ、
これをなくすのに焼きなましくアニール）を必要とする
が、焼なましはゆらぎの問題に寄与する。推定される°
ゆらぎは寸法Ａの６部分に含まれる。
イオン注入は垂直方向に角度γの方向から行われ、基板
１の導電型を、夫々ソース及びドレインとなるべき領域
７及び８で反対導電型に変換する。
注入された領域７及び８の一端の位置はマスク６に関連
して横方向に成る距離だけオフセットしている。この距
離はマスク乙の高さにインプットの角度γの正接を掛け
た値に略等しい・第５図に示されたオフセット動作はド
レイン８の端をマスク６の下の位置９に移動し、ソース
７の端をマスク６の下から離れだ位置１０に移動する。
次に第６図を参照するに、マスク６は選択的エツチング
の様な工程によって除去゛されている。イオン注入によ
って生じた領域７及び８中の損傷は焼なましされ、領域
がわずかに移動する。焼なまし段階の後の結果のチャン
ネルの長さ１１は第４図のマスク乙の寸法Ａに使用され
た予定の値と略等しい〇 次に第１図を参照するに、第２の斜め方向の金属付着が
面４に向って行われ、金属ゲート１２が与えられている
、・付着角度は表面２に関して低く、水平々表面に付着
される材料は少なく、除去が容易で＄９．ＦＥＴのチャ
ンネルとなるべき領域の上の表面２に平行なゲート１２
０寸法は寸法１１に関連して容易に制御出来る。ゲート
１２の厚さに当る、表面２に平行なこの寸法は全チャン
ネル長よりも小さく、ゲート１２の端とドレイン８の間
のギャップが１デバイ長以下である時は、す−くての注
入キャリアはドレイン８に集められる。
完成した構造体において、最初の側壁４は元の位置に残
され、縦横比の小さなゲート１２のだめの支持構造体と
して使用される。
装置を応用するだめの外部の電気的接続がソース７、ド
レイン８及びゲート１２に対して形成される。
本発明の技法は、ゲート長が１１／２ミクロン程度で、
製造中の横方向短絡を考慮に入れだ極く短いゲートのＦ
ＥＴを与える。自己整合が生じて、ゲート及びソース間
並びにゲート及びドレイン間の重畳による寄生容量が最
小になる。
以上、最初に傾め方向に付着された部材が斜方向に指向
されてマスクの下にもイオンが延びるイオン・インプラ
ンテーションのだめのマスクとして使用される組合せ間
接法を説明した。マスクが除去され、ゲートがマスクの
ために使用されたのと同じ位置付は表面に接して伺着さ
れる。しかしながらゲートはマスクよりも薄く、これに
よって寸法がより短かく、後の処理段階中の移動が調節
される様になっている。
〔発明の効果〕
本発明に従い斜めに付着されるマスク及び斜め方向に行
われる基板中の領域の導電型の反転工程により、ゲート
電極が小さくなり、反転領域とゲート電極の重畳部分が
ほとんどなくなるので、装置の速度及びパホーマンスが
増大する。
【図面の簡単な説明】
第１図は本発明に従いゲートの寸法が非常に小さなＦＥ
Ｔが略完成した段階を示しだ断面図である。第２図、第
５図、第４図、第５図、第６図は夫々本発明に従う方法
の各段階を示しだ断面図である。 １・・・・半導体基板、２・・・・基板の表面、５・・
・・絶縁材料、４・・・・位置決め面、５・・・・絶縁
層、６・・・・ｆＪＥマスク、７・・・・ソース領域、
８・・・・ドレイン領域、１１・・・・チャンネルの長
さ、１２・・・・金属ゲート。 出願人　　　インターナショナル・ビジネス慟マシーン
ズ・コーポレーション代理人　弁理士　　山　　　本　
　　仁　　　朗（外１名） 第１図

Claims (1)

  1. 【特許請求の範囲】 半導体結晶の表面上に位置付けられた位置決め面に対し
    て所望の装置の寸法並びに処理の際の許容範囲内の移動
    量によつて決定される上記表面に平行なマスク部材を上
    記表面に関して低い角度で付着し、 上記半導体結晶の上記表面に隣接する領域の導電型を斜
    め方向から変換して該変換が上記マスク部材の少なくと
    も一部の下に迄進行する様にする事を含む半導体構造体
    の製造方法。
JP60064023A 1984-06-22 1985-03-29 半導体構造体の製造方法 Granted JPS6112077A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/623,810 US4532698A (en) 1984-06-22 1984-06-22 Method of making ultrashort FET using oblique angle metal deposition and ion implantation
US623810 1984-06-22

Publications (2)

Publication Number Publication Date
JPS6112077A true JPS6112077A (ja) 1986-01-20
JPH0571134B2 JPH0571134B2 (ja) 1993-10-06

Family

ID=24499485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60064023A Granted JPS6112077A (ja) 1984-06-22 1985-03-29 半導体構造体の製造方法

Country Status (4)

Country Link
US (1) US4532698A (ja)
EP (1) EP0179196B1 (ja)
JP (1) JPS6112077A (ja)
DE (1) DE3567320D1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2566186B1 (fr) * 1984-06-14 1986-08-29 Thomson Csf Procede de fabrication d'au moins un transistor a effet de champ en couche mince et transistor obtenu par ce procede
US4649638A (en) * 1985-04-17 1987-03-17 International Business Machines Corp. Construction of short-length electrode in semiconductor device
US4640003A (en) * 1985-09-30 1987-02-03 The United States Of America As Represented By The Secretary Of The Navy Method of making planar geometry Schottky diode using oblique evaporation and normal incidence proton bombardment
US4839704A (en) * 1987-09-16 1989-06-13 National Semiconductor Corporation Application of deep-junction non-self-aligned transistors for suppressing hot carriers
JPH022142A (ja) * 1988-06-13 1990-01-08 Mitsubishi Electric Corp 電界効果トランジスタ及びその製造方法
JPH0748503B2 (ja) * 1988-11-29 1995-05-24 三菱電機株式会社 電界効果トランジスタの製造方法
EP0416141A1 (de) * 1989-09-04 1991-03-13 Siemens Aktiengesellschaft Verfahren zur Herstellung eines FET mit asymmetrisch angeordnetem Gate-Bereich
US5202272A (en) * 1991-03-25 1993-04-13 International Business Machines Corporation Field effect transistor formed with deep-submicron gate
US5219772A (en) * 1991-08-15 1993-06-15 At&T Bell Laboratories Method for making field effect devices with ultra-short gates
US5391510A (en) * 1992-02-28 1995-02-21 International Business Machines Corporation Formation of self-aligned metal gate FETs using a benignant removable gate material during high temperature steps
FR2694449B1 (fr) * 1992-07-09 1994-10-28 France Telecom Composant électronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant.
DE4441723A1 (de) * 1994-11-23 1996-05-30 Siemens Ag Herstellungsverfahren für Gate-Elektroden von MOSFETs
US5885425A (en) * 1995-06-06 1999-03-23 International Business Machines Corporation Method for selective material deposition on one side of raised or recessed features
KR100221627B1 (ko) * 1996-07-29 1999-09-15 구본준 반도체장치 및 그의 제조방법
US6025208A (en) * 1997-08-27 2000-02-15 The Board Of Trustees Of The Leland Stanford Junior University Method of making electrical elements on the sidewalls of micromechanical structures
US20020063263A1 (en) * 2000-11-30 2002-05-30 Scott David B. Metal oxide semiconductor transistor with self-aligned channel implant
TWI228297B (en) * 2003-12-12 2005-02-21 Richtek Techohnology Corp Asymmetrical cellular metal-oxide semiconductor transistor array
US7838371B2 (en) * 2006-11-06 2010-11-23 Nxp B.V. Method of manufacturing a FET gate
CN102179691A (zh) * 2011-05-11 2011-09-14 西安飞机工业（集团）有限责任公司 飞机发动机安装装置及飞机发动机安装方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873371A (en) * 1972-11-07 1975-03-25 Hughes Aircraft Co Small geometry charge coupled device and process for fabricating same
US3846822A (en) * 1973-10-05 1974-11-05 Bell Telephone Labor Inc Methods for making field effect transistors
US4232439A (en) * 1976-11-30 1980-11-11 Vlsi Technology Research Association Masking technique usable in manufacturing semiconductor devices
US4093503A (en) * 1977-03-07 1978-06-06 International Business Machines Corporation Method for fabricating ultra-narrow metallic lines
US4135289A (en) * 1977-08-23 1979-01-23 Bell Telephone Laboratories, Incorporated Method for producing a buried junction memory device
JPS5939906B2 (ja) * 1978-05-04 1984-09-27 超エル・エス・アイ技術研究組合 半導体装置の製造方法
DE2821975C2 (de) * 1978-05-19 1983-01-27 Siemens AG, 1000 Berlin und 8000 München Metall-Halbleiter-Feldeffekttransistor (MESFET) und Verfahren zu dessen Herstellung
US4313782A (en) * 1979-11-14 1982-02-02 Rca Corporation Method of manufacturing submicron channel transistors
US4377899A (en) * 1979-11-19 1983-03-29 Sumitomo Electric Industries, Ltd. Method of manufacturing Schottky field-effect transistors utilizing shadow masking
US4358340A (en) * 1980-07-14 1982-11-09 Texas Instruments Incorporated Submicron patterning without using submicron lithographic technique
JPS57204172A (en) * 1981-06-08 1982-12-14 Ibm Field effect transistor
JPS58110046A (ja) * 1981-12-23 1983-06-30 Nec Corp 半導体装置の製造方法
US4430791A (en) * 1981-12-30 1984-02-14 International Business Machines Corporation Sub-micrometer channel length field effect transistor process
US4417385A (en) * 1982-08-09 1983-11-29 General Electric Company Processes for manufacturing insulated-gate semiconductor devices with integral shorts
JPS59124172A (ja) * 1982-12-30 1984-07-18 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン Ｆｅｔ製造方法

Also Published As

Publication number Publication date
US4532698A (en) 1985-08-06
EP0179196B1 (en) 1989-01-04
EP0179196A2 (en) 1986-04-30
EP0179196A3 (en) 1987-07-22
JPH0571134B2 (ja) 1993-10-06
DE3567320D1 (en) 1989-02-09

Similar Documents

Publication Publication Date Title
JPS6112077A (ja) 半導体構造体の製造方法
JP2929291B2 (ja) 絶縁ゲート電界効果トランジスタの製造方法
US4329186A (en) Simultaneously forming fully implanted DMOS together with enhancement and depletion mode MOSFET devices
US4103415A (en) Insulated-gate field-effect transistor with self-aligned contact hole to source or drain
JPH0322695B2 (ja)
JPS6144470A (ja) 集積回路チップにおける金属充填方法
US4268537A (en) Method for manufacturing a self-aligned contact in a grooved semiconductor surface
US5319231A (en) Insulated gate semiconductor device having an elevated plateau like portion
US5523605A (en) Semiconductor device and method for forming the same
JPH07183528A (ja) 薄膜トランジスタ
EP0615288A2 (en) Method of manufacturing a semiconductor device provided with an isolation region
JPS61123152A (ja) 半導体デバイスの分離方法
JPS58207675A (ja) Ｍｉｓ型半導体装置
KR940006710B1 (ko) Mes fet의 제조방법
JPS59119870A (ja) 半導体装置の製造方法
JPS61248570A (ja) Ｍｅｓｆｅｔ装置およびその製造方法
JPS59149059A (ja) Ｍｉｓトランジスタ及びその製造方法
KR100244789B1 (ko) 반도체소자제조방법
JPH025480A (ja) 半導体素子の製造方法
KR950009796B1 (ko) 절연게이트형 전계효과 트랜지스터 및 그의 형성방법
JP2759153B2 (ja) 薄膜ｅ▲上２▼ｐｒｏｍおよびその製造方法
JPS6190470A (ja) 化合物半導体装置の製造方法
JPH0529624A (ja) 薄膜トランジスタ及びその製造方法
JPH0439772B2 (ja)
WO1995026045A1 (en) Method for producing integrated components