DE4441723A1 - Herstellungsverfahren für Gate-Elektroden von MOSFETs - Google Patents
Herstellungsverfahren für Gate-Elektroden von MOSFETsInfo
- Publication number
- DE4441723A1 DE4441723A1 DE19944441723 DE4441723A DE4441723A1 DE 4441723 A1 DE4441723 A1 DE 4441723A1 DE 19944441723 DE19944441723 DE 19944441723 DE 4441723 A DE4441723 A DE 4441723A DE 4441723 A1 DE4441723 A1 DE 4441723A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- spacer
- hard mask
- gate electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 125000006850 spacer group Chemical group 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 22
- 150000004767 nitrides Chemical class 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 239000004922 lacquer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000001015 X-ray lithography Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die vorliegende Erfindung betrifft ein Verfahren zur Herstel
lung von Gate-Elektroden extrem kurzer Länge bei MOSFETs.
Die Realisierung von MOSFETs mit extrem kurzen Gate-Längen
ist für wissenschaftliche Untersuchungen, aber auch für kom
merzielle Anwendungen (Einzelhalbleiter, Schlüsselkomponenten
in der Telekommunikation) interessant. Die Vorteile extrem
kurzer Gate-Längen sind vor allem die kleine Gate-Kapazität
sowie der vergleichsweise hohe Sättigungsstrom. Bei niedrigen
Betriebsspannungen erzielt man damit extrem kleine Gatter-
Verzögerungszeiten und damit sehr schnelle logische
Schaltkreise. Üblicherweise werden Strukturen mit Abmessungen
unterhalb 100 nm mit Röntgen- oder Elektronenstrahllithogra
phie realisiert. Andere Verfahren verwenden teilweises Oxi
dieren von Lackstegen oder laterales Rückätzen von Hartmasken
aus TEOS. Die Nachteile dieser Verfahren sind einerseits die
aufwendige Technik und andererseits die gleich große Übertra
gung von Unregelmäßigkeit in der Begrenzung der ursprüngli
chen Masken auf die schmale Abmessung des Gate, so daß diese
Unregelmäßigkeit relativ zur Größe der Abmessung zunehmend
ins Gewicht fällt. Damit wird die minimal realisierbare Gate-
Länge begrenzt. In IBM Technical Disclosure Bulletin 26, 4587-
4589 (1984) wird von C. Johnson e.a. ein Herstellungsver
fahren für kurze Gate-Elektroden angegeben, das Spacertechnik
in SiO₂ verwendet.
Aufgabe der vorliegenden Erfindung ist es, ein einfacheres
Verfahren zur Herstellung von Gate-Elektroden extrem kurzer
Länge für MOSFETs insbesondere auf SOI-Substrat anzugeben.
Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des
Anspruches 1 gelöst. Weitere Ausgestaltungen ergeben sich aus
den abhängigen Ansprüchen.
Bei dem erfindungsgemäßen Verfahren werden mit konventionel
ler optischer Lithographie nahezu beliebig kurze Gate-Elek
troden realisiert. Dieses Verfahren ist insbesondere von Vor
teil, wenn wegen einer geringeren Integrationsdichte von
Bauelementen auf eine Lithographie unterhalb 100 nm ver
zichtet werden kann. Das erfindungsgemäße Verfahren schließt
an den ersten Teil des herkömmlichen Verfahrens zur Herstel
lung von MOSFETs bis zur Abscheidung der Elektrodenschicht z. B.
aus Polysilizium für die Herstellung der Gate-Elektroden
an. Diese Elektrodenschicht muß dann strukturiert werden, was
erfindungsgemäß in der Weise geschieht, daß eine Hartmaske z. B.
aus Nitrid so hergestellt wird, daß sie eine senkrechte
Flanke unmittelbar neben einem für die Gate-Elektrode vorge
sehenen Bereich besitzt. Die Verwendung einer Hartmaske im
Unterschied zu dem in der eingangs zitierten Veröffentlichung
von IBM beschriebenen Verfahren hat den Vorteil, daß diese
Maske hohen Prozeßtemperaturen standhält. In folgenden Ver
fahrensschritten können dann mittels CVD (chemical vapour de
position) Oxidschichten abgeschieden werden, die sich durch
bessere Bedeckung der vorhandenen Kanten, größere Homogenität
und geringere Verunreinigungen durch Metall vor Plasma-Oxid-
Schichten auszeichnen. Ein Plasma-Oxid findet frühestens im
Zusammenhang mit der Herstellung von Metallisierungen Anwen
dung, wenn die Anforderungen an Konformität und Reinheit der
Oxidschichten wesentlich geringer sind; das erfindungsgemäße
Verfahren modifiziert daher einen Teil des Gesamtprozesses so
vorteilhaft, daß sich für das Endprodukt eine wesentliche
Verbesserung ergibt. An die Herstellung der Hartmaske an
schließend wird ein den für die Gate-Elektrode vorgesehenen
Bereich abdeckender Spacer an der Flanke dieser Hartmaske
hergestellt. In einem weiteren Verfahrensschritt wird dann
dieser schmale Spacer als Maske für das Ätzen der Gate-Elek
trode verwendet. Es folgt eine genauere Beschreibung des er
findungsgemäßen Verfahrens anhand der Fig. 1 bis 4, die
Zwischenprodukte eines unter Einbeziehung des erfindungsgemä
ßen Verfahrens hergestellten MOSFET im Querschnitt zeigen.
In herkömmlicher Weise wird ein für einen MOSFET vorgesehener
Bereich ringsum elektrisch isoliert und mit einer Grunddo
tierung sowie einer Dielektrikumschicht als Gate-Oxid verse
hen. Dieser Bereich kann z. B. wie in Fig. 1 dargestellt ei
ne Mesa 3 aus Silizium sein, deren Oberfläche durch Oxidation
mit einer Dielektrikumschicht 4 bedeckt ist. In der Dar
stellung der Fig. 1 ist diese Mesa 3 Teil einer von einer
Bulk-Siliziumschicht 1 eines SOI-Substrates durch eine Isola
torschicht 2 getrennten Nutzschicht aus Silizium (sogenannte
Body-Siliziumschicht). Der für den MOSFET vorgesehene Bereich
wird dann ganzflächig mit der Elektrodenschicht 5, die vor
zugsweise z. B. Polysilizium ist, bedeckt. Um diese Elektro
denschicht 5 strukturieren zu können, wird zunächst eine
Hartmaskenschicht 6 z. B. aus Nitrid aufgebracht und so
strukturiert, daß der verbleibende Anteil dieser Hartmasken
schicht 6 eine senkrechte Flanke unmittelbar neben dem für
die Gate-Elektrode vorgesehenen Bereich aufweist. In diesem
Bereich wird dann ein Spacer, der den für die Gate-Elektrode
vorgesehenen Bereich abdeckt, hergestellt. Das geschieht da
durch, daß eine Spacerschicht 7 zunächst ganz flächig abge
schieden wird. Dafür ist eine Siliziumoxidschicht, die herge
stellt wird durch Abscheiden einer Schicht aus TEOS
(Tetraethyloxysilikat), besonders geeignet. Diese Spacer
schicht 7 wird dann anisotrop rückgeätzt, so daß der in Fig.
1 gestrichelt gezeichnete Spacer 8 der Fig. 2 übrigbleibt.
Die Dicke der aufgebrachten Hartmaskenschicht 6 sollte min
destens etwa doppelt so groß sein wie die Dicke der Spacer
schicht 7, damit der Spacer ausreichend hoch ist und damit
dessen Breite ausreichend gut reproduzierbar ist. Ein derar
tiger Spacer umgibt den verbliebenen Anteil der Hartmasken
schicht 6 ringsum und bildet daher in Aufsicht eine ge
schlossene Kurve, z. B. einen geschlossenen Polygonzug. Wenn
das bei Schaltungsanwendungen unerwünscht ist, z. B. wenn die
Gate-Elektrode als gerader Steg über dem Kanalbereich des
MOSFET hergestellt werden soll, kann der nicht erwünschte An
teil des Spacers 8 z. B. mittels einer Lackmaske 9 z. B.
naßchemisch entfernt werden.
Danach wird die Hartmaskenschicht 6 z. B. durch isotropes
Rückätzen entfernt. Unter Verwendung des Spacers 8 kann dann
die Elektrodenschicht 5 anisotrop rückgeätzt werden, bis da
von nur der für die Gate-Elektrode 10 vorgesehene Anteil üb
rigbleibt. In Fig. 3 ist das Ergebnis dieser Strukturierung
der Elektrodenschicht dargestellt. Der Spacer 8 wird an
schließend vorzugsweise durch isotropes Ätzen entfernt. Wegen
des allseitigen Ätzangriffes entspricht die Ätzdauer daher
der halben Spacerbreite. Bei Verwendung von TEOS für die Ab
scheidung der Spacerschicht wird bei diesem Rückätzen auch
das Gate-Oxid der Dielektrikumschicht 4 an der Kante der Ga
te-Elektrode 10 angegriffen. Die in Fig. 4 dargestellten
kleinen Aussparungen dieser Dielektrikumschicht 4 unter der
Gate-Elektrode 10 können bei einer nachfolgenden Reoxidation
wieder gefüllt werden. Ein Abätzen der Oberfläche der hier
freigelegten Isolatorschicht 2 ist ebenfalls akzeptabel. Soll
dieses Rückätzen der Dielektrikumschicht 4 und der Isolator
schicht 2 vermieden werden, kann der Ätzschritt zum Struktu
rieren der Gate-Elektrode 10 so ausgeführt werden, daß von
der Elektrodenschicht 5 überall ein dünner Schichtanteil
stehenbleibt. In dem Verfahrensschritt der Fig. 3 ist dann
nicht nur die Gate-Elektrode 10, sondern seitlich ein die Me
sa 3 vollständig bedeckender dünner restlicher Schichtanteil
der Elektrodenschicht 5 übrig. Der Spacer 8 wird dann
entfernt und anschließend die Elektrodenschicht 5 weiter
rückgeätzt, bis die seitlich der Gate-Elektrode 10 vorhande
nen Anteile vollständig entfernt sind. Um in diesem Fall eine
weitere Reduzierung der Abmessungen der Gate-Elektrode 10 zu
kompensieren, kann die Elektrodenschicht 5 zuvor etwas dicker
aufgebracht werden. Weitere Anteile der Elektrodenschicht 5,
die bei der Strukturierung nicht entfernt werden sollen,
können durch eine weitere Maske abgedeckt werden, die nach
der Spacerschicht 7 aufgebracht wird, bevor die Struktu
rierung der Elektrodenschicht 5 erfolgt. Diese Maske kann
insbesondere ein Teil der in Fig. 2 eingezeichneten Maske 9
sein. Auf diese Weise können die größerflächigen Anschlußbe
reiche der Gate-Elektrode als Teil der Elektrodenschicht 5
strukturiert werden. Vor der Ätzung der Spacer ist eine kon
ventionelle Hartmaske geeignet. Falls die Maske erst unmit
telbar vor der Ätzung der Gate-Elektrode aufgebracht wird,
kann eine konventionelle Lackmaske verwendet werden.
Claims (4)
1. Verfahren zum Herstellen von Gate-Elektroden bei MOSFETs,
bei dem
in einem ersten Schritt eine für eine Gate-Elektrode (10) vorgesehene Elektrodenschicht (5) aufgebracht wird,
in einem zweiten Schritt eine Hartmaskenschicht (6) auf diese Elektrodenschicht (5) aufgebracht und so strukturiert wird, daß diese Hartmaskenschicht (6) eine senkrechte Flanke unmit telbar neben einem für die Gate-Elektrode (10) vorgesehenen Bereich besitzt,
in einem dritten Schritt eine für den nachfolgenden sechsten Schritt ausreichend dicke Spacerschicht (7) aufgebracht wird,
in einem vierten Schritt diese Spacerschicht (7) soweit rück geätzt wird, daß ein Anteil als Spacer (8) an dieser Flanke der Hartmaskenschicht (6) stehenbleibt,
in einem fünften Schritt die Hartmaskenschicht (6) entfernt wird,
in einem sechsten Schritt unter Verwendung dieses Spacers (8) als Maske die Elektrodenschicht (5) anisotrop rückgeätzt wird und
in einem siebten Schritt der Spacer (8) entfernt wird.
in einem ersten Schritt eine für eine Gate-Elektrode (10) vorgesehene Elektrodenschicht (5) aufgebracht wird,
in einem zweiten Schritt eine Hartmaskenschicht (6) auf diese Elektrodenschicht (5) aufgebracht und so strukturiert wird, daß diese Hartmaskenschicht (6) eine senkrechte Flanke unmit telbar neben einem für die Gate-Elektrode (10) vorgesehenen Bereich besitzt,
in einem dritten Schritt eine für den nachfolgenden sechsten Schritt ausreichend dicke Spacerschicht (7) aufgebracht wird,
in einem vierten Schritt diese Spacerschicht (7) soweit rück geätzt wird, daß ein Anteil als Spacer (8) an dieser Flanke der Hartmaskenschicht (6) stehenbleibt,
in einem fünften Schritt die Hartmaskenschicht (6) entfernt wird,
in einem sechsten Schritt unter Verwendung dieses Spacers (8) als Maske die Elektrodenschicht (5) anisotrop rückgeätzt wird und
in einem siebten Schritt der Spacer (8) entfernt wird.
2. Verfahren nach Anspruch 1, bei dem
der sechste Schritt so ausgeführt wird, daß von der Elektro denschicht (5) ein in dem siebten Schritt als Ätzstopp ver wendbarer dünner Schichtanteil stehenbleibt, und
nach dem siebten Schritt die Elektrodenschicht (5) soweit rückgeätzt wird, daß sie in den Bereichen, in denen sie in dem sechsten Schritt rückgeätzt wurde, vollständig entfernt wird.
der sechste Schritt so ausgeführt wird, daß von der Elektro denschicht (5) ein in dem siebten Schritt als Ätzstopp ver wendbarer dünner Schichtanteil stehenbleibt, und
nach dem siebten Schritt die Elektrodenschicht (5) soweit rückgeätzt wird, daß sie in den Bereichen, in denen sie in dem sechsten Schritt rückgeätzt wurde, vollständig entfernt wird.
3. Verfahren nach Anspruch 1 oder 2, bei dem
in dem zweiten Schritt die Hartmaskenschicht (6) aus Nitrid
hergestellt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem
in dem dritten Schritt die Spacerschicht (7) durch Abscheiden
von TEOS (Tetraethyloxysilikat) hergestellt wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944441723 DE4441723A1 (de) | 1994-11-23 | 1994-11-23 | Herstellungsverfahren für Gate-Elektroden von MOSFETs |
PCT/DE1995/001597 WO1996016434A1 (de) | 1994-11-23 | 1995-11-16 | Herstellungsverfahren für gate-elektroden von mosfets |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944441723 DE4441723A1 (de) | 1994-11-23 | 1994-11-23 | Herstellungsverfahren für Gate-Elektroden von MOSFETs |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4441723A1 true DE4441723A1 (de) | 1996-05-30 |
Family
ID=6533971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944441723 Withdrawn DE4441723A1 (de) | 1994-11-23 | 1994-11-23 | Herstellungsverfahren für Gate-Elektroden von MOSFETs |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE4441723A1 (de) |
WO (1) | WO1996016434A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003003436A1 (en) * | 2001-06-27 | 2003-01-09 | Advanced Micro Devices, Inc. | Sidewall spacer definition of gates |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0179196B1 (de) * | 1984-06-22 | 1989-01-04 | International Business Machines Corporation | Verfahren zum Herstellen eines Halbleiterbauelementes mittels einer Maske |
US4992387A (en) * | 1989-03-27 | 1991-02-12 | Matsushita Electric Industrial Co., Ltd. | Method for fabrication of self-aligned asymmetric field effect transistors |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USH986H (en) * | 1989-06-09 | 1991-11-05 | International Business Machines Corporation | Field effect-transistor with asymmetrical structure |
US5061647A (en) * | 1990-10-12 | 1991-10-29 | Motorola, Inc. | ITLDD transistor having variable work function and method for fabricating the same |
-
1994
- 1994-11-23 DE DE19944441723 patent/DE4441723A1/de not_active Withdrawn
-
1995
- 1995-11-16 WO PCT/DE1995/001597 patent/WO1996016434A1/de active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0179196B1 (de) * | 1984-06-22 | 1989-01-04 | International Business Machines Corporation | Verfahren zum Herstellen eines Halbleiterbauelementes mittels einer Maske |
US4992387A (en) * | 1989-03-27 | 1991-02-12 | Matsushita Electric Industrial Co., Ltd. | Method for fabrication of self-aligned asymmetric field effect transistors |
Non-Patent Citations (1)
Title |
---|
IBM Technical Disclosure Bulletin, Vol. 26, No. 9, Feb. 1984, 4587-4589 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003003436A1 (en) * | 2001-06-27 | 2003-01-09 | Advanced Micro Devices, Inc. | Sidewall spacer definition of gates |
Also Published As
Publication number | Publication date |
---|---|
WO1996016434A1 (de) | 1996-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112006000175B4 (de) | Graben Schottky-Sperrschichtdiode mit unterschiedlicher Oxiddicke und Verfahren zu ihrer Herstellung | |
DE1589810C3 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE10101568B4 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE3602124C2 (de) | ||
DE102008060704B4 (de) | Feldeffekttransistor-Bauteil sowie Verfahren zu seiner Herstellung mit einem zusammengesetzten Passivierungsprozess | |
DE4208537C2 (de) | MOS-FET-Struktur und Verfahren zu deren Herstellung | |
DE2845460A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE112010003143T5 (de) | Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung, und Anzeigevorrichtung | |
DE10235793A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE1917995B2 (de) | Verfahren zur bildung eines isolierfilmes und danach hergestelltes halbleiterelement | |
DE102007056741A1 (de) | Spannungsmodulierter Transistor | |
DE2541651A1 (de) | Ladungsuebertragungsvorrichtung | |
DE69233442T2 (de) | Verfahren zum selektiven Ätzen eines Metall-Oxids auf einem Tantal enthaltenden Material | |
EP0026376A2 (de) | Verfahren zur Herstellung von integrierten Halbleiterschaltungen, insbesondere CCD-Schaltungen mit selbstjustierten, nichtüberlappenden Poly-Silizium-Elektroden | |
DE112014003175B4 (de) | Verfahren zur Herstellung einer selbstausrichtenden Isolation in Galliumnitrid-Komponenten und integrierten Schaltungen | |
DE4441723A1 (de) | Herstellungsverfahren für Gate-Elektroden von MOSFETs | |
DE102018213735B4 (de) | Bauelement und Verfahren zum Herstellen eines Bauelements | |
DE10306310B4 (de) | Dual-Gateoxid-Verfahren ohne kritischen Resist und ohne N2-Implantierung | |
DE3736009A1 (de) | Sperrschicht-fet | |
DE19621244C2 (de) | Verfahren zur Herstellung eines MOS-Transistors mit einem mesaförmigen Schichtstapel und MOS-Transistor | |
EP0823728B1 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
DE3942657A1 (de) | Halbleitereinrichtung mit einem dielektrischen schutzelement gegen durchschlag und verfahren zu deren herstellung | |
DE19746901A1 (de) | Verfahren zur Herstellung eines vertikalen MOS-Transistors | |
DE19723330B4 (de) | Verfahren zur Herstellung von Dünnschichttransistoren und Dünnschichttransistor | |
EP1380047B1 (de) | Verfahren zur herstellung eines halbleiter-bauelements mit einer t-förmigen kontaktelektrode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |