DE19746901A1 - Verfahren zur Herstellung eines vertikalen MOS-Transistors - Google Patents

Verfahren zur Herstellung eines vertikalen MOS-Transistors

Info

Publication number
DE19746901A1
DE19746901A1 DE1997146901 DE19746901A DE19746901A1 DE 19746901 A1 DE19746901 A1 DE 19746901A1 DE 1997146901 DE1997146901 DE 1997146901 DE 19746901 A DE19746901 A DE 19746901A DE 19746901 A1 DE19746901 A1 DE 19746901A1
Authority
DE
Germany
Prior art keywords
auxiliary structure
layer
conductive layer
produced
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1997146901
Other languages
English (en)
Other versions
DE19746901C2 (de
Inventor
Thomas Schulz
Thomas Dr Rer Nat Aeugle
Wolfgang Dr Rer Nat Roesner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1997146901 priority Critical patent/DE19746901C2/de
Publication of DE19746901A1 publication Critical patent/DE19746901A1/de
Application granted granted Critical
Publication of DE19746901C2 publication Critical patent/DE19746901C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Im Hinblick auf immer schnellere Bauelemente bei höherer In­ tegrationsdichte nehmen die Strukturgrößen integrierter Schaltungsanordnungen von Generation zu Generation ab. Dieses gilt auch für die CMOS-Technologie.
MOS-Transistoren werden derzeit meist in einer planaren Sili­ ziumtechnologie realisiert, bei der Source, Kanalbereich und Drain lateral angeordnet sind. Die erreichbaren minimalen Ka­ nallängen sind dabei abhängig vom Auflösungsvermögen der ver­ wendeten optischen Lithographie und von Toleranzen bei der Strukturierung und Justierung. In der Halbleiterindustrie werden zur Zeit MOS-Transistoren in Schaltungsanordnungen, wie DRAM-Zellenanordnungen oder 200 MHz-Prozessoren, mit Ka­ nallängen von etwa 250 nm hergestellt (siehe z. B. Y. Taur et. al. CMOS Scaling into the Nanometer Regime, Proceedings of the IEEE, Vol. 85, No. 4 April 1997).
Es sind einige Möglichkeiten zur weiteren Reduktion der Ka­ nallänge bekannt geworden.
Einerseits wird versucht, durch Skalierung der heute üblichen CMOS-Technologie planare MOS-Transistoren mit kleineren Ka­ nallängen zu entwickeln (siehe zum Beispiel A. Hori et. al., A 0,05 µm-CMOS with Ultra Shallow Source/Drain Junctions Fabri­ cated by 5 keV Ion Implantation and Rapid Thermal Annealing, IEDM 1994, 485 und H. Hu et. al. Channel and Source/Drain Engi­ neering in High-Performance sub-0,1 µm NMOSFETs using X-Ray lithography, Sympl. VLSI Technology, 17, (1994)).
Parallel dazu werden vertikale Transistoren untersucht. Da die Kanallänge durch die Schichtdicke des Kanalbereichs be­ stimmt wird, ist sie unabhängig vom Auflösungsvermögen der verwendeten Lithographie.
In L. Risch, W. H. Krautschneider, F. Hofmann, H. Schäfer, Vertical MOS Transistor with 70 nm channel length, ESSDERC 1995, Seite 101 bis 104 werden vertikale MOS-Transistoren mit kurzen Kanallängen beschrieben. Zu ihrer Herstellung werden Schichtenfolgen entsprechend Source-, Kanal- und Drain- Schicht gebildet, die ringförmig von Gatedielektrikum und Ga­ teelektrode umgeben sind. Bei Ansteuerung der Gateelektrode bildet sich in der Schichtenfolge außerhalb eines Kanals ein parasitärer Bipolartransistor aus, der Leckströme hervorruft.
Der Erfindung liegt das Problem zugrunde, ein Verfahren zur Herstellung eines vertikalen MOS-Transistors anzugeben, bei dem die Ausbildung eines parasitären Bipolartransistors be­ sonders gut unterdrückt werden kann.
Dieses Problem wird gelöst durch ein Verfahren gemäß Anspruch 1. Weitere Ausgestaltungen der Erfindung gehen aus den übri­ gen Ansprüchen hervor.
Im erfindungsgemäßen Verfahren wird eine Vertiefung erzeugt, die durch eine zweite Hilfsstruktur verengt wird. Die zweite Hilfsstruktur bedeckt mindestens teilweise Flanken der Ver­ tiefung. In der verengten Vertiefung wird eine Struktur er­ zeugt, die mindestens eine Kanalschicht und oberhalb der Ka­ nalschicht ein erstes Source/Drain-Gebiet enthält. Die Struk­ tur kann durch die Verengung der Vertiefung kleiner als die minimale in der verwendeten Technologie herstellbaren Struk­ turgröße erzeugt werden. Aufgrund der kleinen Struktur kann sich innerhalb der gesamten Kanalschicht ein Kanalstrom aus­ bilden, wodurch Leckströme aufgrund eines parasitären Bipo­ lartransistors verhindert werden. Außerdem nimmt der MOS-Tran­ sistor durch die kleine Struktur eine besonders kleine Fläche ein. Wird dieser MOS-Transistor in integrierten Schal­ tungsanordnungen verwendet, trägt dies zur Erhöhung der Packungs­ dichte bei. Damit ein Gatedielektrikum an Flanken der Struktur erzeugt werden kann, wird die zweite Hilfsstruktur entfernt. Das Gatedielektrikum grenzt mindestens an einen Teil der Kanalschicht an. Eine Gateelektrode grenzt minde­ stens an einen Teil des Gatedielektrikums, das an die Kanal­ schicht angrenzt, an.
Die zweite Hilfsstruktur kann beispielsweise spacerförmig sein.
Die Vertiefung kann z. B. in einem Substrat, in einer Schicht oder in einer Schichtenfolge erzeugt werden.
Die Geometrie eines Querschnitts der Vertiefung kann beliebig sein.
Zur Vergrößerung der Kanalweite und damit des Stroms des MOS-Tran­ sistors, ist es vorteilhaft, wenn das Gatedielektrikum und die Gateelektrode an mehrere Flanken der Struktur angren­ zen.
Es ist vorteilhaft, die Struktur durch Epitaxie zu erzeugen. Dadurch kann die gewünschte Kanallänge des MOS-Transistors mit großer Genauigkeit erzeugt werden. Auch ist die Qualität des MOS-Transistors besonders gut, da das Gatedielektrikum nach Erzeugung der Struktur erzeugt wird. Dies ist darauf zu­ rückzuführen, daß eine thermische Oxidation auf monokri­ stallinem Halbleitermaterial bessere Ergebnisse liefert als eine thermische Oxidation auf Polysilizium.
Alternativ kann zur Erzeugung der Struktur Halbleitermaterial abgeschieden werden. Das Halbleitermaterial kann in situ oder nachträglich dotiert werden.
Das Halbleitermaterial kann z. B. Silizium, und/oder Germanium enthalten.
Es ist vorteilhaft, die Dotierstoffkonzentration des ersten Source/Drain-Gebiets durch Implantation zu erhöhen.
Zur leichteren Kontaktierung der Gateelektrode ist es vor­ teilhaft, wenn die Gateelektrode mit einer leitenden Schicht verbunden wird. Die Kontaktierung kann dann über die leitende Schicht erfolgen. Dazu wird z. B. auf einer Oberfläche eines Substrats eine erste isolierende Schicht, darüber eine lei­ tende Schicht und darüber eine zweite Schicht aufgebracht. Die erste isolierende Schicht trennt die leitende Schicht vom Substrat. Bei der anschließenden Erzeugung der Vertiefung wird mindestens die zweite Schicht und die leitende Schicht durchtrennt oder angeätzt. Anschließend wird innerhalb der Vertiefung eine erste Hilfsstruktur erzeugt, die selektiv zum zu erzeugenden Gatedielektrikum oder/und zur zu erzeugenden Gateelektrode ätzbar ist und mindestens an die leitende Struktur angrenzt. Innerhalb der durch die erste Hilfsstruk­ tur verengten Vertiefung wird die zweite Hilfsstruktur aus einem Material, das selektiv zur ersten Hilfsstruktur ätzbar ist, erzeugt. Die zweite Hilfsstruktur verengt die Vertiefung noch mehr. Wird die Struktur durch Epitaxie erzeugt, so ist es vorteilhaft, wenn die erste isolierende Schicht durch­ trennt wird. Vor der Erzeugung des Gatedielektrikums wird nur die zweite Hilfsstruktur entfernt. Die erste Hilfsstruktur schützt die leitende Schicht bei der Erzeugung des Gatedie­ lektrikums. Zur Verbindung der Gateelektrode mit der leiten­ den Schicht wird die erste Hilfsstruktur geätzt, bis ein Teil der leitenden Schicht freigelegt wird, und anschließend Mate­ rial abgeschieden und geätzt oder planarisiert, wodurch die Gatelektrode selbstjustiert, d. h. ohne Verwendung von zu ju­ stierenden Masken, mit der leitenden Schicht verbunden wird.
Bei der Verbindung der Gateelektrode mit der leitenden Schicht kann zugleich die Gateelektrode erzeugt werden. Ist die erste Hilfsstruktur selektiv zum Gatedielektrikum ätzbar, kann die erste Hilfsstruktur entfernt werden, ohne daß das Gatedielektrikum beschädigt wird. Durch Abscheiden und Rückätzen des Material entsteht angrenzend an die leitende Schicht die Gateelektrode.
Alternativ kann die Gateelektrode vor Entfernung der ersten Hilfsstruktur durch Abscheiden und Rückätzen von Material er­ zeugt werden. Anschließend werden an die Flanken der Vertie­ fung angrenzende Teile der ersten Hilfsstruktur entfernt. Die Gateelektrode schützt dabei das Gatedielektrikum. Anschlie­ ßend wird zur Verbindung der Gateelektrode mit der leitenden Schicht ein Verbindungselement erzeugt, indem Material abge­ schieden und geätzt oder planarisiert wird.
Die leitende Schicht kann auch bei der Erzeugung der Ga­ teelektrode entstehen.
Die erste Hilfsstruktur kann beispielsweise spacerförmig sein. Es ist vorteilhaft, wenn die erste Hilfsstruktur auch den Boden der Vertiefung bedeckt. In diesem Fall dient die erste Hilfsstruktur als Ätzstop beim Entfernen der zweiten Hilfsstruktur. Es ist vorteilhaft die Gateelektrode vor Ent­ fernung der ersten Hilfsstruktur durch Abscheiden und Rückät­ zen von Material zu erzeugen. Bei der Entfernung der an die Flanken der Vertiefung angrenzenden Teile der ersten Hilfsstruktur schützt die Gateelektrode einen Teil der ersten Hilfsstruktur, der einen Boden der Vertiefung bedeckt.
Die zweite Schicht schützt die leitende Struktur bei der Er­ zeugung der Gateelektrode.
Alternativ entsteht ein Anschluß der Gateelektrode, indem beispielsweise nach Erzeugung des Gatedielektrikums Material abgeschieden und mit Hilfe einer Maske, die mindestens eine Flanke der Struktur bedeckt und jenseits der Struktur ausge­ dehnt ist, geätzt wird. Dadurch entsteht die Gateelektrode in Form eines Spacers und ein Anschluß der Gateelektrode an der Flanke der Struktur. Die Kontaktierung kann über den Anschluß erfolgen.
Es ist vorteilhaft, ein Anschlußgebiet für ein unterhalb der Kanalschicht erzeugtes zweites Source/Drain-Gebiet zu erzeu­ gen. Die Kontaktierung kann dann über das Anschlußgebiet er­ folgen. Das zweite Source/Drain-Gebiet kann als Teil des An­ schlußgebiets oder angrenzend an das Anschlußgebiet gebildet werden. Dazu kann vor Erzeugung der ersten isolierenden Schicht das Anschlußgebiet durch Implantation der Oberfläche des Substrats erzeugt werden.
Zur Verbesserung der Qualität der Kontaktierung ist es vor­ teilhaft, Teile des ersten Source/Drain-Gebiets, des An­ schlußgebiets und/oder der leitenden Schicht zu silizieren und angrenzend an die silizierten Teile Kontakte aufzubrin­ gen.
Es ist vorteilhaft, wenn die erste isolierende Struktur be­ sonders dick ist. Dadurch wird eine Kapazität, die durch die Gateelektrode und das Anschlußgebiet des zweiten Sour­ ce/Drain-Gebiets gebildet wird, verringert.
Wird die Vertiefung durch gewöhnliche anisotrope Ätzschritte erzeugt, entstehen Gitterfehler. Um die Qualität der Epitaxie der Struktur zu verbessern, ist es vorteilhaft, den Boden der Vertiefung zu reinigen. Dies kann in einem Naßätzschritt mit z. B. HF/HNO3/H2O oder Cholin erfolgen. Auf die Reinigung kann verzichtet werden, wenn zur Erzeugung der Vertiefung anisotrope Ätzschritte verwendet werden, die keine oder wenig Gitterfehler erzeugen.
Es ist vorteilhaft, wenn die zweite Hilfsstruktur SiO2 ent­ hält. Dadurch werden besonders gute Ergebnisse bei der Epita­ xie erzielt.
Die erste Hilfsstruktur und/oder die zweite Hilfsstruktur können mehrere Schichten umfassen. Die Schichten können z. B. Oxid oder Siliziumnitrid enthalten. Die leitende Schicht kann mehrere leitende Schichten umfassen, die durch isolierende Schichten voneinander getrennt sein können.
Um bei der Kontaktierung des ersten Source/Drain-Gebiets ei­ nen Kurzschluß zur Gateelektrode zu verhindern, ist es vor­ teilhaft, wenn auf der Gateelektrode eine isolierende schüt­ zende Struktur angeordnet ist, die selektiv zu einer vierten Schicht, in der Kontaktlöcher erzeugt werden, ätzbar ist. Die schützende Struktur kann beispielsweise spacerförmig sein.
Das erste Source/Drain-Gebiet kann p- oder n-dotiert sein.
Im folgenden wird ein Ausführungsbeispiel der Erfindung, das in den Figuren dargestellt ist, näher erläutert.
Fig. 1 zeigt einen Querschnitt durch ein Substrat, nach Erzeugung eines Anschlußgebiets, einer ersten iso­ lierenden Schicht, einer leitenden Schicht, einer zweiten Schicht, einer dritten Schicht und einer Vertiefung.
Fig. 2 zeigt den Querschnitt aus Fig. 1, nachdem eine er­ ste Hilfsstruktur, eine zweite Hilfsstruktur und eine Struktur erzeugt wurden.
Fig. 3 zeigt den Querschnitt aus Fig. 2, nachdem die zwei­ te Hilfsstruktur entfernt wurde und ein Gatedielek­ trikum erzeugt wurde.
Fig. 4 zeigt den Querschnitt aus Fig. 3, nachdem die erste Hilfsstruktur teilweise entfernt wurde eine Ga­ teelektrode und ein Verbindungselement erzeugt wur­ de.
Fig. 5 zeigt den Querschnitt aus Fig. 4, nachdem eine schützende Struktur, eine vierte isolierende Schicht, ein erster Kontakt, ein zweiter Kontakt und ein dritter Kontakt erzeugt wurden.
Die Figuren sind nicht maßstäblich.
Ausgangsmaterial ist ein Substrat 1, das Silizium enthält und das in einer an eine Oberfläche O des Substrats 1 angrenzen­ den Schicht S p-dotiert ist. Die Dotierstoffkonzentration der Schicht S beträgt ca. 1015cm-3. Durch Implantation wird an­ grenzend an die Oberfläche O ein n-dotiertes Anschlußgebiet G erzeugt. Die Dotierstoffkonzentration des Anschlußgebiets G beträgt ca. 1021cm-3 (s. Fig. 1).
Anschließend wird durch thermische Oxidation eine ca. 80 nm dicke erste isolierende Schicht S1 erzeugt. Zur Erzeugung ei­ ner leitenden Schicht L wird dotiertes Polysilizium in einer Dicke von ca. 240 nm abgeschieden. Die leitende Schicht L wird anschließend durch maskiertes Ätzen strukturiert (s. Fig. 1). Zur Erzeugung einer zweiten Schicht S2 wird in einem TEOS-Ver­ fahren SiO2 in einer Dicke von ca. 80 nm abgeschieden. Dar­ über wird zur Erzeugung einer dritten Schicht S3 Siliziumni­ trid in einer Dicke von ca. 120 nm abgeschieden (s. Fig. 1).
Mit Hilfe einer ersten Maske (nicht dargestellt), die z. B. ein quadratisches Gebiet mit einer Seitenlänge von ca. 400 nm nicht bedeckt, wird eine Vertiefung V erzeugt, indem durch Ätzen die dritte Schicht S3, die zweite Schicht S2 und die leitende Schicht L durchtrennt werden. Die erste isolierende Schicht S1 wird dabei angeätzt (s. Fig. 1).
Zur Erzeugung einer ersten Hilfsstruktur Sh1 an Flanken und einem Boden der Vertiefung V, wird Siliziumnitrid in einer Dicke von ca. 30 nm abgeschieden (s. Fig. 2).
Zur Erzeugung einer zweiten Hilfsstruktur Sh2 innerhalb der Vertiefung V wird ca. 150 nm SiO2 abgeschieden und mit z. B. CHF3/Cl2 rückgeätzt. Dabei wird die Oberfläche O des Substrats 1 freigelegt und damit die Vertiefung V vertieft. Die Vertiefung V ist durch die erste Hilfsstruktur Sh1 und die zweite Hilfsstruktur Sh2 verengt. Durch das Rückätzen werden außerhalb der Vertiefung V befindliche Teile der er­ sten Hilfsstruktur Sh1 entfernt.
Zur Entfernung von Gitterschäden wird anschließend Silizium mit z. B. HF/HNO3/H2O naß geätzt.
Anschließend werden durch selektive Epitaxie in der verengten Vertiefung V als Teile einer Struktur St ein ca. 160 nm dickes n-dotiertes zweites Source/Drain-Gebiet S/D2, darüber ein p-do­ tiertes ca. 100 nm dickes Kanalgebiet Ka und darüber ein ca. 160 nm dickes n-dotiertes erstes Source/Drain-Gebiet S/D1 er­ zeugt (s. Fig. 2).
Zur Entfernung der zweiten Hilfsstruktur Sh2 wird SiO2 selek­ tiv zu Silizium und Siliziumnitrid geätzt. Als Ätzmittel ist z. B. NH4F/HF geeignet (s. Fig. 3). Die erste Hilfsstruktur Sh1 dient dabei als Ätzstop.
Anschließend wird ein ca. 6 nm dickes Gatedielektrikum Gd durch thermische Oxidation erzeugt. Dabei wird die leitende Schicht L durch die erste Hilfsstruktur Sh1 geschützt (s. Fig. 3).
Durch Abscheiden von ca. 100 nm in situ dotiertem Polysilizium und Rückätzen, wird eine Gateelektrode Ga, die an das Gate­ dielektrikum Gd angrenzt, erzeugt.
Durch Ätzen von Siliziumnitrid selektiv zu Silizium und SiO2 wird anschließend ein Teil der ersten Hilfsstruktur Sh1 ent­ fernt, der die Flanken der Vertiefung bedeckt. Dabei wird auch die dritte Schicht S3 mindestens teilweise entfernt. Als Ätzmittel ist z. B. H3PO4 geeignet. Die leitende Schicht L wird dabei freigelegt (s. Fig. 4).
Zur Erzeugung eines Verbindungselements e zwischen der Ga­ teelektrode Ga und der leitenden Schicht L wird in situ do­ tiertes Polysilizium in einer Dicke von ca. 30 nm abgeschieden und naß zurückgeätzt (s. Fig. 4).
Anschließend wird Siliziumnitrid in einer Dicke von ca. 15 nm abgeschieden. Durch Implantation wird die Dotierstoffkonzen­ tration des ersten Source/Drain-Gebiets S/D1 auf ca. 1021cm-3 erhöht. Das Siliziumnitrid dient dabei als Streuschicht.
Anschließend wird Siliziumnitrid in einer Dicke von ca. 120 nm abgeschieden. Zur Erzeugung einer schützenden Struktur Ss wird Siliziumnitrid zurückgeätzt, bis das erste Source/Drain- Gebiet S/D1 freigelegt wird (s. Fig. 5).
Anschließend wird eine vierte isolierende Schicht S4 erzeugt, indem in einem TEOS-Verfahren SiO2 in einer Dicke von ca. 250 nm abgeschieden wird. Durch mehrere maskierte Ätzschritte werden Kontaktlöcher erzeugt, so daß das erste Source/Drain- Gebiet S/D1, das Anschlußgebiet G und die leitende Schicht L teilweise freigelegt werden. Die schützende Struktur Ss dient als Ätzstop und verhindert so einen Kurzschluß zwischen der Gateelektrode Ga und dem ersten Source/Drain-Gebiet S/D1. Durch selektive Silizidbildung werden die freigelegten Teile des ersten Source/Drain-Gebiets S/D1, des Anschlußgebiets G und der leitenden Schicht L siliziert. Dies verbessert die Qualität der Kontaktierung.
Anschließend wird Aluminium in einer Dicke von ca. 400 nm ab­ geschieden und strukturiert, wodurch ein erster Kontakt K1 für das erste Source/Drain-Gebiet S/D1, ein zweiter Kontakt K2 für das zweite Source/Drain-Gebiet S/D2 und ein dritter Kontakt K3 für die Gateelektrode Ga erzeugt werden.
Es sind viele Variationen des Ausführungsbeispiels denkbar, die ebenfalls im Rahmen der Erfindung liegen. Insbesondere können die Abmessungen der beschriebenen Schichten, Gebiete Strukturen und der Vertiefung an die jeweiligen Erfordernisse angepaßt werden. Dasselbe gilt auch für die vorgeschlagenen Dotierstoffkonzentrationen. Die Geometrie eines zur Oberflä­ che parallelen Querschnitts der Vertiefung, die im Ausfüh­ rungsbeispiel quadratisch ist, kann beliebig sein. Strukturen und Schichten aus SiO2 können insbesondere durch thermische Oxidation oder durch ein Abscheidungsverfahren erzeugt wer­ den. Isolierende Schichten können auch aus anderen isolieren­ den Materialen erzeugt werden. Das Polysilizium der Gateelek­ trode und der leitenden Struktur kann sowohl während als auch nach der Abscheidung dotiert werden. Statt dotiertem Polysi­ lizium lassen sich auch z. B. Metallsilizide und/oder Metalle verwenden. Statt für die Kontakte Aluminium zu verwenden kön­ nen auch andere leitende Materialien, wie Wolfram oder Kup­ fer, verwendet werden.
Bezugszeichenliste
1
Substrat
G Anschlußgebiet
Ga Gateelektrode
Gd Gatedielektrikum
K1, K2, K3 Kontakt
Ka Kanalgebiet
L leitende Schicht
O Oberfläche
S, S1, S2, S3, S4 Schicht
S/D1, S/D2 Source/Drain-Gebiet
Sh1, Sh2 Hilfsstruktur
Ss schützende Struktur
St Struktur
V Vertiefung

Claims (9)

1. Verfahren zur Herstellung eines vertikalen MOS-Tran­ sistors,
  • - bei dem eine Vertiefung (V) erzeugt wird,
  • - bei dem innerhalb der Vertiefung (V) eine zweite Hilfsstruktur (Sh2) erzeugt wird, die die Vertiefung (V) verengt,
  • - bei dem in der verengten Vertiefung (V) eine Struktur (St), die Halbleitermaterial enthält und die mindestens eine Ka­ nalschicht (Ka) und über der Kanalschicht (Ka) ein erstes Source/Drain-Gebiet (S/D1) aufweist, erzeugt wird,
  • - bei dem nach Entfernung der zweiten Hilfsstruktur (Sh2) mindestens angrenzend an einen Teil der Kanalschicht (Ka) der Struktur (St) ein Gatedielektrikum (Gd) erzeugt wird,
  • - bei dem mindestens angrenzend an Teile des Gatedielektri­ kums (Gd), die an die Kanalschicht (Ka) der Struktur (St) angrenzen, eine Gateelektrode (Ga) erzeugt wird.
2. Verfahren nach Anspruch 1,
  • - bei dem die Struktur (St) epitaktisch aufgewachsen wird.
3. Verfahren nach Anspruch 1 oder 2,
  • - bei dem oberhalb einer Oberfläche (O) eines Substrats (1), das Halbleitermaterial enthält, eine erste isolierende Schicht (S1) erzeugt wird,
  • - bei dem oberhalb der ersten isolierenden Schicht (S1) eine leitende Schicht (L) erzeugt wird,
  • - bei dem oberhalb der leitenden Schicht (L) eine zweite Schicht (S2) erzeugt wird,
  • - bei dem die Vertiefung (V) durch maskiertes Ätzen erzeugt wird, wobei mindestens die zweite Schicht (S2) und die lei­ tende Schicht (L) durchtrennt werden,
  • - bei dem innerhalb der Vertiefung (V) zuerst eine erste Hilfsstruktur (Sh1), die mindestens an die leitende Schicht (L) angrenzt, und dann die zweite Hilfsstruktur (Sh2) er­ zeugt werden,
  • - bei dem die Vertiefung (V) vertieft wird, indem die erste isolierende Schicht (S1) durchtrennt wird, und danach die Struktur (St) erzeugt wird,
  • - bei dem die zweite Hilfsstruktur (Sh2) selektiv zur ersten Hilfsstruktur (Sh1) entfernt wird, und danach das Gatedie­ lektrikum (Gd) erzeugt wird,
  • - bei dem die erste Hilfsstruktur (Sh1) mindestens teilweise entfernt wird, bis die leitende Schicht (L) teilweise frei­ gelegt wird, und danach die Gateelektrode (Ga) mit der lei­ tenden Schicht (L) verbunden wird.
4. Verfahren nach einem der Ansprüche 1 bis 3,
  • - bei dem ein Anschlußgebiet für ein zweites Source/Drain- Gebiet (S/D2) erzeugt wird,
  • - bei dem als Teil des Anschlußgebiets oder angrenzend an das Anschlußgebiet unterhalb der Kanalschicht das zweite Sour­ ce/Drain-Gebiet (S/D2) erzeugt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4,
  • - bei dem vor Erzeugung der Struktur (St) ein Boden der Ver­ tiefung (V) durch einen Naßätzschritt gereinigt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5,
  • - bei dem die zweite Hilfsstruktur (Sh2) Oxid enthält.
7. Verfahren nach einem der Ansprüche 3 bis 6,
  • - bei dem die erste Hilfsstruktur (Sh1) mindestens teilweise entfernt wird,
  • - bei dem danach die Gateelektrode (Ga) angrenzend an die leitende Schicht (L) erzeugt wird.
8. Verfahren nach einem der Ansprüche 3 bis 6,
  • - bei dem die Gateelektrode (Ga) erzeugt wird,
  • - bei dem danach die erste Hilfsstruktur (Sh1) teilweise ent­ fernt wird, bis die leitende Schicht (L) teilweise freige­ legt wird,
  • - bei dem danach zur Verbindung der Gateelektrode (Ga) mit der leitenden Schicht (L) ein Verbindungselement (e) er­ zeugt wird.
9. Verfahren nach einem der Ansprüche 3 bis 8,
  • - bei dem die erste Hilfsstruktur (Sh1) mindestens den Boden der Vertiefung (V) bedeckt.
DE1997146901 1997-10-23 1997-10-23 Verfahren zur Herstellung eines vertikalen MOS-Transistors Expired - Fee Related DE19746901C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1997146901 DE19746901C2 (de) 1997-10-23 1997-10-23 Verfahren zur Herstellung eines vertikalen MOS-Transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997146901 DE19746901C2 (de) 1997-10-23 1997-10-23 Verfahren zur Herstellung eines vertikalen MOS-Transistors

Publications (2)

Publication Number Publication Date
DE19746901A1 true DE19746901A1 (de) 1999-05-06
DE19746901C2 DE19746901C2 (de) 1999-08-12

Family

ID=7846439

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997146901 Expired - Fee Related DE19746901C2 (de) 1997-10-23 1997-10-23 Verfahren zur Herstellung eines vertikalen MOS-Transistors

Country Status (1)

Country Link
DE (1) DE19746901C2 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001099197A1 (fr) * 2000-06-22 2001-12-27 Commissariat A L'energie Atomique Transistor mos vertical a grille enterree et procede de fabrication de celui-ci
WO2001099175A1 (de) * 2000-06-21 2001-12-27 Infineon Technologies Ag Anschlussfläche für sublithographische halbleiterstrukturen und verfahren zu deren herstellung
EP2244305A1 (de) * 2008-02-15 2010-10-27 Unisantis Electronics (Japan) Ltd. Verfahren zur herstellung eines halbleiterbauelements
EP2244301A1 (de) * 2008-02-15 2010-10-27 Unisantis Electronics (Japan) Ltd. Verfahren zur herstellung eines halbleiterbauelements
EP2244303A1 (de) * 2008-02-15 2010-10-27 Unisantis Electronics (Japan) Ltd. Halbleiterbauelement und herstellungsverfahren dafür
EP2244304A1 (de) * 2008-02-15 2010-10-27 Unisantis Electronics (Japan) Ltd. Halbleiterbauelement und herstellungsverfahren dafür
EP2287895A1 (de) * 2009-08-18 2011-02-23 Unisantis Electronics (Japan) Ltd. Halbleiterbauelement und dazugehöriges Herstellungsverfahren

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0098111A2 (de) * 1982-06-24 1984-01-11 Harris Semiconductor Patents, Inc. Vertikaler Feldeffekttransistor mit isoliertem Gate und Verfahren zu desser Herstellung
DE4409007C1 (de) * 1994-03-16 1995-03-30 Siemens Ag Verfahren zur Herstellung eines Bauelementes mittels Molekularstrahlepitaxie
US5414288A (en) * 1992-11-19 1995-05-09 Motorola, Inc. Vertical transistor having an underlying gate electrode contact

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0098111A2 (de) * 1982-06-24 1984-01-11 Harris Semiconductor Patents, Inc. Vertikaler Feldeffekttransistor mit isoliertem Gate und Verfahren zu desser Herstellung
US5414288A (en) * 1992-11-19 1995-05-09 Motorola, Inc. Vertical transistor having an underlying gate electrode contact
DE4409007C1 (de) * 1994-03-16 1995-03-30 Siemens Ag Verfahren zur Herstellung eines Bauelementes mittels Molekularstrahlepitaxie

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
HORI, A. et al: "A 0,05Cm-CMOS with Ultra Shallow Source/Drain Junctions Fabricated by 5 keV Ion Implantation and Rapid Thermal Annealing",IEDM 1994, 485-488 *
HU, H. et al: "Channel and Source/Drain Enginee- ring in High-Performance sub-0.1 mum NMOSFETs Using X-Ray Lithography", Symp. VLSI Technology, 1994, 17-18 *
RISCH, L. et al: "Vertical MOS Transistor with 70nm Channel Length", ESSDERC, 1995, 101-104 *
TAUR, Y. et al: "CMOS Scaling into the Nanometer Regime", Proc. of the IEEE, Vol. 85, No. 4, April 1997, 486-503 *
WIDMANN, MADER, FRIEDRICH: Technologie hochinte- grierter Schaltungen, Springer-Verlag, 2. Aufl., 1996, S. 64ff *

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001099175A1 (de) * 2000-06-21 2001-12-27 Infineon Technologies Ag Anschlussfläche für sublithographische halbleiterstrukturen und verfahren zu deren herstellung
WO2001099197A1 (fr) * 2000-06-22 2001-12-27 Commissariat A L'energie Atomique Transistor mos vertical a grille enterree et procede de fabrication de celui-ci
FR2810792A1 (fr) * 2000-06-22 2001-12-28 Commissariat Energie Atomique Transistor mos vertical a grille enterree et procede de fabrication de celui-ci
US7666733B2 (en) 2000-06-22 2010-02-23 Commissariat A L'energie Atomique Method for making a vertical MOS transistor with embedded gate
EP2244304A4 (de) * 2008-02-15 2013-10-09 Unisantis Elect Singapore Pte Halbleiterbauelement und herstellungsverfahren dafür
EP2244301A1 (de) * 2008-02-15 2010-10-27 Unisantis Electronics (Japan) Ltd. Verfahren zur herstellung eines halbleiterbauelements
EP2244303A1 (de) * 2008-02-15 2010-10-27 Unisantis Electronics (Japan) Ltd. Halbleiterbauelement und herstellungsverfahren dafür
EP2244304A1 (de) * 2008-02-15 2010-10-27 Unisantis Electronics (Japan) Ltd. Halbleiterbauelement und herstellungsverfahren dafür
EP2244305A1 (de) * 2008-02-15 2010-10-27 Unisantis Electronics (Japan) Ltd. Verfahren zur herstellung eines halbleiterbauelements
EP2244303A4 (de) * 2008-02-15 2013-10-09 Unisantis Elect Singapore Pte Halbleiterbauelement und herstellungsverfahren dafür
EP2244305A4 (de) * 2008-02-15 2013-10-09 Unisantis Elect Singapore Pte Verfahren zur herstellung eines halbleiterbauelements
EP2244301A4 (de) * 2008-02-15 2013-10-09 Unisantis Elect Singapore Pte Verfahren zur herstellung eines halbleiterbauelements
EP2287895A1 (de) * 2009-08-18 2011-02-23 Unisantis Electronics (Japan) Ltd. Halbleiterbauelement und dazugehöriges Herstellungsverfahren
CN101996942A (zh) * 2009-08-18 2011-03-30 日本优尼山帝斯电子株式会社 半导体器件及其制造方法
CN101996942B (zh) * 2009-08-18 2013-05-22 新加坡优尼山帝斯电子私人有限公司 半导体器件及其制造方法
US8466512B2 (en) 2009-08-18 2013-06-18 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method thereof
US8563379B2 (en) 2009-08-18 2013-10-22 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method thereof

Also Published As

Publication number Publication date
DE19746901C2 (de) 1999-08-12

Similar Documents

Publication Publication Date Title
DE69217682T2 (de) Verfahren zur Herstellung von Halbleiteranordnungen und integrierten Schaltkreisen mit Verwendung von Seitenwand-Abstandsstücken
DE69220995T2 (de) Metallisierung eines integrierten Schaltkreises mit Nullkontaktanforderung des Gehäuses und Verfahren zu seiner Herstellung
DE69224453T2 (de) Verfahren zur Herstellung von einem LDD-MOSFET
DE112005002397B4 (de) Nicht-planare Halbleitereinrichtung mit verjüngtem unteren Körperabschnitt und Verfahren zur Herstellung
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112008002270B4 (de) Verfahren zur Herstellung von MOS-Strukturen mit einem geringeren Kontaktwiderstand
DE4127967C2 (de) MOS-Transistor mit Gate-Drain-Elektrodenüberlapp und Verfahren zu seiner Herstellung
DE112005000704T5 (de) Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung
DE10259745A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102020105633B4 (de) Halbleitervorrichtungen mit verbesserten Kondensatoren
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE4113962A1 (de) Halbleitereinrichtung und herstellungsverfahren fuer diese
DE4006299C2 (de) Stufenförmig geschnittener statischer Influenztransistor (SIT) mit isoliertem Gate und Verfahren zu seiner Herstellung
DE102021113549B3 (de) Halbleitervorrichtung und verfahren
DE19746901C2 (de) Verfahren zur Herstellung eines vertikalen MOS-Transistors
DE102021109770A1 (de) Hybrid-halbleitervorrichtung
DE4415955A1 (de) Verfahren zur Herstellung eines Halbleiter-MOS-Transistors
DE19746900C2 (de) Vertikaler MOS-Transistor und Verfahren zu dessen Herstellung
DE69611632T2 (de) Planare Isolation für integrierte Schaltungen
DE69322223T2 (de) Kontaktierungsverfahren für eine Halbleitervorrichtung
DE3942657A1 (de) Halbleitereinrichtung mit einem dielektrischen schutzelement gegen durchschlag und verfahren zu deren herstellung
DE69034048T2 (de) Planare Isoliertechnik für integrierte Schaltungen
DE102021102424A1 (de) Halbleitervorrichtungsstruktur mit Nanostruktur und deren Herstellungsverfahren
DE102020107379A1 (de) Luftspacer um kontaktstecker und verfahren zu deren ausbildung
DE69617131T2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltungsbauelements, das mit einem Hochspannungs-MOS-Transistor versehen ist

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee