CN101996942B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101996942B
CN101996942B CN2010102572577A CN201010257257A CN101996942B CN 101996942 B CN101996942 B CN 101996942B CN 2010102572577 A CN2010102572577 A CN 2010102572577A CN 201010257257 A CN201010257257 A CN 201010257257A CN 101996942 B CN101996942 B CN 101996942B
Authority
CN
China
Prior art keywords
contact hole
contact
fenestra
layer
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010102572577A
Other languages
English (en)
Other versions
CN101996942A (zh
Inventor
舛冈富士雄
新井绅太郎
中村广记
工藤智彦
莫西·彼·拉玛拿
沈南胜
布德哈拉久·卡维沙·戴维
星拿伐布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisantis Electronics Singapore Pte Ltd
Original Assignee
Unisantis Electronics Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisantis Electronics Singapore Pte Ltd filed Critical Unisantis Electronics Singapore Pte Ltd
Publication of CN101996942A publication Critical patent/CN101996942A/zh
Application granted granted Critical
Publication of CN101996942B publication Critical patent/CN101996942B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开一种半导体器件及其制造方法，在该方法中，准备具备衬底、平面状半导体层、及柱状半导体层的构造体，且于柱状半导体层上部形成第2漏极/源极区域、形成接触窗阻挡膜、及形成接触窗层间膜，又于第2漏极/源极区域上形成接触窗。接触窗的形成包含：形成接触窗层的图案，且使用接触窗层的图案将接触窗层间膜蚀刻至接触窗阻挡膜，借此形成接触窗层用的接触窗孔，且通过蚀刻将残存于接触窗层用的接触窗孔的底部的接触窗阻挡膜予以去除的步骤；接触窗用的接触窗孔的底面对于衬底的投影面，位于形成于柱状半导体层上面及侧面的接触窗阻挡膜对于衬底的投影形状的外周内。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法。
背景技术
半导体集成电路中尤以使用MOS（Metal Oxide Semiconductor；金属氧化物半导体）晶体管的集成电路已朝高集成化迈进。随着此高集成化，集成电路中所使用的MOS晶体管，其微细化也进展至纳米（nano）领域。当MOS晶体管的微细化进展时，泄漏（leak）电流的抑制会变得困难，而会有为了确保所需电流量的要求，无法将电路的占有面积缩小的问题。为了解决此种问题，提出一种将源极、栅极、漏极相对于衬底呈垂直方向配置，由栅极包围柱状半导体层的构造的环绕式栅极晶体管（Surrounding-Gate Transistor，SGT）（例如专利文献1）。
[专利文献1]日本特开平2-71556号公报。
发明内容
（发明所欲解决的问题）
在SGT中，在柱状半导体层的侧面区域形成沟道区域以包围柱状半导体层。因此，可在较小占有面积内实现较大栅极宽度。为了使具有此种构造的SGT动作，需使较大导通（on）电流流通于较小占有面积。然而，当源极、漏极的电阻较高时，由于难以对源极、漏极施加与所希望电流对应的电压，因此无法流通所希望的电流。因此，需有包含供源极、漏极的低电阻化用的设计的SGT的制造方法。此外，由于使较大导通电流流通于较小占有面积内，因此也需接触窗（contact）的低电阻化。
在SGT中，为了抑制随着微细化所产生的泄漏（leak）电流的增大，需将柱状半导体层的直径缩小。
当将柱状半导体层的直径缩小时，柱状半导体层的直径即较形成于柱状半导体层的上部的接触窗层变小。此时，在形成柱状半导体层上的接触窗层的步骤中，当通过蚀刻形成接触窗孔时施加过蚀刻（over etch）时，柱状半导体层上的接触窗层与形成于柱状半导体层周围的栅极电极的短路即易于发生。
本发明的目的提供一种用以抑制柱状半导体层上的接触窗层与形成于柱状半导体层周围的栅极电极的短路，而且获得稳定的低电阻的接触窗电阻的接触窗层的构造与制造方法。
（解决问题的手段）
为了实现所述目的，本发明的第1实施例的半导体器件的制造方法的特征为包含：准备构造体的步骤，该构造体具备：衬底；平面状半导体层，形成于该衬底上方；及柱状半导体层，形成于该平面状半导体层上；第1源极或漏极区域形成步骤，在所述柱状半导体层的下部与所述平面状半导体层形成第1源极或漏极区域；栅极绝缘膜形成步骤，在所述柱状半导体层周围形成栅极绝缘膜；栅极电极形成步骤，在该栅极绝缘膜上形成栅极电极以包围该柱状半导体层；第2漏极或源极区域形成步骤，在所述柱状半导体层的上部形成第2漏极或源极区域；接触窗阻挡（stopper）膜形成步骤，在该第2漏极或源极区域形成步骤的结果物上形成接触窗阻挡膜；接触窗层间膜形成步骤，在该接触窗阻挡膜上形成接触窗层间膜以埋入该接触窗阻挡膜形成步骤的结果物；及接触窗层形成步骤，在所述第2漏极或源极区域上形成第1接触窗层；所述接触窗层形成步骤包含：第1图案（pattern）形成步骤，在所述接触窗层间膜上形成与所述第1接触窗层的形成预定区域对应的第1图案；接触窗孔形成步骤，使用所述第1图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第1接触窗层用的第1接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第1接触窗孔的底部的所述接触窗阻挡膜予以去除；所述第1接触窗孔的底面对于所述衬底的投影面，位于形成于所述柱状半导体层上面及所述柱状半导体层的上部侧面的所述接触窗阻挡膜对于所述衬底的投影形状的外周内。
优选为，所述接触窗层形成步骤还包含：在所述第1源极或漏极区域上形成第2接触窗层的步骤；形成所述第2接触窗层的步骤包含：第2图案形成步骤，在所述接触窗层间膜上形成与所述第2接触窗层的形成预定区域对应的第2图案；第2接触窗孔形成步骤，使用该第2图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第2接触窗层用的第2接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第2接触窗孔的底部的所述接触窗阻挡膜予以去除；所述第2接触窗孔形成为所述第2接触窗孔的侧面与所述衬底大致垂直；所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第2接触窗孔的侧面的倾斜的平均还大；所述接触窗孔的侧面的倾斜的平均为所述接触窗孔截面的顶端外缘与底端外缘间的线段与相对于所述衬底的垂直线所构成的角度。
优选为，所述接触窗层形成步骤还包含：第2接触窗层形成步骤，在所述第1源极或漏极区域上形成第2接触窗层；及第3接触窗层形成步骤，在从所述栅极电极延伸的栅极配线上形成第3接触窗层；形成所述第2接触窗层的步骤包含：第2图案形成步骤，在所述接触窗层间膜上形成与所述第2接触窗层的形成预定区域对应的第2图案；第2接触窗孔形成步骤，使用该第2图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第2接触窗层用的第2接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第2接触窗孔的底部的所述接触窗阻挡膜予以去除；形成所述第3接触窗层的步骤包含：第3图案形成步骤，在所述接触窗层间膜上形成与所述第3接触窗层的形成预定区域对应的第3图案；第3接触窗孔形成步骤，使用该第3图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成第3接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第3接触窗孔的底部的所述接触窗阻挡膜予以去除；所述第2接触窗孔形成为所述第2接触窗孔的侧面与所述衬底大致垂直；所述第3接触窗孔形成为所述第3接触窗孔的侧面与所述衬底大致垂直；所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第2接触窗孔的侧面的倾斜的平均还大；所述接触窗孔的侧面的倾斜的平均为所述接触窗孔截面的顶端外缘与底端外缘间的线段与相对于所述衬底的垂直线所构成的角度。
优选为，所述接触窗层形成步骤还包含：第2接触窗层形成步骤，在所述第1源极或漏极区域上形成第2接触窗层；及第3接触窗层形成步骤，在从所述栅极电极延伸的栅极配线上形成第3接触窗层；形成所述第2接触窗层的步骤包含：第2图案形成步骤，在所述接触窗层间膜上形成与所述第2接触窗层的形成预定区域对应的第2图案；第2接触窗孔形成步骤，使用所述第2图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第2接触窗层用的第2接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第2接触窗孔的底部的所述接触窗阻挡膜予以去除；形成所述第3接触窗层的步骤包含：第3图案形成步骤，在所述接触窗层间膜上形成与所述第3接触窗层的形成预定区域对应的第3图案；第3接触窗孔形成步骤，使用所述第3图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第3接触窗层用的第3接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第3接触窗孔的底部的所述接触窗阻挡膜予以去除；所述第2接触窗孔形成为所述第2接触窗孔的侧面与所述衬底大致垂直；所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第2接触窗孔的侧面的倾斜的平均还大；所述第3接触窗孔形成为所述第3接触窗孔的侧面的倾斜的平均较所述第2接触窗孔的侧面的倾斜的平均还大；所述接触窗孔的侧面的倾斜的平均为所述接触窗孔截面的顶端外缘与底端外缘间的线段与相对于所述衬底的垂直线所构成的角度。
优选为，所述接触窗层形成步骤还包含：第2接触窗层形成步骤，在所述第1源极或漏极区域上形成第2接触窗层；形成所述第2接触窗层的步骤包含：第2图案形成步骤，在所述接触窗层间膜上涂布第2光刻胶（resist），且使用光刻（lithography）将该第2光刻胶予以图案化，借此形成与所述第2接触窗层的形成预定区域对应的第2图案；及第2接触窗孔形成步骤，使用该第2图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第2接触窗层用的第2接触窗孔；在所述接触窗层形成步骤中，还于从所述栅极电极延伸的栅极配线上形成第3接触窗层；在所述图案形成步骤中，在所述接触窗层间膜上涂布第1光刻胶，且使用光刻将该第1光刻胶予以图案化，借此使所述第1图案形成为与所述第1接触窗层的形成预定区域及所述第3接触窗层的形成预定区域对应；在所述接触窗孔形成步骤中，使用所述第1图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第1接触窗孔及所述第3接触窗层用的第3接触窗孔；所述接触窗阻挡膜去除步骤在形成所述第1接触窗孔、所述第2接触窗孔、及所述第3接触窗孔之后进行；在该接触窗阻挡膜去除步骤中，通过蚀刻将分别残存于所述第1接触窗孔、所述第2接触窗孔、及所述第3接触窗孔的底部的所述接触窗阻挡膜予以去除；所述第2接触窗孔形成为所述第2接触窗孔的侧面与所述衬底大致垂直；所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第2接触窗孔的侧面的倾斜的平均还大；所述第3接触窗孔形成为所述第3接触窗孔的侧面的倾斜的平均较所述第2接触窗孔的侧面的倾斜的平均还大；所述接触窗孔的侧面的倾斜的平均为所述接触窗孔截面的顶端外缘与底端外缘间的线段与相对于所述衬底的垂直线所构成的角度。
优选为，所述接触窗层形成步骤还包含：第2及第3接触窗层形成步骤，在所述第1源极或漏极区域上形成第2接触窗层，而且在从所述栅极电极延伸的栅极配线上形成第3接触窗层；所述第2及第3接触窗层形成步骤包含：第2图案形成步骤，在所述接触窗层间膜上涂布第2光刻胶，且使用光刻将该第2光刻胶予以图案化，借此形成与所述第2接触窗层的形成预定区域及所述第3接触窗层的形成预定区域对应的第2图案；及第2接触窗孔与第3接触窗孔形成步骤，使用所述第2图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第2接触窗层用的第2接触窗孔及所述第3接触窗层用的第3接触窗孔；在所述图案形成步骤中，在所述接触窗层间膜上涂布第1光刻胶，且使用光刻将该第1光刻胶予以图案化，借此形成与所述第1接触窗层的形成预定区域对应的所述第1图案；所述接触窗阻挡膜去除步骤在形成所述第1接触窗孔、所述第2接触窗孔、及所述第3接触窗孔之后进行；在该接触窗阻挡膜去除步骤中，通过蚀刻将分别残存于所述第1接触窗孔、所述第2接触窗孔、及所述第3接触窗孔的底部的所述接触窗阻挡膜予以去除；所述第2接触窗孔形成为所述第2接触窗孔的侧面与所述衬底大致垂直；所述第3接触窗孔形成为所述第3接触窗孔的侧面与所述衬底大致垂直；所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第2接触窗孔的侧面的倾斜的平均还大；所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第3接触窗孔的侧面的倾斜的平均还大；所述接触窗孔的侧面的倾斜的平均为所述接触窗孔截面的顶端外缘与底端外缘间的线段与相对于所述衬底的垂直线所构成的角度。
优选为还具备：氧化膜形成步骤，在所述柱状半导体层的上部侧面形成氧化膜为侧壁（sidewall）状；在所述接触窗阻挡膜形成步骤中，所述接触窗阻挡膜形成在所述氧化膜形成步骤的结果物上；该接触窗阻挡膜为氮化硅膜。
本发明的第2实施例的半导体器件的特征为具备：衬底；平面状半导体层，形成于所述衬底上；柱状半导体层，形成于所述平面状半导体层上；第1源极或漏极区域，形成于所述柱状半导体层底部；第2漏极或源极区域，形成于所述柱状半导体层上部；栅极绝缘膜，形成于所述柱状半导体层周围；栅极电极，形成于该栅极绝缘膜上以包围该柱状半导体层；第1接触窗层，形成于所述第2漏极或源极区域上；第2接触窗层，形成于所述第1源极或漏极区域上；及第3接触窗层，形成于从所述栅极电极延伸的栅极配线上；所述第2接触窗层的侧面与所述衬底大致垂直；所述第1接触窗层的侧面的倾斜的平均较所述第2接触窗层的侧面的倾斜的平均还大；所述接触窗层的侧面的倾斜的平均为所述接触窗层截面的顶端外缘与底端外缘间的线段与相对于所述衬底的垂直线所构成的角度。
优选为，所述第3接触窗层的侧面的倾斜的平均较所述第2接触窗层的侧面的倾斜的平均还大。
优选为，所述第3接触窗层的侧面与所述衬底大致垂直，而且，所述第1接触窗层的侧面的倾斜的平均较所述第3接触窗层的侧面的倾斜的平均还大。
优选为还具备形成于所述柱状半导体层的上部侧面的第1绝缘膜侧壁；所述第1接触窗层的底面对于所述衬底的投影面，位于所述第1绝缘膜侧壁对于所述衬底的投影形状的外周内。
优选为还具备形成于所述第1绝缘膜侧壁上的接触窗阻挡膜；所述第1绝缘膜侧壁为氧化硅膜；所述接触窗阻挡膜为氮化硅膜。
在此，所谓衬底的“上方”指衬底上或夹有形成于衬底上的数层的衬底的上方。
（发明效果）
依据本发明，即可抑制在纵型晶体管中，形成于柱状半导体层上的接触窗层与形成于柱状半导体层周围的栅极电极的短路。再者，可获得稳定的低电阻的接触窗电阻。
附图说明
图1为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图2为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图3为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图4为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图5为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图6为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图7为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图8为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图9为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图10为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图11为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图12为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图13为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图14为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图15为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图16为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图17为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图18为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图19为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图20为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图21为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图22为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图23为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图24为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图25为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图26为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图27为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图28为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图29为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图30为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图31为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图32为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图33为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图34为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图35为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图36为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图37为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图38为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图39为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图40为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图41为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图42为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图43为用以说明第1实施例的半导体器件的制造方法图，（a）为平面图，（b）为（a）的A-A’剖面图。
图44为用以说明第1实施例的半导体器件的制造方法图，且为图43（a）的B-B’剖面图。
图45A为显示比较例的半导体器件的柱状硅层上部形状的剖面图。
图45B为显示比较例的半导体器件的柱状硅层上部形状的剖面图。
图46A为第1实施例的半导体器件的柱状硅层附近的平面图。
图46B为第1实施例的半导体器件的柱状硅层上部形状的剖面图。
图46C为第1实施例的半导体器件的变化例的柱状硅层上部形状的剖面图。
图47A为第1实施例的半导体器件的变化例的柱状硅层附近的平面图。
图47B为显示第1实施例的半导体器件的变化例的柱状硅层上部区域的形状的剖面图。
图48A为显示本发明的另一实施例的半导体器件的柱状硅层上部区域的形状的剖面图。
图48B为显示其他实施例的半导体器件的柱状硅层上部区域的形状的剖面图。
图48C为显示其他实施例的半导体器件的柱状硅层上部区域的形状的剖面图。
上述附图中的附图标记说明如下：
110    硅衬底
112    平面状硅层
113    柱状硅层
120    埋入氧化膜
121    衬垫氧化膜
123    牺牲氧化膜
124    栅极绝缘膜
125    第1氧化膜
126    接触窗层间膜
130    第1氮化膜
131a   第2氮化膜
131    第3绝缘膜侧壁
132    第3绝缘膜
133    第2绝缘膜侧壁
134    第1绝缘膜侧壁（氧化膜）
135    接触窗阻挡膜
135a    形成于柱状半导体层上面及侧面的接触窗阻挡膜对于衬底的投影形状的外周
140     第1非晶硅膜
141     第2非晶硅膜（栅极导电膜）
141a    栅极电极
141b    栅极配线
150、160、301    光刻胶图案
151至153    金属与硅的化合物层
161     反射防止膜层（BARC层）
170     金属膜
171     阻障金属层
172     第3接触窗层
173     第1接触窗层
174     第2接触窗层
175     阻障金属层
176     金属层
177至179    第1层配线
180     第1图案
181     柱状硅层上接触窗孔（第1接触窗孔）
181a    第1接触窗的底面对于所述衬底的投影面
182     第2图案
183     平面状硅层上接触窗孔（第2接触窗孔）
184     栅极配线上接触窗孔（第3接触窗孔）
200     源极扩散层
201     漏极扩散层
301     光刻胶图案
303     第1绝缘膜
303a、303b、306    绝缘膜
305     第4氧化膜
307     偏移间隔层
309    基体
具体实施方式
（第1实施例）
图43为显示本发明的第1实施例的半导体器件的NMOS SGT图，（a）为其平面图，（b）为沿着（a）的剖面线A-A’的剖面图。此外，图44为沿着图43的（a）的剖面线B-B’的剖面图。以下参照图43、图44说明本实施例的半导体器件的NMOS SGT。
在属于衬底的硅衬底110上，形成有属于平面状半导体层的平面状硅层112。在平面状硅层112上，形成有属于柱状半导体层的柱状硅层113。在柱状硅层113的下部与平面状硅层112，形成有源极扩散层200。在柱状硅层113的上部，形成有漏极扩散层201。在源极扩散层200与漏极扩散层201之间，形成有基体（body）309。在柱状硅层113周围，形成有栅极绝缘膜124。再者，在栅极绝缘膜124上，形成有栅极电极141a以包围柱状硅层113。栅极配线141b从栅极电极141a延伸。栅极电极141a具备柱状硅层113周围的非晶硅（amorphous silicon）膜141的一部分及金属与硅的化合物层151的一部分。此外，栅极配线141b具备非晶硅膜141的其他部分及金属与硅的化合物层151的其他部分。
此外，在栅极电极141a与源极扩散层200之间，形成有第1绝缘膜303。第1绝缘膜303为较栅极绝缘膜124还厚的氧化膜。在从栅极电极141a及从栅极电极141a延伸的栅极配线141b与源极扩散层200之间，形成较栅极绝缘膜124厚的属于氧化膜的第1绝缘膜303，借此可降低栅极电极141a及栅极配线141b、与源极扩散层200之间的寄生电容。
在栅极电极141a的上部且于柱状硅层113的上部侧壁，形成有形成为侧壁状的绝缘膜，即第1绝缘膜侧壁134。在栅极电极141a及栅极配线141b的侧壁，形成有形成为侧壁状的属于绝缘膜的第2绝缘膜侧壁133。第1绝缘膜侧壁134为氧化膜时，在通过蚀刻方式形成后述的柱状硅层113上部的供接触窗层173用的接触窗孔的步骤中，使用由氮化膜所形成的接触窗阻挡膜135与由氧化膜所形成的第1绝缘膜侧壁134的选择比较高的蚀刻条件，借此可抑制接触窗孔形成时的过蚀刻。
在源极扩散层200的上部表面形成有金属与硅的化合物层153，在漏极扩散层201的上部表面形成有金属与硅的化合物层152。
在设于源极扩散层200上部区域的金属与硅的化合物层153上，形成有第2接触窗层174。在设于漏极扩散层201上部区域的金属与硅的化合物层152，形成有第1接触窗层173。在从栅极电极141a延伸的栅极配线141b上，形成有第3接触窗层172。在此，关于形成于柱状硅层113上的第1接触窗层173的形状将于后陈述。
将源极扩散层200连接于接地电位（GND电位）、及将漏极扩散层201连接于Vcc电位，而对栅极电极141a供给0至Vcc的电位，借此使本实施例的SGT进行晶体管动作。
另外，形成于柱状硅层113上部的扩散层也可为源极扩散层，而形成于柱状硅层113下部的扩散层也可为漏极扩散层。
以下参照图1至图43说明用以形成本发明第1实施例的半导体器件的SGT的制造方法的一例进行说明。另外，在这些附图中，对相同构成要素赋予相同符号。图1至图43显示本发明的SGT的构造例。（a）为平面图，（b）为A-A’的剖面图。
参照图1，在硅衬底110上形成衬垫（pad）氧化膜121。
参照图2，在衬垫氧化膜121上形成第1氮化膜130，在第1氮化膜130上形成第1非晶硅膜140。另外，第1非晶硅膜也可为由多晶硅（polysilicon）所形成的膜。
参照图3，在第1非晶硅膜140上涂布光刻胶，且将此光刻胶使用光刻方式予以图案化，借此形成与在后步骤中所形成的柱状硅层113的形成预定区域对应的光刻胶图案301。
参照图4，使用光刻胶图案301将第1非晶硅膜140及第1氮化膜130进行蚀刻，以作成第1硬质掩模（hard mask）。接着使用第1硬质掩模将衬垫氧化膜121进行蚀刻。
参照图5，将光刻胶图案301去除。
参照图6，以属于第1硬质掩模的第1氮化膜130及第1非晶硅膜140作为掩模，将硅衬底110进行干蚀刻，借此形成柱状硅层113。在进行干蚀刻时，第1非晶硅膜140也被蚀刻。当第1非晶硅膜140全被蚀刻时，由于在干蚀刻器件中所可检测的等离子发光强度会变化，因此通过检测此等离子发光强度的变化，即可检测蚀刻的终点。借此，无论蚀刻率（etching rate）为何，均可稳定地控制柱状硅层113的高度。
为了使用所述的终点检测方法，通过干蚀刻形成柱状硅层113之前的非晶硅膜140的膜厚，需形成为较柱状硅层113的高度还小。
参照图7，为了缓和成为沟道部的柱状硅层113的侧壁的凹凸、及去除在干蚀刻中注入有碳（carbon）等的硅表面，将柱状硅层113及硅衬底110表面予以牺牲氧化，以形成牺牲氧化膜123。
参照图8，在所述步骤的结果物上涂布光刻胶，且使用光刻方式将此光刻胶予以图案化，借此形成与平面状硅层112的形成预定区域对应的光刻胶图案150。此时，通过形成于柱状硅层113及硅衬底110上的牺牲氧化膜123，来保护硅表面不受下一步骤的干蚀刻时所产生的副生成物的污染。
参照图9，使用光刻胶图案150，且通过干蚀刻将硅衬底110进行加工，以形成平面状硅层112。
参照图10，将光刻胶图案150去除。
参照图11，将埋入氧化膜120予以沉积且进行平坦化以埋入所述步骤的结果物。
参照图12，将经进行平坦化的埋入氧化膜120进行蚀刻，使平面状硅层112的表面露出。
参照图13，在柱状硅层113侧面形成由例如氧化硅等电介质材料所构成的偏移间隔层（offset spacer）307。通过偏移间隔层307，即可在下一步骤中注入杂质时，抑制杂质从柱状硅层113的侧壁注入于柱状硅层113。
参照图14，在平面状硅层112注入砷或磷的杂质，且于柱状硅层113下部与平面状硅层112形成源极扩散层200。
在本步骤中，不进行通过形成于柱状硅层113上的第1氮化膜130对于柱状硅层113上部的注入。如上所述分别对于形成于平面状硅层112的源极扩散层200与形成于柱状硅层113上部的漏极扩散层201进行注入，即可易于将各个注入条件最佳化。因此，可抑制短沟道（short channel）效应而可抑制泄漏电流。
参照图15，将偏移间隔层307进行蚀刻予以去除。
参照图16，形成氧化膜的绝缘膜303a。在柱状硅层113的下部、源极扩散层200上、及柱状硅层113上部形成绝缘膜303a为较厚，且于柱状硅层113侧壁形成绝缘膜303a为较薄。
参照图17，通过蚀刻，将柱状硅层113的侧壁的绝缘膜303a进行蚀刻。蚀刻以各向同性蚀刻为优选。如上所述，在柱状硅层113底部、源极扩散层200上、及柱状硅层113上部形成绝缘膜为较厚，且于柱状硅层113侧壁形成绝缘膜为较薄。因此，在将柱状硅层113的侧壁的绝缘膜303a进行蚀刻后，也于柱状硅层113的底部区域、源极扩散层200上方及柱状硅层113上方残存绝缘膜303a的一部分，而于柱状硅层113的底部区域及源极扩散层200上方形成绝缘膜303b，及于柱状硅层113上方形成绝缘膜306。绝缘膜303b位于之后所形成的栅极电极141a及栅极配线141b与源极扩散层200之间，成为较栅极绝缘膜124厚的第1绝缘膜303。通过第1绝缘膜303即可降低之后所形成的栅极电极141a及栅极配线141b与源极扩散层200之间的寄生电容。
另外，在之后的步骤中，以位于栅极电极141a及栅极配线141b与平面状硅层112之间的方式形成的第1绝缘膜303，也可以埋没柱状硅层113的方式形成绝缘膜，并予以平坦化、及进行回蚀来形成。
参照图18，在柱状硅层113的侧面形成氧化膜或硅氧氮化膜的栅极绝缘膜124。
参照图19，形成属于栅极导电膜的第2非晶硅膜141，以埋入柱状硅层113。第2非晶硅膜141也可为由多晶硅所形成的膜。
参照图20，通过化学机械研磨（Chemical Mechanical Polishing，CMP）将第2非晶硅膜141进行研磨，以将其上面平坦化。在CMP中，使用属于第1硬质掩模的氮化膜130作为CMP的挡止层，借此即可以良好重现性控制由CMP所研磨的非晶硅的量。
参照图21，将属于栅极导电膜的第2非晶硅膜141进行回蚀。借此，即可决定栅极长度。
参照图22，在所述步骤的结果物上沉积第1氧化膜125，且于第1氧化膜125上沉积第2氮化膜131a。由于通过第1氧化膜125保护栅极电极141a的上面不受后步骤中所进行的湿式处理或干式处理的影响，因此可控制栅极长度的变动，即可控制栅极长度的差异及来自栅极电极141a上面对于栅极绝缘膜124造成的损伤。
参照图23，通过将第2氮化膜131a进行回蚀以形成第3绝缘膜侧壁131。此时，第1氧化膜125也被蚀刻。由于第3绝缘膜侧壁131的膜厚成为栅极电极141a的膜厚，因此通过调整第2氮化膜131a的膜厚及回蚀条件，即可形成所希望的膜厚的栅极电极。
参照图24，在第2非晶硅膜（栅极导电膜）141注入磷（P）之类的杂质，之后，将所注入的杂质予以活性化。
参照图25，在所述步骤的结果物上形成反射防止膜（BARC）层161，并进一步涂布光刻胶等，且使用光刻方式将该光刻胶予以图案化，借此而形成与在后步骤中所要形成的栅极配线的图案对应的光刻胶图案160。
参照图26，以光刻胶图案160为掩模，将BARC层161及第2非晶硅膜141进行蚀刻，以形成栅极电极141a及栅极配线141b。
参照图27，通过干蚀刻或湿蚀刻将绝缘膜303b的一部分去除以使源极扩散层200的表面露出，以形成第1绝缘膜303。
参照图28，将光刻胶图案160及BARC层161去除。接着，在栅极电极141a及栅极配线141b露出的表面形成第4氧化膜305。通过第4氧化膜305，即可在将后步骤中所进行的第1氮化膜130及第3绝缘膜侧壁131去除时保护栅极电极141a。
参照图29，通过干蚀刻或湿蚀刻将柱状硅层113上部的第1氮化膜130及第3绝缘膜侧壁131予以去除。
参照图30，通过干蚀刻或湿蚀刻将衬垫氧化膜121、第1氧化膜125、及第4氧化膜305予以去除，以使源极扩散层200露出。
参照图31，在所述步骤的结果物上形成第3绝缘膜132。
参照图32，将第3绝缘膜132进行回蚀，以使源极扩散层200的上面及柱状硅层113上部的表面露出。此时，在柱状硅层113的侧壁与栅极电极141a及栅极配线141b的侧壁，分别残存第3绝缘膜132成侧壁状，以形成第1绝缘膜侧壁134与第2绝缘膜侧壁133。通过第1绝缘膜侧壁134，使栅极电极141a及栅极配线141b与之后形成于第1柱状硅层113上部的漏极扩散层201分离，且通过第2绝缘膜侧壁133使栅极电极141a及栅极配线141b与源极扩散层200分离。因此，可防止之后步骤中所形成的金属与硅的化合物所造成的栅极电极141a及栅极配线141b、与源极扩散层200及漏极扩散层201的短路。此外，以第1绝缘膜侧壁134将柱状硅层113上部的侧壁予以覆盖，借此即可控制柱状硅层113的侧壁中的金属与硅的化合物化。
参照图33，通过杂质注入等在柱状硅层113的上部导入P或As等的杂质，以形成漏极扩散层201。源极扩散层200与漏极扩散层201之间成为基体309。
参照图34，在所述步骤的结果物上将Ni或Co等的金属进行溅镀以形成第1金属膜，且通过施加热处理而在源极扩散层200表面及漏极扩散层201表面形成金属与硅的化合物，并将未反应的金属膜予以去除，借此形成漏极扩散层201上的金属与硅的化合物层152、及源极扩散层200上的金属与硅的化合物层153。此时，在包围柱状硅层113的栅极电极141a及栅极配线141b上也形成金属与硅的化合物层151。
在包围柱状硅层113的栅极电极141a上形成金属与硅的化合物层151，藉以减少栅极电极141a的寄生电容。
参照图35，在所述步骤的结果物上形成氮化膜等的接触窗阻挡膜135。
参照图36，在形成氧化膜等的接触窗层间膜126以埋入所述步骤的结果物之后，通过CMP予以平坦化。
参照图37，在接触窗层间膜126上涂布第1光刻胶，且使用光刻方式将第1光刻胶予以图案化，借此形成与形成于柱状硅层113上部的接触窗的形成预定区域对应的第1图案180。
参照图38，使用第1图案180将接触窗层间膜126进行蚀刻，以形成柱状硅层113上的接触窗层（第1接触窗层）用的第1接触窗孔181。关于此时的第1接触窗孔181的形状将于后陈述。蚀刻是使用属于氧化膜的接触窗层间膜126与属于氮化膜的接触窗阻挡膜135的选择比较高的条件，借此以接触窗阻挡膜135使蚀刻停止。
参照图39，在所述步骤的结果物上涂布第2光刻胶，且使用光刻方式将第2光刻胶予以图案化，借此形成与形成于平面状硅层上的接触窗层（第2接触窗层）的形成预定区域及形成于栅极配线141b上的接触窗层（第3接触窗层）的形成预定区域对应的第2图案182。
参照图40，使用第2图案182将接触窗层间膜126进行蚀刻，以形成平面状硅层112的源极扩散层200上的接触窗层（第2接触窗层）用的第2接触窗孔183、及栅极配线141b上的接触窗层（第3接触窗层）用的第3接触窗孔184。此时，当以接触窗孔侧面成为与衬底110大致垂直的方式形成接触窗孔183、184时，可使最深的平面状硅层112的源极扩散层200上的接触窗层用的第2接触窗孔183确实开口，且可使所形成的接触窗层的接触窗电阻稳定。蚀刻是使用接触窗层间膜126与接触窗阻挡膜135的选择比较高的条件，借此以接触窗阻挡膜135使蚀刻停止。
参照图41，通过蚀刻将残存于柱状硅层113上的第1接触窗孔181、平面状硅层112的源极扩散层200上的第2接触窗孔183、及栅极配线141b上的第3接触窗孔184的底部的接触窗阻挡膜135予以去除。
参照图42，在接触窗孔181、183、184涂布属于阻障金属（barrier metal）的钽（Ta）或氮化钽（TaN）等，并于形成阻障金属层171后，通过溅镀或镀覆方式涂布铜（Cu）之类的金属以形成金属膜170，且通过CMP以形成栅极配线层141b上的接触窗层172、柱状硅层113上的接触窗层173、平面状硅层112的源极扩散层200上的接触窗层174。也可使用钛（Ti）或氮化钛（TiN）作为阻障金属。此外，也可使用钨（W）。此外，也可使用含铜的合金。
参照图43及图44，涂布光刻胶（未图示），且使用光刻方式将此光刻胶予以图案化，借此形成与第1层配线177、178、179的形成预定区域对应的图案，且使用此图案来形成阻障金属层175及金属层176。通过此步骤以形成第1层配线177、178、179。
在所述制造方法中，虽通过与平面状硅层112上的第2接触窗孔183相同步骤形成栅极配线141b上的第3接触窗孔184，也可通过与柱状硅层112上的第1接触窗孔181相同步骤来形成栅极配线141b上的接触窗孔184。
以下详述本实施例中柱状硅层113上的接触窗层173的形状与柱状硅层113上部的形状的关系。在本实施例的SGT中，柱状硅层113的尺寸愈小，愈可抑制短沟道效应。因此，柱状硅层113以最小尺寸附近的尺寸，通过光刻方式予以图案化。柱状硅层113在之后通过蚀刻时的尺寸收缩（shrink）或牺牲氧化等来缩小其尺寸。因此，最终的柱状硅层113的尺寸，形成为较可图案化的最小尺寸小。因此，柱状硅层113上的接触窗层173的底部的尺寸，大多形成为较柱状硅层113上部的尺寸大。
图45A及图45B显示将接触窗层间膜126进行蚀刻后的柱状硅层113上部的剖面形状。另外，图45A及图45B显示相对于本实施例的半导体器件及其制造方法的比较例，用以说明第1实施例的半导体器件及其制造方法。
如图45A所示，第1接触窗孔181的底部的尺寸较形成于柱状硅层113上部及侧壁的接触窗阻挡膜135的上面的尺寸大的情形下，于后步骤的接触窗阻挡膜135进行蚀刻时，如图45B所示，在接触窗阻挡膜135进行蚀刻后，柱状硅层113上的第1接触窗孔181即到达栅极配线141b表面，而使第1接触窗层173与栅极配线141b产生短路。因此，为了要抑制柱状硅层113上的第1接触窗层173与栅极配线141b的短路，第1接触窗层173的底部的尺寸，需形成为较形成于柱状硅层113上部及柱状硅层113上部侧壁的接触窗阻挡膜135的上面的尺寸小。
图46A至图48C为接触窗层间膜126的蚀刻后的柱状硅层113附近的放大图，图46A及图47A为其平面示意图。图46B及图46C为图46A的剖面线A-A’的剖面图，且为柱状硅层113的上部附近的放大图。图47B、第47C图及图48A至图48C，图47A的剖面线A-A’的剖面图，且为柱状硅层113的上部附近的放大图。另外，图46A及图47A为平面示意图，为了区分区域，将一部分附上阴影线（hatching）。
图46A及图46B为第1接触窗孔181底面的尺寸较形成于柱状硅层113上部及柱状硅层113上部侧壁的接触窗阻挡膜135上面的尺寸小时的柱状硅层113上部周边的图。即，第1接触窗层173用的第1接触窗孔181的底面对于衬底110的投影面181a，位于形成于柱状硅层113上面及柱状硅层113上部侧面的接触窗阻挡膜135对于衬底110的投影形状的外周135a内。此情形下，由于从栅极电极141a表面至第1接触窗层173用的第1接触窗孔181的底面的接触窗阻挡膜135的纵方向的膜厚，较从柱状硅层113上部表面至第1接触窗孔181的底面的接触窗阻挡膜135的膜厚还厚，因此即使施加100%左右的过蚀刻，也不易发生栅极电极141a与第1接触窗层173的短路。因此，在形成第1接触窗孔181时，第1接触窗孔181的底面对于衬底110的投影面，形成为位于形成于柱状硅层113的上面及柱状硅层113的上部侧面的接触窗阻挡膜135对于衬底110的投影形状的外周内。
图46C显示本实施例的变化例。如图46C所示，也可以底面较上面小的方式形成第1接触窗孔181，借此而使第1接触窗孔181的底面对于衬底110的投影面，形成为位于形成于柱状硅层113的上面及侧面的接触窗阻挡膜135对于衬底110的投影形状的外周内。
通过此种构成，即可抑制柱状硅层113上的接触窗层173与形成于柱状硅层113周围的栅极电极141a的短路。
图47B显示本实施例的其他变化例。形成于柱状硅层113上面及侧面的接触窗阻挡膜135，实际上如图47B所示，其上面的角部可呈圆角而非直角。在接触窗阻挡膜135上面角部呈圆角的位置，于采用氮化膜作为接触窗阻挡膜135、及采用氧化膜作为接触窗层间膜126时，其蚀刻的选择比较低。因此，将接触窗层间膜126进行蚀刻时，会有接触窗阻挡膜135更为被蚀刻的情形。因此，如图47A及图47B所示，第1接触窗孔181底面的尺寸形成为较形成于柱状硅层113上部及柱状硅层113上部侧壁的接触窗阻挡膜135上面的尺寸还小，甚且第1接触窗孔181的底面形成为较上面小。借此，第1接触窗孔181的底面即形成于接触窗阻挡膜135上面的相对较平坦的部分，因此接触窗层间膜126在蚀刻时的接触窗层间膜126与接触窗阻挡膜135的选择比变高，而使接触窗阻挡膜135被蚀刻的量变少。通过此种构造，即可设计成使第1接触窗层173与栅极电极141a更难以短路的构造。再者，第1接触窗孔181的侧面的倾斜的平均愈大，愈可抑制短路。尤其柱状硅层113上的第1接触窗孔181底面的尺寸较形成于柱状硅层113的侧壁上部的第1绝缘膜侧壁134还小时，即第1接触窗孔181的底面对于衬底110的投影面181a，位于第1绝缘膜侧壁134对于衬底110的投影形状的外周134a内时，由于第1接触窗孔181的底面形成于接触窗阻挡膜135上面为平坦的部分，因此第1接触窗层173与栅极电极141a的短路难以发生。
在此，更严格来说，在接触窗孔的形成中，即使要形成为接触窗孔的侧面与衬底110垂直，在蚀刻的性质上，接触窗孔的底面也会较接触窗孔的上面稍小，且接触窗孔的深度愈深，底面就会愈小。因此，相较于接触窗孔侧面以相对于衬底大致垂直方式形成的第2接触窗孔183的侧面的倾斜的平均，只要第1接触窗孔181侧面的倾斜的平均形成为较大即可。
（其他实施例）
图48A至图48C显示本发明的其他实施例的半导体器件的第1接触窗孔181的形状。在图46A至图47B中虽已说明了第1接触窗孔181侧面相对于衬底110为大致垂直的情形、及第1接触窗孔181剖面具有斜锥（taper）形状的情形，第1接触窗孔181的剖面，也可为图48A至图48C所示的形状。此时，如图48A、图48B、图48C所示，连结α与β的线段与相对于衬底110的垂直线所构成的角度θ为接触窗孔侧面的倾斜的平均时，相较于接触窗孔侧面以大致垂直方式形成的第2接触窗孔183的侧面的倾斜的平均，只要第1接触窗孔181的侧面的倾斜的平均形成为较大即可。
另外，由于第1接触窗孔181较平面状硅层112上的第2接触窗孔183还浅，因此难以发生蚀刻在途中停止的问题。此外，也难以发生接触窗的电阻值差异的问题。因此，通过调整蚀刻条件，相对较容易形成第1接触窗孔181为使第1接触窗孔181的侧面的倾斜的平均较侧面以大致垂直的方式形成的第2接触窗孔183的侧面的倾斜的平均还大。
此外，以另一变化例而言，也可取代形成第1接触窗孔181为使第1接触窗孔181的侧面的倾斜的平均较接触窗孔侧面以相对于衬底110大致垂直的方式形成的第2接触窗孔183的侧面的倾斜的平均还大，而通过将柱状硅层113上的第1接触窗孔181形成为其侧面与衬底110大致垂直，且将其底面形成为较小，也可获得相同功效。与所述实施例相同，尤其柱状硅层113上的第1接触窗孔181的底面的尺寸较形成于柱状硅层113的上部侧壁的第1绝缘膜侧壁134的外周小时，即第1接触窗层173的底面对于衬底110的投影面，位于第1绝缘膜侧壁134对于衬底110的投影形状的外周内时，第1接触窗孔181的底面，形成于接触窗阻挡膜135上面的中较平坦的部分。因此，第1接触窗层173与栅极电极141a的短路难以发生。由于柱状硅层113上的第1接触窗孔181较平面状硅层112的源极扩散层200上的第2接触窗孔183浅，因此易于将深度较接触窗小的第1接触窗孔予以图案化。此时，将接触窗层间膜126形成为尽量薄时，可将更小的接触窗层予以图案化。
在此，如上所述，由于柱状硅层113上的第1接触窗层173较平面状硅层112的源极扩散层200上的第2接触窗层174还浅，因此形成较容易。因此，即使尺寸小，仍可获得稳定的接触窗电阻。另一方面，平面状硅层112的源极扩散层200上的第2接触窗层174较柱状硅层113上的第1接触窗层173还深。因此，将第2接触窗层174形成为斜锥形状时，第2接触窗层174的底部变小。因此，第2接触窗层174成为高电阻，易于发生接触窗电阻的差异变大的缺失。因此，以将平面状硅层112上的第2接触窗孔183，形成为其侧面与衬底110大致垂直为优选。借此来维持第2接触窗孔183底面的面积。另外，再将柱状硅层113上的第1接触窗孔181的底面形成为较小。通过此种构成，即可抑制柱状硅层113上的第1接触窗层173与栅极电极141a及栅极配线141b的短路，而且关于平面状硅层112的源极扩散层200上的第2接触窗层可获得稳定的低电阻的接触窗电阻。
此外，以氧化膜形成第1绝缘膜侧壁134时，除可抑制柱状硅层113上的第1接触窗层173与栅极电极141a的短路以外，尚可抑制柱状硅层113侧壁的蚀刻。以氮化膜形成第1绝缘膜侧壁134时，会有蚀刻从柱状硅层113上部侧壁变大的情形。另一方面，以氧化膜形成第1绝缘膜侧壁134时，在属于氮化膜的接触窗阻挡膜135进行蚀刻时使用氧化膜与选择比较高的条件，即可借此而抑制柱状硅层113上部侧壁部的过剩的蚀刻。
在所述实施例中，虽已例示氧化膜作为接触窗层间膜126、及氮化膜作为接触窗阻挡膜135，接触窗层间膜126也可设为Low-k（低介电率）膜等的其他绝缘膜。此时，接触窗阻挡膜135，也可为相对于构成Low-k膜等的接触窗阻挡膜135的絶縁膜为可选用蚀刻选择比的其他绝缘膜。
此外，在所述实施例中，虽于衬底110上形成有平面状硅层112，可使用在SOI（绝缘层上覆硅，Silicon on Insulator）衬底等衬底上形成有绝缘膜的衬底，并设计成在设成形成平面状半导体层于衬底上的绝缘膜上的构成等的衬底上隔着所形成的数层的衬底的上方形成有平面状半导体层的构成，此应为本领域技术人员所熟悉。
在所述实施例中，构件的材料及形状等也可为任意材料及形状，除此以外，关于具体的细部构造等当然也可适当变更。
以上是通过参照一个或一个以上优选实施例，用以说明及例示本申请的本质，只要不脱离在此所揭示的该本质，其优选实施例自可在配置及细节作修正，再者，只要不脱离在此所揭示的主题的范围及主旨，本发明自应解释为包含所有修正及变更。

Claims (12)

1.一种半导体器件的制造方法，其特征在于，包含：
准备构造体的步骤，该构造体具备：衬底；平面状半导体层，形成于该衬底上方；及柱状半导体层，形成于该平面状半导体层上；
第1源极或漏极区域形成步骤，在所述柱状半导体层的下部与所述平面状半导体层形成第1源极或漏极区域；
栅极绝缘膜形成步骤，在所述柱状半导体层周围形成栅极绝缘膜；
栅极电极形成步骤，在该栅极绝缘膜上形成栅极电极以包围该柱状半导体层；
第2漏极或源极区域形成步骤，在所述柱状半导体层的上部形成第2漏极或源极区域；
接触窗阻挡膜形成步骤，在该第2漏极或源极区域形成步骤的结果物上形成接触窗阻挡膜；
接触窗层间膜形成步骤，在该接触窗阻挡膜上形成接触窗层间膜以埋入该接触窗阻挡膜形成步骤的结果物；及
接触窗层形成步骤，在所述第2漏极或源极区域上形成第1接触窗层；
所述接触窗层形成步骤包含：
图案形成步骤，在所述接触窗层间膜上形成与所述第1接触窗层的形成预定区域对应的第1图案；
接触窗孔形成步骤，使用该第1图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第1接触窗层用的第1接触窗孔；及
接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第1接触窗孔的底部的所述接触窗阻挡膜予以去除；
所述第1接触窗孔的底面对于所述衬底的投影面，位于形成于所述柱状半导体层上面及所述柱状半导体层的上部侧面的所述接触窗阻挡膜对于所述衬底的投影形状的外周内。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，
所述接触窗层形成步骤还包含：在所述第1源极或漏极区域上形成第2接触窗层的步骤；
形成所述第2接触窗层的步骤包含：第2图案形成步骤，在所述接触窗层间膜上形成与所述第2接触窗层的形成预定区域对应的第2图案；第2接触窗孔形成步骤，使用该第2图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第2接触窗层用的第2接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第2接触窗孔的底部的所述接触窗阻挡膜予以去除；
所述第2接触窗孔形成为所述第2接触窗孔的侧面与所述衬底大致垂直；
所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第2接触窗孔的侧面的倾斜的平均还大；
所述接触窗孔的侧面的倾斜的平均为所述接触窗孔截面的顶端外缘与底端外缘间的线段与相对于所述衬底的垂直线所构成的角度。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于，
所述接触窗层形成步骤还包含：第2接触窗层形成步骤，在所述第1源极或漏极区域上形成第2接触窗层；及第3接触窗层形成步骤，在从所述栅极电极延伸的栅极配线上形成第3接触窗层；
形成所述第2接触窗层的步骤包含：第2图案形成步骤，在所述接触窗层间膜上形成与所述第2接触窗层的形成预定区域对应的第2图案；第2接触窗孔形成步骤，使用所述第2图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第2接触窗层用的第2接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第2接触窗孔的底部的所述接触窗阻挡膜予以去除；
形成所述第3接触窗层的步骤包含：第3图案形成步骤，在所述接触窗层间膜上形成与所述第3接触窗层的形成预定区域对应的第3图案；第3接触窗孔形成步骤，使用所述第3图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第3接触窗层用的第3接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第3接触窗孔的底部的所述接触窗阻挡膜予以去除；
所述第2接触窗孔形成为所述第2接触窗孔的侧面与所述衬底大致垂直；
所述第3接触窗孔形成为所述第3接触窗孔的侧面与所述衬底大致垂直；
所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第2接触窗孔的侧面的倾斜的平均还大；
所述接触窗孔的侧面的倾斜的平均为所述接触窗孔截面的顶端外缘与底端外缘间的线段与相对于所述衬底的垂直线所构成的角度。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于，
所述接触窗层形成步骤还包含：第2接触窗层形成步骤，在所述第1源极或漏极区域上形成第2接触窗层；及第3接触窗层形成步骤，在从所述栅极电极延伸的栅极配线上形成第3接触窗层；
形成所述第2接触窗层的步骤包含：
第2图案形成步骤，在所述接触窗层间膜上形成与所述第2接触窗层的形成预定区域对应的第2图案；
第2接触窗孔形成步骤，使用所述第2图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第2接触窗层用的第2接触窗孔；及
接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第2接触窗孔的底部的所述接触窗阻挡膜予以去除；
形成所述第3接触窗层的步骤包含：
第3图案形成步骤，在所述接触窗层间膜上形成与所述第3接触窗层的形成预定区域对应的第3图案；
第3接触窗孔形成步骤，使用所述第3图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第3接触窗层用的第3接触窗孔；及
接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第3接触窗孔的底部的所述接触窗阻挡膜予以去除；
所述第2接触窗孔形成为所述第2接触窗孔的侧面与所述衬底大致垂直；
所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第2接触窗孔的侧面的倾斜的平均还大；
所述第3接触窗孔形成为所述第3接触窗孔的侧面的倾斜的平均较所述第2接触窗孔的侧面的倾斜的平均还大；
所述接触窗孔的侧面的倾斜的平均为所述接触窗孔截面的顶端外缘与底端外缘间的线段与相对于所述衬底的垂直线所构成的角度。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于，
所述接触窗层形成步骤还包含：第2接触窗层形成步骤，在所述第1源极或漏极区域上形成第2接触窗层；
形成所述第2接触窗层的步骤包含：
第2图案形成步骤，在所述接触窗层间膜上涂布第2光刻胶，且使用光刻将该第2光刻胶予以图案化，借此形成与所述第2接触窗层的形成预定区域对应的第2图案；及
第2接触窗孔形成步骤，使用该第2图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第2接触窗层用的第2接触窗孔；
在所述接触窗层形成步骤中，还于从所述栅极电极延伸的栅极配线上形成第3接触窗层；
在所述图案形成步骤中，在所述接触窗层间膜上涂布第1光刻胶，且使用光刻将该第1光刻胶予以图案化，借此使所述第1图案形成为与所述第1接触窗层的形成预定区域及所述第3接触窗层的形成预定区域对应；
在所述接触窗孔形成步骤中，使用所述第1图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第1接触窗孔及所述第3接触窗层用的第3接触窗孔；
所述接触窗阻挡膜去除步骤在形成所述第1接触窗孔、所述第2接触窗孔、及所述第3接触窗孔之后进行；
在该接触窗阻挡膜去除步骤中，通过蚀刻将分别残存于所述第1接触窗孔、所述第2接触窗孔、及所述第3接触窗孔的底部的所述接触窗阻挡膜予以去除；
所述第2接触窗孔形成为所述第2接触窗孔的侧面与所述衬底大致垂直；
所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第2接触窗孔的侧面的倾斜的平均还大；
所述第3接触窗孔形成为所述第3接触窗孔的侧面的倾斜的平均较所述第2接触窗孔的侧面的倾斜的平均还大；
所述接触窗孔的侧面的倾斜的平均为所述接触窗孔截面的顶端外缘与底端外缘间的线段与相对于所述衬底的垂直线所构成的角度。
6.根据权利要求1所述的半导体器件的制造方法，其特征在于，
所述接触窗层形成步骤还包含：第2及第3接触窗层形成步骤，在所述第1源极或漏极区域上形成第2接触窗层，而且在从所述栅极电极延伸的栅极配线上形成第3接触窗层；
所述第2及第3接触窗层形成步骤包含：
第2图案形成步骤，在所述接触窗层间膜上涂布第2光刻胶，且使用光刻将该第2光刻胶予以图案化，借此形成与所述第2接触窗层的形成预定区域及所述第3接触窗层的形成预定区域对应的第2图案；及
第3接触窗孔形成步骤，使用所述第2图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第2接触窗层用的第2接触窗孔及所述第3接触窗层用的第3接触窗孔；
在所述图案形成步骤中，在所述接触窗层间膜上涂布第1光刻胶，且使用光刻将该第1光刻胶予以图案化，借此形成与所述第1接触窗层的形成预定区域对应的所述第1图案；
所述接触窗阻挡膜去除步骤在形成所述第1接触窗孔、所述第2接触窗孔、及所述第3接触窗孔之后进行；
在该接触窗阻挡膜去除步骤中，通过蚀刻将分别残存于所述第1接触窗孔、所述第2接触窗孔、及所述第3接触窗孔的底部的所述接触窗阻挡膜予以去除；
所述第2接触窗孔形成为所述第2接触窗孔的侧面与所述衬底大致垂直；
所述第3接触窗孔形成为所述第3接触窗孔的侧面与所述衬底大致垂直；
所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第2接触窗孔的侧面的倾斜的平均还大；
所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第3接触窗孔的侧面的倾斜的平均还大；
所述接触窗孔的侧面的倾斜的平均为所述接触窗孔截面的顶端外缘与底端外缘间的线段与相对于所述衬底的垂直线所构成的角度。
7.根据权利要求1所述的半导体器件的制造方法，其特征在于，
还具备：氧化膜形成步骤，在所述柱状半导体层的上部侧面将氧化膜形成为侧壁状；
在所述接触窗阻挡膜形成步骤中，所述接触窗阻挡膜在所述氧化膜形成步骤后形成；
该接触窗阻挡膜为氮化硅膜。
8.一种半导体器件，其特征在于，具备：
衬底；
平面状半导体层，形成于所述衬底上；
柱状半导体层，形成于所述平面状半导体层上；
第1源极或漏极区域，形成于所述柱状半导体层底部；
第2漏极或源极区域，形成于所述柱状半导体层上部；
栅极绝缘膜，形成于所述柱状半导体层周围；
栅极电极，形成于该栅极绝缘膜上以包围该柱状半导体层；
第1接触窗层，形成于所述第2漏极或源极区域上；
第2接触窗层，形成于所述第1源极或漏极区域上；及
第3接触窗层，形成于从所述栅极电极延伸的栅极配线上；
所述第2接触窗层的侧面与所述衬底大致垂直；
所述第1接触窗层的侧面的倾斜的平均较所述第2接触窗层的侧面的倾斜的平均还大；
所述接触窗层的侧面的倾斜的平均为所述接触窗层截面的顶端外缘与底端外缘间的线段与相对于所述衬底的垂直线所构成的角度。
9.根据权利要求8所述的半导体器件，其特征在于，
所述第3接触窗层的侧面的倾斜的平均较所述第2接触窗层的侧面的倾斜的平均还大。
10.根据权利要求8所述的半导体器件，其特征在于，
所述第3接触窗层的侧面与所述衬底大致垂直，而且，
所述第1接触窗层的侧面的倾斜的平均较所述第3接触窗层的侧面的倾斜的平均还大。
11.根据权利要求8所述的半导体器件，其特征在于，
还具备形成于所述柱状半导体层的上部侧面的第1绝缘膜侧壁；
所述第1接触窗层的底面对于所述衬底的投影面，位于所述第1绝缘膜侧壁对于所述衬底的投影形状的外周内。
12.根据权利要求11所述的半导体器件，其特征在于，
还具备形成于所述第1绝缘膜侧壁上的接触窗阻挡膜；
所述第1绝缘膜侧壁为氧化硅膜；
所述接触窗阻挡膜为氮化硅膜。
CN2010102572577A 2009-08-18 2010-08-18 半导体器件及其制造方法 Active CN101996942B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-189262 2009-08-18
JP2009189262A JP5323610B2 (ja) 2009-08-18 2009-08-18 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
CN101996942A CN101996942A (zh) 2011-03-30
CN101996942B true CN101996942B (zh) 2013-05-22

Family

ID=42985451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102572577A Active CN101996942B (zh) 2009-08-18 2010-08-18 半导体器件及其制造方法

Country Status (7)

Country Link
US (2) US8466512B2 (zh)
EP (1) EP2287895A1 (zh)
JP (1) JP5323610B2 (zh)
KR (1) KR101191063B1 (zh)
CN (1) CN101996942B (zh)
SG (2) SG169292A1 (zh)
TW (1) TWI415196B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5643900B2 (ja) * 2011-12-13 2014-12-17 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
US8664063B2 (en) * 2011-12-13 2014-03-04 Unisantis Electronics Singapore Pte. Ltd. Method of producing a semiconductor device and semiconductor device
US8877578B2 (en) * 2012-05-18 2014-11-04 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US8697511B2 (en) * 2012-05-18 2014-04-15 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
JP6185062B2 (ja) * 2012-07-25 2017-08-23 パワー・インテグレーションズ・インコーポレーテッド テーパ付けされた酸化物の堆積／エッチング
JP5960000B2 (ja) * 2012-09-05 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8802565B2 (en) 2012-09-10 2014-08-12 International Business Machines Corporation Semiconductor plural gate lengths
US8829619B2 (en) 2012-10-09 2014-09-09 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
JP5604019B2 (ja) * 2012-10-09 2014-10-08 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
US9000513B2 (en) 2012-11-12 2015-04-07 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing a semiconductor device and semiconductor device with surrounding gate transistor
JP5596245B1 (ja) * 2012-11-12 2014-09-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2014073103A1 (ja) * 2012-11-12 2014-05-15 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
US9190484B2 (en) * 2013-01-18 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical tunneling field-effect transistor cell and fabricating the same
US9041095B2 (en) 2013-01-24 2015-05-26 Unisantis Electronics Singapore Pte. Ltd. Vertical transistor with surrounding gate and work-function metal around upper sidewall, and method for manufacturing the same
WO2014115287A1 (ja) * 2013-01-24 2014-07-31 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2015008387A1 (ja) * 2013-07-19 2015-01-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
JP5779739B1 (ja) 2014-02-18 2015-09-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP5822326B1 (ja) 2014-02-18 2015-11-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
WO2015132851A1 (ja) 2014-03-03 2015-09-11 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
JP5838530B1 (ja) * 2014-03-05 2016-01-06 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
WO2015132913A1 (ja) * 2014-03-05 2015-09-11 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
FR3022071A1 (fr) * 2014-06-05 2015-12-11 St Microelectronics Crolles 2 Procede de realisation de contacts de tailles differentes dans un circuit integre et circuit integre correspondant
US9318447B2 (en) * 2014-07-18 2016-04-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of forming vertical structure
JP5903139B2 (ja) * 2014-08-22 2016-04-13 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
US9853163B2 (en) 2015-09-30 2017-12-26 Stmicroelectronics, Inc. Gate all around vacuum channel transistor
JP6114425B2 (ja) * 2016-03-11 2017-04-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
KR102472673B1 (ko) * 2016-03-21 2022-11-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9793395B1 (en) * 2016-10-06 2017-10-17 International Business Machines Corporation Vertical vacuum channel transistor
US9991267B1 (en) * 2017-01-25 2018-06-05 International Business Machines Corporation Forming eDRAM unit cell with VFET and via capacitance
KR102349280B1 (ko) * 2017-08-08 2022-01-11 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 디스플레이 장치 및 이의 제조 방법
US10297507B2 (en) 2017-10-17 2019-05-21 International Business Machines Corporation Self-aligned vertical field-effect transistor with epitaxially grown bottom and top source drain regions
JP6405026B2 (ja) * 2017-11-07 2018-10-17 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
US10586864B2 (en) 2018-08-05 2020-03-10 International Business Machines Corporation Vertical transistor with one-dimensional edge contacts
US10593798B2 (en) * 2018-08-05 2020-03-17 International Business Machines Corporation Vertical transistor with one atomic layer gate length
US11688775B2 (en) * 2018-08-13 2023-06-27 International Business Machines Corporation Method of forming first and second contacts self-aligned top source/drain region of a vertical field-effect transistor
US11742400B2 (en) * 2018-08-14 2023-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device structure with deep contact structure
KR102681260B1 (ko) * 2019-12-30 2024-07-03 에스케이하이닉스 주식회사 저항 변화층을 구비하는 3차원 구조의 비휘발성 메모리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504359A (en) * 1990-10-31 1996-04-02 Texas Instruments Incorporated Vertical FET device with low gate to source overlap capacitance
DE19746901A1 (de) * 1997-10-23 1999-05-06 Siemens Ag Verfahren zur Herstellung eines vertikalen MOS-Transistors
JP2003179160A (ja) * 2001-10-18 2003-06-27 Chartered Semiconductor Mfg Ltd 縦形デバイスの集積化を用いて自己整合性ｃｍｏｓインバータを形成する方法
JP2006294995A (ja) * 2005-04-13 2006-10-26 Nec Corp 電界効果トランジスタ及びその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2703970B2 (ja) 1989-01-17 1998-01-26 株式会社東芝 Ｍｏｓ型半導体装置
JP3057661B2 (ja) 1988-09-06 2000-07-04 株式会社東芝 半導体装置
US5258635A (en) * 1988-09-06 1993-11-02 Kabushiki Kaisha Toshiba MOS-type semiconductor integrated circuit device
JP2950558B2 (ja) 1989-11-01 1999-09-20 株式会社東芝 半導体装置
JP3371708B2 (ja) * 1996-08-22 2003-01-27 ソニー株式会社 縦型電界効果トランジスタの製造方法
JP4074014B2 (ja) * 1998-10-27 2008-04-09 株式会社東芝 半導体装置及びその製造方法
JP4807894B2 (ja) * 1999-05-31 2011-11-02 ルネサスエレクトロニクス株式会社 半導体装置
KR100401130B1 (ko) * 2001-03-28 2003-10-10 한국전자통신연구원 수직형 채널을 가지는 초미세 ｍｏｓ 트랜지스터 제조방법
JP2004349291A (ja) * 2003-05-20 2004-12-09 Renesas Technology Corp 半導体装置およびその製造方法
US7223693B2 (en) 2003-12-12 2007-05-29 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers and memory devices fabricated by same
KR100537103B1 (ko) 2003-12-27 2005-12-16 동부아남반도체 주식회사 수직형 트랜지스터의 제조방법
US7348243B2 (en) 2003-12-27 2008-03-25 Dongbu Electronics Co., Ltd. Semiconductor device and method for fabricating the same
JP5217157B2 (ja) 2006-12-04 2013-06-19 日本電気株式会社 電界効果トランジスタおよびその製造方法
JP5130596B2 (ja) * 2007-05-30 2013-01-30 国立大学法人東北大学 半導体装置
JP2008300623A (ja) * 2007-05-31 2008-12-11 Elpida Memory Inc 半導体装置及びその製造方法、並びに、データ処理システム
JP2009065024A (ja) * 2007-09-07 2009-03-26 Elpida Memory Inc 半導体装置及びその製造方法
JP2009081163A (ja) * 2007-09-25 2009-04-16 Elpida Memory Inc 半導体装置およびその製造方法
JP5614915B2 (ja) * 2007-09-27 2014-10-29 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置、半導体装置の製造方法並びにデータ処理システム
JP2009088134A (ja) * 2007-09-28 2009-04-23 Elpida Memory Inc 半導体装置、半導体装置の製造方法並びにデータ処理システム
MY162269A (en) * 2007-11-22 2017-05-31 Mimos Berhad Contact etch for ams products
JP2009164589A (ja) * 2007-12-12 2009-07-23 Elpida Memory Inc 半導体装置及びその製造方法
JP4316659B2 (ja) * 2008-01-29 2009-08-19 日本ユニサンティスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2009095997A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体装置およびその製造方法
JP2010245196A (ja) * 2009-04-02 2010-10-28 Elpida Memory Inc 半導体装置およびその製造方法
JP2010272679A (ja) * 2009-05-21 2010-12-02 Elpida Memory Inc 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504359A (en) * 1990-10-31 1996-04-02 Texas Instruments Incorporated Vertical FET device with low gate to source overlap capacitance
DE19746901A1 (de) * 1997-10-23 1999-05-06 Siemens Ag Verfahren zur Herstellung eines vertikalen MOS-Transistors
JP2003179160A (ja) * 2001-10-18 2003-06-27 Chartered Semiconductor Mfg Ltd 縦形デバイスの集積化を用いて自己整合性ｃｍｏｓインバータを形成する方法
JP2006294995A (ja) * 2005-04-13 2006-10-26 Nec Corp 電界効果トランジスタ及びその製造方法

Also Published As

Publication number Publication date
US8563379B2 (en) 2013-10-22
SG188153A1 (en) 2013-03-28
JP2011040682A (ja) 2011-02-24
US20130095625A1 (en) 2013-04-18
US8466512B2 (en) 2013-06-18
SG169292A1 (en) 2011-03-30
EP2287895A1 (en) 2011-02-23
JP5323610B2 (ja) 2013-10-23
KR20110018848A (ko) 2011-02-24
KR101191063B1 (ko) 2012-10-16
US20110042740A1 (en) 2011-02-24
TWI415196B (zh) 2013-11-11
TW201108331A (en) 2011-03-01
CN101996942A (zh) 2011-03-30

Similar Documents

Publication Publication Date Title
CN101996942B (zh) 半导体器件及其制造方法
KR101230745B1 (ko) 반도체 장치와 그 제조방법
CN101946330B (zh) 半导体器件的制造方法
KR100682149B1 (ko) 게이트 전극 구조물 제조 방법, 콘택트 배열 제조 방법 및전계 효과 트랜지스터 배열 제조 방법
US20110233659A1 (en) Semiconductor power device and manufacturing method thereof
KR20150106376A (ko) 반도체 디바이스에서의 대체 금속 게이트 공정을 사용한 자기 정렬 콘택 형성 방법
US8241976B2 (en) Semiconductor surrounding gate transistor device and production method therefor
KR100541515B1 (ko) 수직 채널 패턴을 갖는 반도체 장치 및 이를 제조하는 방법
US8158468B2 (en) Production method for surrounding gate transistor semiconductor device
US8395208B2 (en) Semiconductor device and method of producing the same
KR101060694B1 (ko) 반도체 소자의 형성 방법
US20080160698A1 (en) Method for fabricating a semiconductor device
WO2009102062A1 (ja) 半導体装置及びその製造方法
US20070155076A1 (en) Method for fabricating saddle type fin transistor
CN101946329B (zh) 半导体器件及其制造方法
JP2007180422A (ja) 半導体素子及びその製造方法
JP5646116B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP5945873B2 (ja) 半導体装置とその製造方法
JP6405026B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5704580B2 (ja) 半導体装置とその製造方法
JP5869079B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP2017135428A (ja) 半導体装置の製造方法、及び、半導体装置
JP2010109381A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: UNISANTIS ELECTRONICS SINGAPORE PTE. LTD.

Free format text: FORMER OWNER: UNISANTIS ELECTRONICS JAPAN LIMITED

Effective date: 20111115

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20111115

Address after: Peninsular Plaza, Singapore

Applicant after: Unisantis Electronics Singapore Pte. Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Unisantis Electronics JP Ltd.

C14 Grant of patent or utility model
GR01 Patent grant