DE4006299C2 - Stufenförmig geschnittener statischer Influenztransistor (SIT) mit isoliertem Gate und Verfahren zu seiner Herstellung - Google Patents

Stufenförmig geschnittener statischer Influenztransistor (SIT) mit isoliertem Gate und Verfahren zu seiner Herstellung

Info

Publication number
DE4006299C2
DE4006299C2 DE4006299A DE4006299A DE4006299C2 DE 4006299 C2 DE4006299 C2 DE 4006299C2 DE 4006299 A DE4006299 A DE 4006299A DE 4006299 A DE4006299 A DE 4006299A DE 4006299 C2 DE4006299 C2 DE 4006299C2
Authority
DE
Germany
Prior art keywords
layer
groove
semiconductor substrate
region
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4006299A
Other languages
English (en)
Other versions
DE4006299A1 (de
Inventor
Jun-Ichi Nishizawa
Nobuo Takeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zaidan Hojin Handotai Kenkyu Shinkokai
Original Assignee
SMALL POWER COMMUNICATION SYST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4529289A external-priority patent/JPH02226772A/ja
Priority claimed from JP1045293A external-priority patent/JPH0821715B2/ja
Application filed by SMALL POWER COMMUNICATION SYST filed Critical SMALL POWER COMMUNICATION SYST
Publication of DE4006299A1 publication Critical patent/DE4006299A1/de
Application granted granted Critical
Publication of DE4006299C2 publication Critical patent/DE4006299C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66416—Static induction transistors [SIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft einen stufenförmig geschnittenen sta­ tischen Influenztransistor (SIT) mit isoliertem Gate, umfas­ send ein Halbleitersubstrat, in welchem Drainbereiche und Sourcebereiche ausgebildet sind; ein Gate zwischen den jewei­ ligen Drain- und Sourcebereichen, das eine isoliert angeord­ nete Gateelektrode aufweist; und mindestens eine Nut in dem Halbleitersubstrat, in der das Gate ausgebildet ist.
Ein derartiger Transistor ist beispielsweise aus der US-PS 48 14 839 bekannt. Mit einem solchen statischen Influenztran­ sistor können einige Probleme überwunden werden, die bei her­ kömmlichen Feldeffekttransistoren mit isoliertem Gate auftre­ ten, die für Hochfrequenzverstärker oder integrierte Schal­ tungen verwendet werden. Solche herkömmlichen Feldeffekttran­ sistoren haben nämlich einerseits eine kleine Steilheit, weil der Strompfad begrenzt ist auf einen dünnen Bereich in der Nähe einer Grenzschicht zwischen einem Halbleiter und einer Isolierschicht, andererseits ist die Gateeingangskapazität hoch, mit der Folge, daß die Schaltgeschwindigkeit relativ klein ist, und zwar bedingt durch die Zeitkonstante, die durch die beiden genannten Faktoren bestimmt ist.
Der eingangs genannte statische Influenztransistor gemäß der US-PS 48 14 839 kann bereits einige dieser Schwierigkeiten überwinden und ist in seinem Schaltverhalten und der Lei­ stungsaufnahme für einige Anwendungsfälle in integrierten Schaltungen zufriedenstellend, jedoch ist das Schaltverhalten nicht für sämtliche Bedürfnisse der Praxis ausreichend.
Aus den Veröffentlichungen US-Z IBM Technical Disclosure Bulletin, Band 29, Nr. 10, März 1987, Seiten 4305 bis 4307 und JP-Z Japanese Journal of Applied Physics, Band 24, Nr. 6, Juni 1985, Seiten L457 bis L459 ist der Aufbau von Mosfets mit eingebettetem Gate bekannt, wobei U-förmige Einsenkungen verwendet werden, in denen das Gate untergebracht ist. Dieser Gatebereich in der U-förmigen Nut hat die gleiche Tiefe wie die daneben befindlichen Drain- und Sourcebereiche. Tran­ sistoren dieser Bauart werden verwendet, um den sogenannten kurzen Kanaleffekt zu verringern.
Aus der Veröffentlichung Introduction to Microelectronic Fabrication von Richard c. Jaeger in Modular Series on Solid State Devices, Addison-Wesley, 1988, Seiten 144 bis 151, ist es bekannt, bei Halbleiterelementen Silizide zu verwenden, die einen niedrigen elektrischen Widerstand besitzen. Dabei werden solche Silizidschichten flächig auf darunter befindli­ che ebene Schichten der Bauteile aufgebracht. Die Konzeption von speziellen stufenförmig geschnittenen statischen Influ­ enztransistoren mit isoliertem Gate ist dort nicht angespro­ chen.
Der Erfindung liegt die Aufgabe zugrunde, einen stufenförmig geschnittenen statischen Influenztransistor mit isoliertem Gate sowie ein Verfahren zu seiner Herstellung anzugeben, mit denen die Herstellung von derartigen Transistoren mit einem kurzen Kanal erleichtert sowie ein besonders schnelles Schaltverhalten erzielt werden können.
Die erfindungsgemäße Lösung besteht darin, einen stufenförmig geschnittenen statischen Influenztransistor mit isoliertem Gate der eingangs genannten Art so auszubilden, daß die je­ weilige Nut U-förmig ausgebildet ist, wobei der eine Bereich von Sourcebereich und Drainbereich den Boden der Nut bildet, während der andere Bereich von Sourcebereich und Drainbereich in der höher liegenden Hauptfläche des Halbleitersubstrats neben der Nut ausgebildet ist, daß die Gateelektrode auf einer Seitenwand der U-förmigen Nut ausgebildet ist und eine dünne Isolierschicht und eine Polysiliziumschicht aufweist, und daß sich auf der Gateelektrode eine Elektrode mit niedri­ gem Widerstand aus einem hochwarmfesten Metall oder Metall­ silizid befindet, die zumindest auf einem vertikalen Bereich der Seitenwand auf der Polysiliziumschicht ausgebildet ist.
Mit dem erfindungsgemäßen Transistor wird die Aufgabe in zu­ friedenstellender Weise gelöst. Dabei sind die Drain- und Sourcebereiche nicht nur räumlich voneinander getrennt, son­ dern auch in Ebenen in verschiedenen Höhen des Transistors ausgebildet. Die Drainbereiche einerseits und die Sourcebe­ reiche andererseits haben dabei keine einander gegenüberlie­ genden Teile oder Bereiche aufgrund ihrer räumlichen Anordnung bezüglich der Nut. Dazwischen befindet sich die in spezieller Weise ausgebildete Steuerelektrode. Dadurch können in vor­ teilhafter Weise unerwünschte Leckströme zwischen den Drain- und Sourcebereichen verringert werden, welche eine Verringe­ rung des Gatewiderstandes mit sich bringen könnten. Durch die spezielle Ausbildung der Steuerelektrode im Gatebereich kann das gewünschte schnelle Schaltverhalten der Transistoren re­ alisiert werden.
In Weiterbildung des erfindungsgemäßen Transistors ist vorge­ sehen, daß die Elektrode mit niedrigem Widerstand auf der vertikalen Seitenwand und dem oberen Deckbereich der Poly­ siliziumschicht ausgebildet ist.
Bei einer speziellen Ausführungsform des erfindungsgemäßen Transistors ist vorgesehen, daß auf den Sourcebereichen und den Drainbereichen Elektroden aus hochwarmfestem Metall oder Metallsilizid ausgebildet sind.
In Weiterbildung des erfindungsgemäßen Transistors ist vorge­ sehen, daß Abstandshalter aus Isoliermaterial im unteren Be­ reich und im oberen Bereich der Seitenwand aus Polysilizium vorgesehen sind, mit denen das Gate mit seiner Elektrode ge­ genüber den benachbarten Elektroden der Source- und Drainbe­ reiche elektrisch isoliert ist.
Eine erste Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung eines derartigen statischen Influenztran­ sistors ist gekennzeichnet durch folgende Schritte:
  • - Ausbilden einer U-förmigen Nut in der einen Hauptfläche eines Halbleitersubstrats;
  • - Ausbilden einer dünnen Isolierschicht auf der gesamten Oberfläche des Halbleitersubstrats;
  • - Ausbilden einer Polysiliziumschicht auf der Isolierschicht;
  • - Ausbilden einer hochwarmfesten Metallschicht auf der Poly­ siliziumschicht;
  • - Entfernen der Polysiliziumschicht und der hochwarmfesten Metallschicht durch anisotropes Ätzen, um die Polysilizium­ schicht und die hochwarmfeste Metallschicht nur auf dem Seitenwandbereich der U-förmigen Nut übrig zu lassen; und
  • - Behandeln des Halbleitersubstrats durch Ionenimplantation oder thermische Diffusion, um in der einen Hauptfläche ne­ ben der Nut und in dem Bodenbereich der Nut Source- und Drainbereiche herzustellen.
In Weiterbildung dieses Verfahrens ist der Schritt der Um­ wandlung der hochwarmfesten Metallschicht in eine Silizid­ schicht vorgesehen.
Eine andere Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung des statischen Influenztransistors ist ge­ kennzeichnet durch folgende Schritte:
  • - Ausbilden einer U-förmigen Nut in der einen Hauptfläche des Halbleitersubstrats;
  • - Ausbilden einer dünnen Isolierschicht auf der gesamten Oberfläche des Halbleitersubstrats;
  • - Ausbilden einer Polysiliziumschicht auf der Isolierschicht;
  • - Entfernen der Polysiliziumschicht durch anisotropes Ätzen, um die Polysiliziumschicht nur auf dem Seitenwandbereich der U-förmigen Nut übrig zu lassen;
  • - selektives Bilden einer hochwarmfesten Metallschicht nur auf der vertikalen Seitenwand und dem oberen Deckbereich der verbliebenen Polysiliziumschicht; und
  • - Behandeln des Halbleitersubstrats durch Ionenimplantation oder thermische Diffusion, um in der einen Hauptfläche ne­ ben der Nut und in dem Bodenbereich der Nut Source- und Drainbereiche herzustellen.
In Weiterbildung dieses Verfahrens ist der Schritt der Um­ wandlung der hochwarmfesten Metallschicht in eine Silizid­ schicht vorgesehen.
Bei einer speziellen Ausführungsform dieses Verfahrens sind folgende Schritte vorgesehen:
  • - Herstellen einer hochwarmfesten Metallschicht auf der ge­ samten Oberfläche des Halbleitersubstrats;
  • - selektives Umwandeln der hochwarmfesten Metallschicht auf der Polysiliziumschicht in eine Silizidschicht; und
  • - Entfernen derjenigen Teile der hochwarmfesten Metall­ schicht, die nicht in eine Silizidschicht umgewandelt wor­ den sind.
Eine weitere Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung des statischen Influenztransistors ist ge­ kennzeichnet durch folgende Schritte:
  • - Ausbilden einer U-förmigen Nut in der einen Hauptfläche eines Halbleitersubstrats;
  • - Herstellen einer dünnen Isolierschicht auf der gesamten Oberfläche des Halbleitersubstrats;
  • - Herstellen einer Doppelschicht, bestehend aus einer Poly­ siliziumschicht und einer Siliziumnitridschicht auf der Isolierschicht;
  • - kontinuierliches Entfernen der Doppelschicht durch aniso­ tropes Ätzen, um die Doppelschicht nur auf einem Seiten­ wandbereich der U-förmigen Nut übrig zu lassen;
  • - gleichzeitiges Durchführen einer erhöhten Oxidation der Po­ lysiliziumschicht und einer lokalen Oxidation des Siliziums unter Verwendung der Siliziumnitridschicht als Maske, um eine Oxidschicht zu bilden;
  • - Stehenlassen der Isolierschicht auf einem Teil des unteren Bereiches und des oberen Bereiches der Seitenwand aus der Polysiliziumschicht mit einer vorgegebenen Dicke;
  • - Entfernen der Siliziumnitridschicht zwischen den Bereichen der Isolierschicht;
  • - Aufbringen einer hochwarmfesten Metallschicht auf der Ober­ fläche des Substrats, der Polysiliziumschicht und der Iso­ lierschicht;
  • - selektives Entfernen der hochwarmfesten Metallschicht, um voneinander getrennte Elektroden zu bilden; und
  • - Behandeln des Halbleitersubstrats durch Ionenimplantation oder thermische Diffusion, um in der einen Hauptfläche ne­ ben der Nut und in dem Bodenbereich der Nut Source- und Drainbereiche unter den Elektroden zu bilden.
Eine spezielle Ausführungsform dieses Verfahrens ist gekenn­ zeichnet durch folgende Schritte:
  • - Selektives Umwandeln der hochwarmfesten Metallschicht, die direkt mit dem Halbleitersubstrat und der Polysilizium­ schicht in Kontakt steht, in eine Silizidschicht; und
  • - Entfernen derjenigen Bereiche der hochwarmfesten Metall­ schicht, die nicht in eine Silizidschicht umgewandelt wor­ den sind.
Bei einer speziellen Ausführungsform dieses Verfahrens ist vorgesehen, daß die hochwarmfeste Metallschicht selektiv nur auf dem Halbleitersubstrat neben der Nut und auf dem Bodenbe­ reich der Nut sowie auf der Polysiliziumschicht ausgebildet wird.
In Weiterbildung dieses Verfahrens ist vorgesehen, daß die hochwarmfeste Metallschicht in eine hochwarmfeste Metallsili­ zidschicht umgewandelt wird.
Somit lassen sich zusätzlich zu dem bereits genannten Eigen­ schaften noch folgende Vorteile mit dem Transistor und dem Verfahren gemäß der Erfindung erzielen: Der Transistor kann mit einer Steuerelektrode mit niedrigem Widerstand in einfa­ cher Weise und mit guter Reproduzierbarkeit hergestellt wer­ den; die Stromaufnahme bzw. die Verlustleistung des Tran­ sistors lassen sich in vorteilhafter Weise verringern, insbe­ sondere wenn nicht nur die Steuerelektrode, sondern auch die Hauptelektroden auf den Source- und Drainbereichen aus den angegebenen Materialien hergestellt werden.
Die Erfindung wird nachstehend anhand der Beschreibung von Ausfüh­ rungsbeispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in
Fig. 1 eine Schnittansicht zur Erläuterung des Aufbaus eines stufenförmig geschnittenen statischen Influenztransi­ stors (SIT) mit isoliertem Gate gemäß einer ersten Ausführungsform der Erfindung;
Fig. 2A bis 2D Schnittansichten zur Erläuterung der Schritte zur Her­ stellung des SIT gemäß der ersten Ausführungsform der Erfindung;
Fig. 3 eine Schnittansicht zur Erläuterung des Aufbaus eines stufenförmig geschnittenen SIT mit isoliertem Gate ge­ mäß einer zweiten Ausführungsform der Erfindung;
Fig. 4A bis 4D Schnittansichten zur Erläuterung der Schritte zur Her­ stellung des SIT gemäß der zweiten Ausführungsform;
Fig. 5 eine Schnittansicht zur Erläuterung des Aufbaus einer dritten Ausführungsform gemäß der Erfindung;
Fig. 6A bis 6F Schnittansichten zur Erläuterung der Schritte zur Her­ stellung eines SIT gemäß der dritten Ausführungsform nach Fig. 5;
Fig. 7 eine Schnittansicht zur Erläuterung einer Modifizie­ rung eines Schrittes zur Herstellung des SIT gemäß der dritten Ausführungsform nach Fig. 6A bis 6F;
Fig. 8 eine Tabelle zur Erläuterung der Flächenwiderstände einer herkömmlichen Gateelektrode und einer Gateelek­ trode mit niedrigem Widerstand gemäß der Erfindung;
Fig. 9 ein Diagramm zur Erläuterung des Zusammenhanges zwi­ schen einer Ausbreitungs-Verzögerungszeit und der Verlustleistung, wobei ein stufenförmig geschnittener SIT mit isoliertem Gate mit herkömmlicher Gateelektrode und mit einer Gateelektrode mit niedrigem Widerstand gemäß der Erfindung miteinander verglichen werden;
Fig. 10 ein Diagramm zur Erläuterung des Zusammenhanges zwischen einer zu­ geführten Spannung und einem aufgenommenen Strom, wo bei ein stufenförmig geschnittener SIT mit isoliertem Gate mit einer herkömmlichen Gateelektrode einerseits und mit einer Gateelektrode mit niedrigem Widerstand sowie einer Source/Drain-Elektrode mit niedrigem Wider­ stand gemäß der Erfindung andererseits miteinander verglichen werden; und in
Fig. 11 ein Diagramm zur Erläuterung des Zusammenhanges zwi­ schen einer Ausbreitungs-Verzögerungszeit und einer zugeführten Spannung, wobei ein stufenförmig geschnit­ tener SIT mit isoliertem Gate mit einer herkömmlichen Gateelektrode einerseits und mit einer Gateelektrode mit niedrigem Widerstand sowie einer Source/Drain- Elektrode mit niedrigem Widerstand gemäß der Erfindung andererseits miteinander verglichen werden.
Fig. 1 zeigt eine Schnittansicht eines stufenförmig geschnit­ tenen statischen Influenztransistors (SIT) mit isoliertem Gate gemäß einer ersten Ausführungsform der Erfindung. Bei dieser Ausführungsform ist ein stufenförmig geschnittener SIT mit iso­ liertem Gate nur auf einer Seitenwand ausgebildet. Es gibt je­ doch auch den Fall, wo ein derartiger stufenförmig geschnitte­ ner SIT mit isoliertem Gate auf jeder Seitenwand vorgesehen ist.
Eine U-förmige Nut 10b ist in einer Hauptfläche eines Si (100) Substrats 10a mit hohem Widerstand ausgebildet. Dünne Isolier­ schichten 11 sind auf der Seitenwand der Nut 10b ausgebildet, und darauf sind Polysilizium-Gateelektroden 12 ausgebildet. Elektroden 13 mit niedrigem Widerstand, bestehend aus einem hochwarmfesten Metall oder einem hochwarmfesten Metallsilizid, sind zumindest auf Bereichen der Seitenwand der jeweiligen Gateelektroden 12 ausgebildet.
Ein n-Typ Drainbereich 14 mit hoher Verunreichungskonzentra­ tion ist in der Hauptfläche ausgebildet, und ein n-Typ Source­ bereich 15 mit hoher Verunreinigungskonzentration ist im Boden der jeweiligen Nut 10b ausgebildet. Alternativ dazu kann der Bereich 14 auch als Source verwendet werden.
Das sandwichartig zwischen den Drain- und Sourcebereichen lie­ gende Si-Substrat 10a mit hohem Widerstand dient als Kanal.
Dieser Kanal kann vom p-Leitfähigkeitstyp oder vom n-Leitfä­ higkeitstyp sein, aber die Verunreinigungskonzentration des Kanals muß einen Wert haben, der dafür sorgt, daß der Kanal in einem bestimmten Betriebszustand in ausreichender Weise verarmt wird. Der Ausdruck "in einem bestimmten Betriebszu­ stand" ist so zu verstehen, daß der Kanal zumindest dann aus­ reichend verarmt wird, wenn eine spezielle Vorspannung ange­ legt wird.
Bei dem stufenförmig geschnittenen SIT mit isoliertem Gate gemäß Fig. 1 ist die Schwellwertspannung des Transistors an­ nähernd gleich der eines herkömmlichen Transistors aufgrund der Anwesenheit der Gateelektroden 12, und der Gatereihenwi­ derstand kann stark reduziert werden in einer Richtung senk­ recht zur Zeichenebene, und zwar aufgrund der Anwesenheit der Elektroden 13 mit niedrigem Widerstand; die Zeichenebene wird dabei als X-Y-Ebene aufgefaßt, und die Richtung der Z-Achse wird nachstehend als senkrecht zur Zeichenebene verlaufend aufgefaßt.
Die Fig. 2A bis 2D zeigen die einzelnen Schritte zur Herstel­ lung des stufenförmig geschnittenen SIT mit isoliertem Gate gemäß Fig. 1 gemäß einer ersten Ausführungsform der Erfindung. Es darf darauf hingewiesen werden, daß dabei nur eine Seiten­ wand der U-förmigen Nut in repräsentativer Weise gezeigt ist.
Bei dem Schritt gemäß Fig. 2A wird eine Hauptfläche eines Si- Substrats 20a mit hohem Widerstand selektiv entfernt durch anisotropes Plasmaätzen zur Bildung einer U-förmigen Nut 20b.
Danach wird eine dünne Gateoxidschicht 21 auf dem Si-Substrat 20a ausgebildet. In diesem Falle wird im allgemeinen ein 51 (100) Substrat mit einer Verunreinigungskonzentration von 10¹¹ cm-3 bis 10¹⁴ cm³ als Si-Substrat 20a verwendet.
Verunreinigungen können eindotiert werden, in einem Bereich, der als Kanal dient, und zwar mit einer Verunreinigungskonzen­ tration von etwa 10¹² cm-3 bis 10¹⁷ cm-3. Die Verunreinigungs­ konzentration des Kanals muß einen Wert haben, der so defi­ niert ist, daß der Kanal in einem bestimmten normalen Be­ triebszustand ausreichend verarmt ist. Die U-förmige Nut 20b, die eine Tiefe von etwa 0,1 µm bis 1 µm hat, wird durch an­ isotropes Plasmaätzen hergestellt, indem man Phosphortrichlo­ rid PCl₃ oder dergleichen als Ätzgas verwendet. Die Gateoxid­ schicht 21 wird so ausgebildet, daß sie eine Dicke von etwa 5 nm bis 100 nm hat.
Beim Schritt gemäß Fig. 2B wird eine Polysiliziumschicht 22 auf der Gateoxidschicht 21 ausgebildet, beispielsweise mit chemischer Bedampfung (CVD-Verfahren), und anschließend wird eine hochwarmfeste Metallschicht 23 auf der Polysilizium­ schicht 22 ausgebildet. In diesem Falle kann eine Polysilizi­ umschicht 22 mit einer Dicke von etwa 0,1 bis 0,5 µm mit einem CVD-System unter Verwendung von SiH₄/H₂ aufgewachsen werden. Zur gleichen Zeit können mit PH₃ oder B₂H₆ Verunrei­ nigungen in der Polysiliziumschicht 22 eindotiert werden.
Molybdän (Mo), Wolfram (W), Titan (Ti), Tantal (Ta) oder der­ gleichen sind für die hochwarmfeste Metallschicht 23 geeignet, und die hochwarmfeste Metallschicht 23 wird so ausgebildet, daß sie eine Dicke von etwa 0,05 µm bis 0,5 µm hat. Ein Film, der aus einem solchen Metallmaterial besteht, kann nicht nur mit einem CVD-Verfahren aufgebracht werden, sondern auch durch Zerstäuben oder Bedampfen. Unter Berücksichtigung der Herstel­ lung einer dünnen Schicht auf der Seitenwand der U-förmigen Nut ist jedoch das CVD-Verfahren zur Herstellung der Schicht am besten geeignet. Die hochwarmfeste Metallschicht 23 kann auch hergestellt werden, indem man beispielsweise ein CVD-Sy­ stem mit Wolframhexafluorid/Wasserstoff (WF₆/H₂) oder ein CVD- System unter Verwendung von Wolframhexafluorid/Silan (WF₆/SiH₄) verwendet.
Beim Schritt gemäß Fig. 2C werden die hochwarmfeste Metall­ schicht 23 und die Polysiliziumschicht 22 durch anisotropes Ätzen nacheinander entfernt, und die hochwarmfeste Metall­ schicht 23 und die Polysiliziumschicht 22 bleiben nur auf der Seitenwand der U-förmigen Nut 20b erhalten. Ferner kann die resultierende Struktur aufgeheizt werden mit einer Lampenauf­ heizung oder dergleichen, um die hochwarmfeste Metallschicht 23 in ein Silizid umzuwandeln. Insbesondere dann, wenn Titan in ein Silizid umgewandelt wird, kann sein Widerstandswert reduziert werden.
Bei dem Schritt gemäß Fig. 2D wird das Si-Substrat 20a einer Ionenimplantation oder thermischen Diffusion ausgesetzt, um Source- und Drainbereiche 24 und 25 auszubilden, die jeweils eine Verunreinigungskonzentration von etwa 10¹⁸ cm-3 bis 10²¹ cm-3 haben.
Somit werden die Polysiliziumschicht und die hochwarmfeste Metallschicht selektiv entfernt, und die Gateelektrode sowie die Drain- und Sourceelektroden können im Hinblick auf die U-förmige Nut ausgebildet werden.
Fig. 3 zeigt eine Schnittansicht eines stufenförmig geschnit­ tenen SIT mit isoliertem Gate gemäß einer zweiten Ausführungs­ form der Erfindung. Eine U-förmige Nut 30b wird in einem Si- Substrat 30a mit hohem Widerstand in gleicher Weise ausgebil­ det wie bei der ersten Ausführungsform. Die jeweilige Polysi­ lizium-Gateelektrode 32 wird auf der entsprechenden Seiten­ wand der Nut 30b über einer entsprechenden, darauf ausgebil­ deten dünnen Gateisolierschicht 31 hergestellt. Die jeweilige Elektrode 33 mit niedrigem Widerstand, die aus einem hochwarm­ festen Metall oder einem hochwarmfesten Metallsilizid besteht, wird so ausgebildet, daß sie die Seitenwand und den oberen Be­ reich der entsprechenden Gateelektrode 32 bedeckt. (Source- und Drain-)Bereiche 34 und 35 mit einer Verunreinigungskonzen­ tration werden durch Ionenimplantation oder thermische Diffu­ sion gebildet.
Die Fig. 4A bis 4D zeigen die Schritte zur Herstellung des SIT gemäß einer zweiten Ausführungsform der Erfindung. Es darf darauf hingewiesen werden, daß nur eine Seitenwand der U-förmigen Nut in repräsentativer Weise dargestellt ist.
Der Schritt gemäß Fig. 4A ist der gleiche wie in Fig. 2A. Eine Hauptfläche eines Si-Substrats 40a mit hohem Widerstand wird selektiv entfernt durch anisotropes Plasmaätzen zur Bil­ dung einer U-förmigen Nut 40b. Danach wird eine dünne Gate­ oxidschicht 41 auf dem Si-Substrat 40a ausgebildet.
Beim Schritt gemäß Fig. 4B wird eine Polysiliziumschicht 42 auf der Gateoxidschicht 41 aufgebracht. Danach wird die Poly­ siliziumschicht 42 durch anisotropes Plasmaätzen entfernt, so daß sie nur auf der Seitenwand der U-förmigen Nut 40b erhal­ ten bleibt.
Beim Schritt gemäß Fig. 4C wird eine hochwarmfeste Metall­ schicht 43 mit einem selektiven CVD-Verfahren nur auf der Po­ lysiliziumschicht 42 selektiv ausgebildet. Ein derartiges se­ lektives Aufwachsen wird mit einem CVD-System unter Verwendung von WF₆/SiH₄ oder dergleichen durchgeführt. Wie beim Schritt gemäß Fig. 2C kann die hochwarmfeste Metallschicht 43 in ein Silizid umgewandelt werden. Wenn dies durchgeführt wird, kann der Widerstand reduziert werden.
Bei dem Schritt gemäß Fig. 4D wird das Si-Substrat 40a einer Ionenimplantation oder thermischen Diffusion ausgesetzt, um (Source- und Drain-)Bereiche 44 und 45 zu bilden, die jeweils eine Verunreinigungskonzentration von etwa 10¹⁸ cm-3 bis 10²¹ cm-3 haben.
Bei einer anderen, nicht dargestellten Variante für diesen Schritt wird die hochwarmfeste Metallschicht 43 auf der gesam­ ten Oberfläche der Polysiliziumschicht 42 aufgebracht. Dann wird die resultierende Anordnung aufgeheizt, und die hochwarm­ feste Metallschicht 43, die mit der Polysiliziumschicht 42 in Kontakt steht, wird selektiv in ein Silizid umgewandelt. Ein Teil der hochwarmfesten Metallschicht, die nicht in ein Sili­ zid umgewandelt wird, wird entfernt. Bei dieser Variante des Schrittes kann die gleiche Struktur wie bei dem oben be­ schriebenen selektiven Schritt des Aufwachsens ebenfalls er­ halten werden.
Somit wird eine Polysiliziumschicht vorher gebildet, und eine Elektrode mit niedrigem Widerstand, die aus einer hochwarmfe­ sten Metallschicht oder einer hochwarmfesten Metallsilizid­ schicht besteht, kann ausschließlich auf der Polysilizium­ schicht ausgebildet werden, und zwar durch ein selektives CVD-Verfahren oder durch selektive Silizifikation.
Fig. 5 zeigt im Schnitt den Aufbau eines stufenförmig geschnit­ tenen SIT mit isoliertem Gate gemäß einer dritten Ausführungs­ form der Erfindung.
Eine U-förmige Nut 50b wird in einer Hauptfläche eines Si- Substrats 50a mit hohem Widerstand ausgebildet. Über einer entsprechenden dünnen Gateisolierschicht 51, beispielsweise einer Oxidschicht, wird jeweils eine Polysilizium-Gateelek­ trode 52 auf der entsprechenden Seitenwand der U-förmigen Nut 50b ausgebildet. Zumindest auf einem Bereich der Seitenwand der entsprechenden Gateelektrode 52 wird jeweils eine Elek­ trode 53 mit niedrigem Widerstand hergestellt, die aus einem hochwarmfesten Metall oder einem hochwarmfesten Metallsilizid besteht.
Wie bei der ersten Ausführungsform wird beispielsweise ein n- Typ Drainbereich 54 mit hoher Verunreinigungskonzentration in der Hauptfläche des Si-Substrats 50a ausgebildet, während ein n-Typ Sourcebereich 55 mit hoher Verunreinigungskonzentration im Boden der Nut 50b ausgebildet wird. Alternativ dazu kann der Bereich 54 als Sourcebereich verwendet werden. Außerdem werden Elektroden 56 und 57 mit niedrigem Widerstand, beste­ hend aus einem hochwarmfesten Metall oder einem hochwarmfe­ sten Metallsilizid, auf den Drain- und Sourcebereichen 54 und 55 ausgebildet.
Die Elektroden 53 und 57 sind durch einen entsprechenden Ab­ standshalter 58 voneinander getrennt, der aus einer Isolier­ schicht, beispielsweise einer Oxidschicht, besteht und der auf dem unteren Bereich der Seitenwand der jeweiligen Gate­ elektrode 52 ausgebildet ist.
In gleicher Weise sind die Elektroden 53 und 56 durch einen entsprechenden Abstandshalter 59 voneinander getrennt, der auf dem oberen Bereich der jeweiligen Gateelektrode 52 ausge­ bildet ist.
Das Si-Substrat 50a mit hohem Widerstand, das sandwichartig zwischen den Drain- und sourcebereichen 54 und 55 angeordnet ist, dient als Kanal. Dieser Kanal kann vom p-Leitfähigkeits­ typ oder vom n-Leitfähigkeitstyp sein, aber die Verunreini­ gungskonzentration des Kanals muß einen Wert haben, der dafür sorgt, daß der Kanal in einem bestimmten Betriebszustand aus­ reichend verarmt wird.
Bei dem erfindungsgemäßen Transistor ist die Schwellwertspan­ nung fast die gleiche wie bei einem herkömmlichen Transistor aufgrund der Anwesenheit der Gateelektrode 52. Es kann jedoch der Gate-Reibenwiderstand in einer Richtung senkrecht zur Zei­ chenebene stark verringert werden, und zwar aufgrund der Anwe­ senheit der Elektrode 53 mit niedrigem Widerstand. Da außerdem die Elektroden 56 und 57 mit niedrigem Widerstand vorgesehen sind, kann der Reihenwiderstand oder Kontaktwiderstand stark reduziert werden.
Die Fig. 6A bis 6F zeigen die Schritte zur Herstellung des SIT gemäß der in Fig. 5 dargestellten dritten Ausführungs­ form. Es darf darauf hingewiesen werden, daß dabei nur die eine Seitenwand der U-förmigen Nut in repräsentativer Weise gezeigt ist, während die andere Seite entsprechend ausgebildet ist.
Der Schritt gemäß Fig. 6A ist der gleiche wie in Fig. 2A. Eine Hauptfläche eines Si-Substrats 60a mit hohem Widerstand wird selektiv entfernt durch anisotropes Plasmaätzen zur Bildung einer U-förmigen Nut 60b. Danach wird eine dünne Gateoxid­ schicht 61 auf dem Si-Substrat 60a aufgewachsen. In diesem Falle wird im allgemeinen ein (100)-Substrat mit einer Verun­ reinigungskonzentration von 10¹¹ cm-3 bis 10¹⁴ cm-3 als Si- Substrat 60a verwendet.
Verunreinigungen können in einem Bereich eindotiert werden, der als Kanal dient, und zwar mit einer Verunreinigungskonzen­ tration von etwa 10¹² cm-3 bis 10¹⁷ cm-3. Die Verunreinigungs­ konzentration des Kanals muß einen Wert haben, der so defi­ niert ist, daß der Kanal in einem bestimmten Betriebszustand ausreichend verarmt wird. Die U-förmige Nut 60b mit einer Tie­ fe von etwa 0,1 µm bis 1 µm wird hergestellt durch anisotropes Plasmaätzen unter Verwendung von PCl₃ oder dergleichen als Ätzgas. Die Gateoxidschicht 61 wird so ausgebildet, daß sie eine Dicke von etwa 5 nm bis 100 nm hat.
Bei dem Schritt gemäß Fig. 6B wird eine Polysiliziumschicht 62 mit einem CVD-Verfahren auf der Gateoxidschicht 61 aufgebracht, und eine Si₃N₄ Schicht 63 wird auf der Polysiliziumschicht 62 ausgebildet. In diesem Falle kann die Polysiliziumschicht 62 mit einer Dicke von etwa 0,1 µm bis 0,5 µm mit einem CVD-Ver­ fahren unter Verwendung von SiH₄/H₂ aufgewachsen werden. Zur gleichen Zeit können Verunreinigungen in die Polysilizium­ schicht 62 eindotiert werden, entweder mit PH₃ oder B₂H₆. Die Si₃N₄ Schicht 63 mit einer Dicke von etwa 0,05 µm bis 0,2 µm kann mit einem CVD-Verfahren unter Verwendung von SiH₄/NH₃/H₂ oder dergleichen hergestellt werden.
Bei dem Schritt gemäß Fig. 6C werden die Si₃N₄ Schicht 63 und die Polysiliziumschicht 62 nacheinander entfernt durch aniso­ tropes Plasmaätzen, und die Si₃N₄ Schicht 63 und die Polysili­ ziumschicht 62 werden nur auf der Seitenwand der U-förmigen Nut 60b übrig gelassen. Die Si₃N₄ Schicht 63 kann durch aniso­ tropes Plasmaätzen entfernt werden, indem man C₃F₈ oder der­ gleichen als Ätzgas verwendet. Die Polysiliziumschicht 62 kann durch anisotropes Plasmaätzen entfernt werdend indem man PCl₃ oder dergleichen verwendet.
Bei dem Schritt gemäß Fig. 6D wird das Si-Substrat 60a selek­ tiv oxidiert, indem man die Si₃N₄ Schicht 63 als Maske verwen­ det, um die Oxidschichten 64 und 65 herzustellen. Da in diesem Falle die Polysiliziumschicht 62 eine hohe Verunreinigungskonzentration hat, sind die Oxidschichten 64 in den oberen und un­ teren Bereichen der Seitenwand verstärkt oxidiert. Bei dieser erhöhten Oxidierung ist es bekannt, daß ein Wachstumsverhält­ nis von etwa 2 : 1 erhalten werden kann zwischen der Polysilizi­ umschicht 62 mit einer hohen Verunreinigungskonzentration und dem Si (100) Substrat 60a mit hohem Widerstand.
Bei dem Schritt gemäß Fig. 6E wird die Oxidschicht 65 entfernt, so daß nur die Oxidschicht 64 übrig bleibt. Nach dem Entfernen der Si₃N₄ Schicht 63 wird eine hochwarmfeste Metallschicht 66 mit einem CVD-Verfahren darauf aufgewachsen.
Molybdän (Mo), Wolfram (W), Titan (Ti), Tantal (Ta) oder der­ gleichen sind für die hochwarmfeste Metallschicht 66 geeignet. Die Schicht, die aus einem solchen metallischen Material be­ steht, kann nicht nur mit einem CVD-Verfahren hergestellt wer­ den, sondern auch durch Zerstäubung oder Verdampfung. Unter Be­ rücksichtigung der Bildung einer dünnen Schicht auf der Seiten­ wand der U-förmigen Nut ist jedoch das CVD-Verfahren zur Her­ stellung einer solchen Schicht am besten geeignet. Eine hoch­ warmfeste Metallschicht kann auf der gesamten Oberfläche des Substrats aufgewachsen werden, indem man ein Prozeßgas, wie z. B. WF₆/H₂ oder WF₆/SiH₄ verwendet.
Bei dem Schritt gemäß Fig. 6F wird nur die hochwarmfeste Me­ tallschicht 66, die direkt mit dem Si-Substrat 60a und der Po­ lysiliziumschicht 62 in Kontakt steht, selektiv in ein Silizid umgewandelt, und zwar durch Aufheizen mit einer Lampe oder der­ gleichen. Ein Bereich der hochwarmfesten Metallschicht, der nicht in ein Silizid umgewandelt wird, beispielsweise ein Be­ reich, der mit der Oxidschicht 64 in Kontakt steht, wird ent­ fernt, um Elektroden 67, 68 und 69 mit niedrigem Widerstand herzustellen. Danach wird die resultierende Struktur einer Ionenimplantation oder thermischen Diffusion ausgesetzt, um n-Typ Bereiche 68a und 69a zu bilden, die jeweils eine Verun­ reinigungskonzentration von beispielsweise etwa 10¹⁸ cm-3 bis 10²¹ cm-3 haben.
Wie oben erläutert, werden eine Polysiliziumschicht und eine Si₃N₄ Schicht selektiv entfernt und selektiv oxidiert, ein­ schließlich einer erhöhten Oxidierung, um einen Oxidschicht- Abstandshalter in der U-förmigen Nut auszubilden. Durch Ver­ wendung von solchen Abstandshaltern können die Elektroden mit niedrigem Widerstand, die aus einer hochwarmfesten Metallsi­ lizidschicht bestehen, auf einer Gateseitenwand bzw. auf Drain- und Sourcebereichen ausgebildet werden. Somit kann, verglichen mit einem herkömmlichen Transistor, nicht nur der Gatereihenwiderstand sondern auch der Kontaktwiderstand redu­ ziert werden.
Fig. 7 zeigt eine Variante des Schrittes zur Herstellung des SIT gemäß der in Fig. 6 dargestellten dritten Ausführungsform. Genauer gesagt, Fig. 7 zeigt den in Fig. 6E dargestellten Schritt in einer Variante, und die übrigen Schritte vor die­ sem Schritt sind die gleichen Schritte, die vorstehend anhand von Fig. 6A bis 6D erläutert sind. Unter der Annahme, daß die­ se vorherigen Schritte durchgeführt sind, bezeichnen die glei­ chen Bezugszeichen wie in Fig. 6A bis 6D auch gleiche Teile in Fig. 7, so daß ihre Beschreibung an dieser Stelle entfallen kann.
Bei dem Schritt gemäß Fig. 6E wird die hochwarmfeste Metall­ schicht 66 auf der gesamten Oberfläche des Si-Substrats aufge­ bracht. Im Gegensatz dazu werden beim Schritt gemäß Fig 7 hochwarmfeste Metallschichten 77, 78 und 79 selektiv auf der Gateseitenwand sowie den Drain- und Sourcebereichen aufgewach­ sen, und zwar mit einem selektiven CVD-Verfahren.
Bei einem solchen selektiven Aufwachsen wird ein CVD-Verfah­ ren unter Verwendung von WF₆/SiH₄ oder dergleichen verwendet. Da die hochwarmfesten Metallschichten nur auf den Drain/ Source-Bereichen und der Gateseitenwand ausgebildet werden, wird ein Silizidmuster während der Silizifikation nicht auf andere Bereiche ausgedehnt, und der Schritt zum Entfernen des Bereiches der hochwarmfesten Metallschicht, der nicht in ein Silizid umgewandelt worden ist, kann entfallen.
Obwohl ein stufenförmig geschnittener SIT mit isoliertem Gate mit einem n-leitenden Kanal vorstehend erläutert worden ist, kann die gleiche Wirkung auch erzielt werden bei einem stufen­ förmig geschnittenen SIT mit isoliertem Gate unter Verwendung eines p-leitenden Kanals, wobei der SIT Drain- und Sourcebe­ reiche vom p-Typ aufweist.
Nachstehend werden einige Charakteristiken des stufenförmig ge­ schnittenen SIT mit isoliertem Gate gemäß der Erfindung im einzelnen erläutert.
Fig. 8 zeigt die Flächenwiderstände, wobei eine herkömmliche Gateelektrode, bestehend aus Polysilizium, verglichen wird mit einer Gateelektrode mit niedrigem Widerstand, die gemäß der Erfindung aus Titansilizid besteht.
Aus den dargestellten Resultaten ergibt sich, daß der Flächen­ widerstand der Gateelektrode mit niedrigem Widerstand gegen­ über dem herkömmlichen n⁺-Typ Polysilizium auf 1/30 verbessert wird, während die Verbesserung gegenüber herkömmlichem p⁺-Typ Polysilizium auf 1/100 gelingt.
Eine integrierte Schaltung in komplementärer MOS-Technik, be­ stehend aus stufenförmig geschnittenen SITs mit isoliertem Gate unter Verwendung von herkömmlichen Gates aus Polysilizium sowie eine integrierte Schaltung in komplementärer MOS-Technik, bestehend aus stufenförmig geschnittenen SITs mit isoliertem Gate unter Verwendung von Gateelektroden mit niedrigem Wider­ stand gemäß der Erfindung werden ausgewertet unter Verwendung eines 31-stufigen Ringoszillators. Die Auswertungsergebnisse werden nachstehend erläutert. Dabei bezeichnet das Bezugszei­ chen A die Ergebnisse einer SIT CMOS Schaltung gemäß der Erfin­ dung; das Bezugszeichen B bezeichnet die Resultate einer her­ kömmlichen SIT CMOS Schaltung.
Fig. 9 zeigt den Zusammenhang zwischen der Ausbreitungs-Verzö­ gerungszeit und der verbrauchten Energie oder Verlustleistung.
Wenn die Verlustleistung 0,7 mW pro Gate beträgt, kann eine Ausbreitungs-Verzögerungszeit von 90 ps pro Gate in der SIT CMOS Schaltung gemäß der Erfindung erzielt werden. Bei einer herkömmlichen SIT CMOS Schaltung kann jedoch nur eine Ausbreitungs-Verzögerungszeit von 150 ps pro Gate erzielt wer­ den. Infolgedessen wird die Schaltzeit bei einer erfindungsge­ mäßen SIT CMOS Schaltung auf 60% oder weniger einer herkömm­ lichen SIT CMOS Schaltung reduziert.
Als nächstes werden eine CMOS Schaltung, bestehend aus stufen­ förmig geschnittenen SITs mit isoliertem Gate unter Verwendung von herkömmlichen Polyslliziumgates sowie eine CMOS Schaltung, bestehend aus stufenförmig geschnittenen SITs mit isoliertem Gate unter Verwendung von Gates mit niedrigem Widerstand so­ wie Source/Drain-Bereichen mit niedrigem Widerstand gemäß der Erfindung ausgewertet unter Verwendung eines 31-stufigen Ring­ oszillators. Die Auswertungsergebnisse werden nachstehend er­ läutert.
Fig. 10 zeigt den Zusammenhang zwischen dem zugeführten Strom und der zugeführten Spannung. Beispielsweise beträgt bei einer erfindungsgemäßen SIT CMOS Schaltung die erforderliche zuge­ führte Spannung 3,5 V, um einen Strom von 0,1 mA fließen zu lassen. Bei einer herkömmlichen SIT CMOS Schaltung ist es er­ forderlich, daß die zugeführte Spannung dabei 5,2 V beträgt.
Dies deswegen, weil der Kontaktwiderstand verringert wird, was einen Spannungsabfall im Kontaktbereich reduziert. Somit ist die erforderliche zugeführte Spannung bei der erfindungs­ gemäßen Schaltung geringer als bei einer herkömmlichen Schal­ tung, um den gleichen Strom fließen zu lassen.
Fig. 11 zeigt den Zusammenhang zwischen der Ausbreitungs-Ver­ zögerungszeit und der zugeführten Spannung. Beispielsweise ist eine Versorgungsspannung von etwa 5,9 V erforderlich für eine Ausbreitungs-Verzögerungszeit von 100 ps pro Gate bei der erfindungsgemäßen Schaltung, während eine Versorgungs­ spannung von etwa 10,4 V bei einer herkömmlichen Schaltung er­ forderlich ist. Infolgedessen benötigt eine SIT CMOS Schaltung gemäß der Erfindung nur etwa die halbe Versorgungsspannung ge­ genüber einer herkömmlichen SIT CMOS Schaltung; ferner ist die Verlustleistung der erfindungsgemäßen Schaltung mit 1/4 wesentlich kleiner als die einer herkömmlichen Schaltung.
Wie oben erläutert, kann bei einem stufenförmig geschnittenen SIT mit isoliertem Gate gemäß der Erfindung, der eine Elektro­ de mit niedrigem Widerstand aufweist, der Gatereihenwiderstand oder Gatevorwiderstand wesentlich verbessert werden, so daß die Schaltzeit reduziert wird. Da der Kontaktwiderstand einer­ seits und der Reihenwiderstand andererseits von Source und Drain verbessert werden können, kann auch die Ausbreitungs- Verzögerungszeit stark reduziert werden. Die Verlustleistung kann ebenfalls erheblich verbessert werden. Die Erfindung findet somit Anwendung bei Logikschaltungen, die einen Hoch­ geschwindigkeitsbetrieb sowie geringe Verlustleistung erfor­ dern, was zu wesentlichen Vorteilen in der industriellen An­ wendung führt.

Claims (14)

1. Stufenförmig geschnittener statischer Influenztransistor (SIT) mit isoliertem Gate, umfassend
  • - ein Halbleitersubstrat (10a, 30a, 50a), in welchem Drainbereiche (14, 34, 54) und Sourcebereiche (15, 35, 55) ausgebildet sind,
  • - ein Gate zwischen den jeweiligen Drain- (14, 34, 54) und Sourcebereichen (15, 35, 55), das eine isoliert an­ geordnete Gateelektrode (11, 12; 31, 32; 51, 52; 61, 62) aufweist, und
  • - mindestens eine Nut (10b, 30b, 50b) in dem Halbleiter­ substrat, in der das Gate ausgebildet ist, dadurch gekennzeichnet,
daß die jeweilige Nut (10b, 30b, 50b) U-förmig ausgebil­ det ist, wobei der eine Bereich von Sourcebereich (14, 34, 54) und Drainbereich (15, 35, 55) den Boden der Nut bildet, während der andere Bereich von Sourcebereich (14, 34, 54) und Drainbereich (15, 35, 55) in der höher lie­ genden Hauptfläche des Halbleitersubstrats (10a, 30a, 50a) neben der Nut (10b, 30b, 50b) ausgebildet ist,
daß die Gateelektrode (11, 12; 31, 32; 51, 52; 61, 62) auf einer Seitenwand der U-förmigen Nut (10b, 30b, 50b) ausgebildet ist und eine dünne Isolierschicht (11, 31, 51) und eine Polysiliziumschicht (12, 32, 52, 62) auf­ weist,
und daß sich auf der Gateelektrode (11, 12; 31, 32; 51, 52; 61, 62) eine Elektrode (13, 33, 53, 77) mit niedrigem Widerstand aus einem hochwarmfesten Metall oder Metallsi­ lizid befindet, die zumindest auf einem vertikalen Be­ reich der Seitenwand auf der Polysiliziumschicht (12, 32, 52, 62) ausgebildet ist.
2. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Elektrode (13, 33, 53) mit niedrigem Widerstand auf der vertikalen Seitenwand und dem oberen Deckbereich der Polysiliziumschicht ausgebildet ist.
3. Transistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf den Sourcebereichen (14, 34, 54) und den Drainbe­ reichen (15, 35, 55) Elektroden (56, 69, 79; 57, 68, 78) aus hochwarmfestem Metall oder Metallsilizid ausgebildet sind.
4. Transistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß Abstandshalter (58, 64; 59, 65) aus Isoliermaterial im unteren Bereich und im oberen Bereich der Seitenwand aus Polysilizium vorgesehen sind, mit denen das Gate mit seiner Elektrode (53, 77) gegenüber den benachbarten Elektroden (57, 68, 78; 56, 69, 79) der Source- und Drainbereiche elektrisch isoliert ist.
5. Verfahren zur Herstellung eines stufenförmig geschnitte­ nen statischen Influenztransistors mit isoliertem Gate nach Anspruch 1, gekennzeichnet durch die folgenden Schritte:
  • - Ausbilden einer U-förmigen Nut (20b) in der einen Hauptfläche eines Halbleitersubstrats (20a);
  • - Ausbilden einer dünnen Isolierschicht (21) auf der ge­ samten Oberfläche des Halbleitersubstrats (20a);
  • - Ausbilden einer Polysiliziumschicht (22) auf der Iso­ lierschicht (21);
  • - Ausbilden einer hochwarmfesten Metallschicht (23) auf der Polysiliziumschicht (22);
  • - Entfernen der Polysiliziumschicht (22) und der hoch­ warmfesten Metallschicht (23) durch anisotropes Ätzen, um die Polysiliziumschicht (22) und die hochwarmfeste Metallschicht (23) nur auf dem Seitenwandbereich der U- förmigen Nut (20b) übrig zu lassen; und
  • - Behandeln des Halbleitersubstrats (20a) durch Ionenim­ plantation oder thermische Diffusion, um in der einen Hauptfläche neben der Nut (20b) und in dem Bodenbereich der Nut (20b) Source- und Drainbereiche (24, 25) herzu­ stellen.
6. Verfahren nach Anspruch 5, gekennzeichnet durch den Schritt der Umwandlung der hochwarmfesten Metall­ schicht (23) in eine Silizidschicht.
7. Verfahren zur Herstellung eines stufenförmig geschnitte­ nen statischen Influenztransistors mit isoliertem Gate nach Anspruch 1 und 2, gekennzeichnet durch die folgenden Schritte:
  • - Ausbilden einer U-förmigen Nut (40b) in der einen Hauptfläche eines Halbleitersubstrats (40a);
  • - Ausbilden einer dünnen Isolierschicht (41) auf der ge­ samten Oberfläche des Halbleitersubstrats (40a);
  • - Ausbilden einer Polysiliziumschicht (42) auf der Iso­ lierschicht (41);
  • - Entfernen der Polysiliziumschicht (42) durch anisotro­ pes Ätzen, um die Polysiliziumschicht (42) nur auf dem Seitenwandbereich der U-förmigen Nut (40b) übrig zu lassen;
  • - selektives Bilden einer hochwarmfesten Metallschicht (43) nur auf der vertikalen Seitenwand und dem oberen Deckbereich der verbliebenen Polysiliziumschicht (42); und
  • - Behandeln des Halbleitersubstrats (40a) durch Ionenim­ plantation oder thermische Diffusion, um in der einen Hauptfläche neben der Nut (40b) und in dem Bodenbereich der Nut (40b) Source- und Drainbereiche (44, 45) herzu­ stellen.
8. Verfahren nach Anspruch 7, gekennzeichnet durch den Schritt der Umwandlung der hochwarmfesten Metall­ schicht (43) in eine Silizidschicht.
9. Verfahren nach Anspruch 7, gekennzeichnet durch folgende Schritte:
  • - Herstellen einer hochwarmfesten Metallschicht (43) auf der gesamten Oberfläche des Halbleitersubstrats (40a);
  • - selektives Umwandeln der hochwarmfesten Metallschicht (43) auf der Polysiliziumschicht (42) in eine Silizid­ schicht; und
  • - Entfernen derjenigen Teile der hochwarmfesten Metall­ schicht (43), die nicht in eine Silizidschicht umgewan­ delt worden sind.
10. Verfahren zur Herstellung eines stufenförmig geschnitte­ nen statischen Influenztransistors mit isoliertem Gate nach Anspruch 1 und 4, gekennzeichnet durch die folgenden Schritte:
  • - Ausbilden einer U-förmigen Nut (60b) in der einen Hauptfläche eines Halbleitersubstrats (60a);
  • - Herstellen einer dünnen Isolierschicht (61) auf der ge­ samten Oberfläche des Halbleitersubstrats (60a);
  • - Herstellen einer Doppelschicht, bestehend aus einer Po­ lysiliziumschicht (62) und einer Siliziumnitridschicht (63) auf der Isolierschicht (61);
  • - kontinuierliches Entfernen der Doppelschicht (62, 63) durch anisotropes Ätzen, um die Doppelschicht nur auf einem Seitenwandbereich der U-förmigen Nut (60b) übrig zu lassen;
  • - gleichzeitiges Durchführen einer erhöhten Oxidation der Polysiliziumschicht (62) und einer lokalen Oxidation des Siliziums unter Verwendung der Siliziumnitrid­ schicht (63) als Maske, um eine Oxidschicht (64, 65) zu bilden;
  • - Stehenlassen der Isolierschicht (64) auf einem Teil des unteren Bereiches und des oberen Bereiches der Seiten­ wand aus der Polysiliziumschicht (62) mit einer vorge­ gebenen Dicke;
  • - Entfernen der Siliziumnitridschicht (63) zwischen den Bereichen der Isolierschicht (64);
  • - Aufbringen einer hochwarmfesten Metallschicht (66) auf der Oberfläche des Substrats (60a), der Polysilizium­ schicht (62) und der Isolierschicht (64);
  • - selektives Entfernen der hochwarmfesten Metallschicht (66), um voneinander getrennte Elektroden (67, 68, 69) zu bilden; und
  • - Behandeln des Halbleitersubstrats (60a) durch Ionenim­ plantation oder thermische Diffusion, um in der einen Hauptfläche neben der Nut (60b) und in dem Bodenbereich der Nut (60b) Source- und Drainbereiche (68a, 69a) un­ ter den Elektroden (68, 69) zu bilden.
11. Verfahren nach Anspruch 10, gekennzeichnet durch folgende Schritte:
  • - selektives Umwandeln der hochwarmfesten Metallschicht (66), die direkt mit dem Halbleitersubstrat (60a) und der Polysiliziumschicht (62) in Kontakt steht, in eine Silizidschicht; und
  • - Entfernen derjenigen Bereiche der hochwarmfesten Me­ tallschicht (66), die nicht in eine Silizidschicht um­ gewandelt worden sind.
12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß die hochwarmfeste Metallschicht (77, 78, 79) selektiv nur auf dem Halbleitersubstrat (60a) neben der Nut (60b) und auf dem Bodenbereich der Nut (60b) sowie auf der Po­ lysiliziumschicht (62) ausgebildet wird.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die hochwarmfeste Metallschicht (77, 78, 79) in eine hochwarmfeste Metallsilizidschicht umgewandelt wird.
DE4006299A 1989-02-28 1990-02-28 Stufenförmig geschnittener statischer Influenztransistor (SIT) mit isoliertem Gate und Verfahren zu seiner Herstellung Expired - Fee Related DE4006299C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4529289A JPH02226772A (ja) 1989-02-28 1989-02-28 切り込み型絶縁ゲート静電誘導トランジスタ及びその製造方法
JP1045293A JPH0821715B2 (ja) 1989-02-28 1989-02-28 切り込み型絶縁ゲート静電誘導トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
DE4006299A1 DE4006299A1 (de) 1990-08-30
DE4006299C2 true DE4006299C2 (de) 1998-01-15

Family

ID=26385266

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4006299A Expired - Fee Related DE4006299C2 (de) 1989-02-28 1990-02-28 Stufenförmig geschnittener statischer Influenztransistor (SIT) mit isoliertem Gate und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (1) US5060029A (de)
DE (1) DE4006299C2 (de)
NL (1) NL9000460A (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03187272A (ja) * 1989-12-15 1991-08-15 Mitsubishi Electric Corp Ｍｏｓ型電界効果トランジスタ及びその製造方法
DE69125210T2 (de) * 1990-05-31 1997-08-07 Canon Kk Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Verdrahtungsstruktur hoher Dichte
US5087581A (en) * 1990-10-31 1992-02-11 Texas Instruments Incorporated Method of forming vertical FET device with low gate to source overlap capacitance
JPH0831532B2 (ja) * 1991-09-24 1996-03-27 株式会社小電力高速通信研究所 切り込み型絶縁ゲート静電誘導トランジスタ集積回路
US5475242A (en) * 1991-09-24 1995-12-12 Small Power Communication Systems Research Laboratories Co., Ltd. Notched insulation gate static induction transistor integrated circuit
US5216282A (en) * 1991-10-29 1993-06-01 International Business Machines Corporation Self-aligned contact studs for semiconductor structures
US5834827A (en) * 1994-06-15 1998-11-10 Seiko Epson Corporation Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method
US5600153A (en) * 1994-10-07 1997-02-04 Micron Technology, Inc. Conductive polysilicon lines and thin film transistors
US5804838A (en) * 1995-05-26 1998-09-08 Micron Technology, Inc. Thin film transistors
JPH098290A (ja) * 1995-06-20 1997-01-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6204521B1 (en) 1998-08-28 2001-03-20 Micron Technology, Inc. Thin film transistors
US6977406B2 (en) * 2001-04-27 2005-12-20 National Institute Of Information And Communications Technology, Incorporated Administrative Agency Short channel insulated-gate static induction transistor and method of manufacturing the same
US9502407B1 (en) 2015-12-16 2016-11-22 International Business Machines Corporation Integrating a planar field effect transistor (FET) with a vertical FET
CN116631716A (zh) * 2023-07-18 2023-08-22 合肥矽迈微电子科技有限公司 一种可变电阻器件的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814839A (en) * 1977-01-11 1989-03-21 Zaidan Hojin Handotai Kenkyu Shinkokai Insulated gate static induction transistor and integrated circuit including same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5598871A (en) * 1979-01-22 1980-07-28 Semiconductor Res Found Static induction transistor
US4392150A (en) * 1980-10-27 1983-07-05 National Semiconductor Corporation MOS Integrated circuit having refractory metal or metal silicide interconnect layer
DE3211761A1 (de) * 1982-03-30 1983-10-06 Siemens Ag Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
US4566172A (en) * 1984-02-24 1986-01-28 Gte Laboratories Incorporated Method of fabricating a static induction type recessed junction field effect transistor
JPS6126261A (ja) * 1984-07-16 1986-02-05 Nippon Telegr & Teleph Corp <Ntt> 縦形ｍｏｓ電界効果トランジスタの製造方法
JPS61150366A (ja) * 1984-12-25 1986-07-09 Nec Corp Ｍｉｓ型メモリ−セル
JPS61206243A (ja) * 1985-03-08 1986-09-12 Mitsubishi Electric Corp 高融点金属電極・配線膜を用いた半導体装置
JPS61207054A (ja) * 1985-03-11 1986-09-13 Nec Corp Ｍｉｓ型半導体記憶装置
JPS6489470A (en) * 1987-09-30 1989-04-03 Mitsubishi Electric Corp Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814839A (en) * 1977-01-11 1989-03-21 Zaidan Hojin Handotai Kenkyu Shinkokai Insulated gate static induction transistor and integrated circuit including same

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IBM Techn. Discl. Bull., Bd. 29, No. 10, März 1987, S. 4305-4307 *
JAEGER, Richard C.: Volume V Introduction to Microelectronic Fabrication, Modular Series on Solid State Devices, Verlag Addison-Wesley, 1988, S. 144-151 *
Jap. J. Appl.Phys., Bd. 24, No. 6, Juni 1985, S. L457-L459 *

Also Published As

Publication number Publication date
US5060029A (en) 1991-10-22
DE4006299A1 (de) 1990-08-30
NL9000460A (nl) 1990-09-17

Similar Documents

Publication Publication Date Title
DE4110645C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
EP0118709B1 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
EP0022474B1 (de) Verfahren zum Herstellen von niederohmigen, diffundierten Bereichen bei der Silizium-Gate-Technologie
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE68913444T2 (de) Dünnfilm-SOI-MOSFET und Verfahren zur Herstellung.
DE69728259T2 (de) Siliciumkarbid-cmos und herstellungsverfahren
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE69020708T2 (de) Verfahren zur Herstellung von biMOS-Halbleiterbauelementen mit verbesserter Schnelligkeit und Zuverlässigkeit.
DE2916364C2 (de)
DE4006299C2 (de) Stufenförmig geschnittener statischer Influenztransistor (SIT) mit isoliertem Gate und Verfahren zu seiner Herstellung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE4424738C2 (de) Halbleitereinrichtung des Typs mit hoher Durchbruchspannung
DE19525069C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE69119463T2 (de) Kontaktierung und deren Herstellungsverfahren für Halbleiterbauelemente
DE19611959A1 (de) Komplementär-MOS-Feldeffekttransistor und Herstellungsverfahren für denselben
EP0226890A1 (de) Verfahren zum Herstellen von selbstjustierten Bipolar-Transistorstruksturen mit reduziertem Basisbahnwiderstand
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE4003681C2 (de) Verfahren zur Herstellung von inselförmigen Halbleiteranordnungen
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE10058031B4 (de) Verfahren zur Bildung leicht dotierter Halogebiete und Erweiterungsgebiete in einem Halbleiterbauelement
DE4415955A1 (de) Verfahren zur Herstellung eines Halbleiter-MOS-Transistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ZAIDAN HOJIN HANDOTAI KENKYU SHINKOKAI, SENDAI, MI

8339 Ceased/non-payment of the annual fee