DE69233442T2 - Verfahren zum selektiven Ätzen eines Metall-Oxids auf einem Tantal enthaltenden Material - Google Patents

Verfahren zum selektiven Ätzen eines Metall-Oxids auf einem Tantal enthaltenden Material Download PDF

Info

Publication number
DE69233442T2
DE69233442T2 DE69233442T DE69233442T DE69233442T2 DE 69233442 T2 DE69233442 T2 DE 69233442T2 DE 69233442 T DE69233442 T DE 69233442T DE 69233442 T DE69233442 T DE 69233442T DE 69233442 T2 DE69233442 T2 DE 69233442T2
Authority
DE
Germany
Prior art keywords
chamber
substrate
etching
gas
tantalum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69233442T
Other languages
English (en)
Other versions
DE69233442D1 (de
Inventor
Mitsushi Minato-ku Ikeda
Michio Minato-ku Murooka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69233442D1 publication Critical patent/DE69233442D1/de
Publication of DE69233442T2 publication Critical patent/DE69233442T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, und insbesondere ein Verfahren, das einen Strukturierungsprozeß zum Ätzen einer Oxidschicht auf einem Metallmaterial umfaßt.
  • Vor kurzem wurden Halbleiterdisplays entwickelt, die ein Aktivmatrixflüssigkristalldisplay (LCD) unter Verwendung eines Dünnschichttransistors (TFT) als eine Schalteinrichtung verwenden. Der LCD umfaßt ein TFT-Array unter Verwendung einer Schicht amorphen Siliziums (a-Si), das zur Bildung auf einem billigen Glassubstrat geeignet ist, um ein großformatiges, hochauflösendes, hochqualitatives Bild bereitzustellen. So können derartige Flachbildschirme mit relativ geringen Kosten bereitgestellt werden.
  • Der LCD umfaßt ein Array von TFTs (oder Pixeln) und, wie in 1 gezeigt, ist jeder derartige TFT (Tr) an einem Übergangspunkt zwischen jeder einer Vielzahl von Adreßleitungen (A1, A2, ... An) und jeder einer Vielzahl von Datenleitungen (Di, D2, ... Dn) vorgesehen. Jeder TFT (Tr) umfaß, wie gezeigt, drei Elektroden, wobei eine mit einer Pixelelektrode der Flüssigkristallzelle (LC) verbunden ist und die auch eine Elektrode einer Speicher-Kapazität (Cs) bildet, eine andere hiervon ist mit einer Datenleitung verbunden, und die dritte hiervon ist verbunden mit einer Adreßlinie. Obwohl nicht in 1 gezeigt, sind Insulationsschichten zwischen den Adreßlinien und den Datenlinien wie zwischen den Pixelelektroden und der Cs-Leitung bereitgestellt.
  • In dieser Struktur des TFT-Arrays sind, wenn ein elektrischer Kurzschluß zwischen einer Adreßleitung und einer Datenleitung auftritt, Leitungsdefekte in zwei kurzgeschlossenen Leitungen verursacht. Wenn ein elektrischer Kurzschluß zwischen einer Pixelelektrode und der Cs-Leitung des TFT auftritt, ist ein Punktdefekt verursacht.
  • Um diese Arten von elektrischen Kurzschlüssen zu verhindern, wurde ein Verfahren vorgeschlagen, bei dem eine anodische Oxidschicht, frei von Fehlstellen, verwendet wird, um die Oberfläche der Adreßleitungen und der Cs-Leitungen abzudecken. Gemäß der vorgeschlagenen Verfahren muß ein Abschnitt des anodischen Oxids, der ein Kontaktabschnitt sein soll, verbunden mit den Steuerschaltkreisen der Adreßleitungen oder einer Datenleitung geätzt werden. Alternativ ist der Kontaktabschnitt abgedeckt durch ein Widerstandsmaterial, um die Bildung einer anodischen Oxidschicht hierauf zu verhindern. Bei dieser letzten Methode ist ein zusätzlicher Photolithographieprozeß notwendig, um den Kontaktabschnitt zu bilden. Vom Standpunkt der Feststellungskosten ist die erste Methode wünschenswerter als die letztere Methode. Um das erste Ätzverfahren zu erreichen, muß ein selektives Ätzen nur der anodischen Oxidschicht auf dem Metallmaterial der Adreßleitungen und der Datenleitungen ausgeführt werden. Konventionell sind ein Tantal (Ta), eine Molybdenum-Tantal (Mo-Ta) Legierung, und eine Wolfram-Tantal (W-Ta) Legierung verwendet worden als Metallmaterial, aber ein effektives Verfahren zum se lektiven Ätzen der anodischen Oxidschicht dieser Materialien ohne Mitätzen des Metalls hiervon ist nicht bekannt.
  • Es wurde reaktives Ionätzen dieser Metalle und der Oxide hiervon vorgeschlagen. Zum Beispiel wurde ein Verfahren eines reaktiven Ionätzens (RIE) von Tantal unter Verwendung eines CF4-Gases oder eines CCl4-Gases vorgeschlagen, berichtet von Somekhard et al, Applied Optics: 1977, Seite 126. Ein Verfahren des reaktiven Ionätzens von TaOx unter Verwendung einer Gasmischung aus CF4 und O2 oder CF4 und H2 wurde berichtet von Seki et al, Journal of Electrochemical Society, 1983, Seite 2505.
  • Ein Trockenätzverfahren für Halbleiter unter Verwendung eines mikrowellenaktivierten Ätzgases ist in EP-A-0 418 540 offenbart (Sanyo Electric Co., Ltd.).
  • Ein Flüssigkristalldisplay mit einer Zwischenoxidschicht eines Elektrodenmaterials, wie Tantaloxid auf einer Tantalelektrode, ist beschrieben und dargestellt in der japanischen Patentpublikation JP 1283524 (Seiko Epson Corp.).
  • Jedoch ist ein selektives Ätzen der anodischen Oxidschicht mit einem Ätzratenverhältnis größer als eins, z. B. Ta2O5 auf dem Metallmaterial, z. B. Ta, nicht bekannt, da das selektive Ätzen von Ta2O5 gegen Ta im Allgemeinen eher zu erreichen ist. Auch in einem Naßätzverfahren ist ein selektives Ätzen von Ta2O5 auf Ta nicht bekannt.
  • Wie oben beschrieben, ist es bei den konventionellen Verfahren schwierig, die anodische Oxidschicht auf dem Metallmaterial selektiv mit einer Ätzrate größer als eins zu ätzen. Daher ist die Herstellung von einer Halbleitervorrichtung, die eine anodische Oxidschicht als Insulationsschicht verwendet, begrenzt.
  • Die Erfindung entstand im Hinblick auf die obigen Umstände und beruht auf der Aufgabe, ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitzustellen, wobei das Verfahren selektiv eine Oxidschicht eines Tantal umfassenden Metallmaterials ätzen kann, wie eine anodische Oxidschicht gegen ein Metallmaterial, wie eine Ta2O5-Schicht auf einer Ta-Schicht.
  • Um diese Aufgabe zu erreichen und gemäß dem Zweck der Erfindung wie ausgeführt und umfassend beschrieben, umfasst das Verfahren zur Herstellung einer Halbleitervorrichtung die Schritte:
    Bereitstellen eines Substrats, das ein Metallmaterial aufweist, einschließlich wenigstens eines aus Tantal, einer Tantalverbindung oder einer Legierung, die hauptsächlich Tantal aufweist;
    Bilden einer Oxidschicht aus einem Metallmaterial, einschließlich wenigstens eines aus Tantal, einer Tantalverbindung oder einer Legierung, die im wesentlichen Tantal enthält, auf einem Substrat, um ein Komposit bereitzustellen, daß das Substrat und die Oxidschicht beinhaltet;
    Platzieren des Komposits in eine erste Kammer;
    Aktivieren eines Ätzgases, einschließlich ein Flour enthaltendes Gas und ein Sauerstoff enthaltendes Gas, um elektrisch neutrale Radikale und andere Spezies in einer zweiten Kammer, entfernt von der ersten Kammer, zu bilden.
  • Selektives Einführen elektrisch neutraler Radikale vom aktivierten Ätzgas in die erste Kammer durch einen Gaseinführungsbereich;
    Ätzen der Oxidschicht unter Verwendung von lediglich elektrisch neutralen Radikalen vom Ätzgas gegen das Substrat.
  • Eine Legierung, die hauptsächlich Tantal enthält, impliziert eine Legierung, die mehr als die Hälfte Tantal in Atomprozent enthält.
  • Es wird außerdem ein Verfahren zur Herstellung eines Flüssigkristalldisplays bereitgestellt, mit den Schritten:
    Aktivieren eines Ätzgases, einschließlich eines Flour-enthaltendes Gases und eines Sauerstoffenthaltendes Gases um elektrisch neutrale Radikale und andere Spezies in einer zweiten Kammer, entfernt von der ersten Kammer, zu bilden;
    Selektivieren elektrisch neutraler Radikale vom aktivierten Ätzgas in die erste Kammer, durch einen Gaseinführungsbereich;
    Ätzen der Oxidschicht unter Verwendung von lediglich elektrisch neutralen Radikalen vom Ätzgas gegen das Substrat. Eine Legierung, die hauptsächlich Tantal impliziert, eine Legierung, die mehr als die Hälfte Tantal in Atomprozent enthält.
  • Es wird außerdem ein Verfahren zur Herstellung eines Flüssigkristalldisplays bereitgestellt mit den Schritten:
    Bereitstellen eines Substrats, daß ein Metallmaterial aufweist, einschließlich wenigstens eines aus Tantal, einer Tantalverbindung und einer Legierung, die im wesentlichen Tantal beinhaltet;
    Bilden einer anodischen Oxidschicht, des Substratmaterials um ein Komposit bereitzustellen, daß das Substrat und die Oxidschicht beinhaltet;
    Bilden einer Ätzmaske auf der anodischen Oxidschicht;
    Platzieren des Komposits in eine erste Kammer;
    Aktivieren einer Mischung Flour-enthaltenden Gases und eines Sauerstoff-enthaltenden Gases, um elektrisch neutrale Radikale und andere Spezies in einer zweiten Kammer, entfernt von der ersten Kammer, zu erzeugen;
    Selektives Einführen elektrisch neutraler Radikale von aktiviertem Ätzgas in die erste Kammer durch einen Gaseinführungsabschnitt; und
    ätzender Oxidschicht auf dem Substrat, selektiv gegen das Metallmaterial, das im Substrat eingeschlossen ist, durch Verwendung der Ätzmaske und durch Verwendung lediglich elektrisch neutraler Radikale, die aus dem aktiviertem Ätzgas ausgewählt sind.
  • Die Erfindung stellt darüberhinaus ein Verfahren zum selektiven Ätzen eines Metalloxids bereit, das auf einem Metall bereitgestellt ist, wobei das Metalloxid eine Ätzrate aufweist, die größer ist als die Metallätzrate, wobei das Verfahren die Schritte umfasst:
    Bereitstellen eines Metallsubstrates, einschließlich Tantal oder einer Legierung, die im wesentlichen Tantal beinhaltet, und Bilden einer Metalloxidschicht des Metallsubstrats auf dem Substrat, um ein Komposit herzustellen, daß das Substrat und die Oxidschicht einschließt;
    Platzieren des Komposits in einer ersten Kammer;
    Aktivieren eines Ätzgases, einschließend ein Flour-enthaltendes Gas und ein Sauerstoff-enthaltendes Gas, um Flour- und Sauerstoffradikale herzustellen, einschließend wenigstens elektrisch neutrale Radikale in einer zweiten Kammer, die von der ersten Kammer entfernt ist;
    Selektives Einführen elektrisch neutraler Radikale vom aktivierten Ätzgas in die erste Kammer durch einen Gaseinführungsabschnitt; und
    Ätzen der Oxidschicht unter Verwendung von lediglich elektrisch neutralen Radikalen vom Ätzgas, selektiv gegen das Metallsubstrat.
  • Die angefügten Zeichnungen, die eingefügt in und ein Teil der Beschreibung bilden, illustrieren Ausführungsformen der Erfindung auf dem Wege von nicht begrenzenden Beispielen und zusammen mit der Beschreibung dienen sie der Erläuterung von Objekten, Vorteilen und Prinzipien der Erfindung.
  • In den Zeichnungen ist,
  • 1 ein partielles Schaltkreisdiagramm eines konventionellen LCDs mit einem TFT-Array;
  • 2 ein schematischer Querschnitt, zeigend eine Ätzvorrichtung, die zur Durchführung der Erfindung verwendet wird;
  • 3 bis 6 Graphen, die die Leistungcharakteristik der in 2 gezeigten Vorrichtung erläutern;
  • 7(a) eine fragmentarische Draufsicht, darstellend eine Halbleitervorrichtung, gebildet gemäß einer ersten Ausbildungsführungsform der Erfindung;
  • 7(b) ein fragmentarischer Querschnitt entlang der Linie A–A' der 7(a);
  • 7(c) ein fragmentarischer Querschnitt entlang der Linie B–B' der 7(a);
  • 8(a) eine fragmentarische Draufsicht, darstellend eine Halbleitervorrichtung, die gemäß einer zweiten Ausführungsform der Erfindung gebildet ist;
  • 8(b) ein fragmentarischer Querschnitt entlang der Linie A–A' der 8(a);
  • 8(c) ein fragmentarischer Querschnitt entlang der Linie B–B' der 8(a).
  • Ein schematischer Querschnitt einer Ätzvorrichtung, die zur Anwendung der Erfindung verwendet wird, ist in 2 der angefügten Zeichnung gezeigt. Die dargestellte Vorrichtung ist ein sogenannter Abstromtyp einer chemischen Trockenätz(CDE)-Vorrichtung.
  • Ein Komposit 10, umfassend Metall und ein Metalloxid, das geätzt werden soll, ist auf einem Halter 12 in einer Kammer 14 platziert. Zum Beispiel kann das Komposit die Form eines Substrates aus Silicium (Si) oder Silica (SiO2) mit einer Schicht aus Tantal (Ta) und einer Schicht aus Tantaloxid (Ta2O5) sein, die durch anodische Oxidation oder einer thermischen Oxidation hierauf gebildet sind. Das Komposit kann andere Mehrschichtformen umfassen, jedoch, solch eine Schicht aus Metall wie Ta und ein Oxid dieses Metalls, bei dem selektives Ätzen einer Schicht, gegen eine andere Schicht, gewünscht ist. Ein Ätzgas wird in die Kammer 14 durch eine Röhre 16 geführt und eine Mikrowellenentladungsröhre 18 ist außerhalb der Röhre 118 an einer, von der Kammer 14 beabstandeten Position bereitgestellt. Eine Mikrowellenleistungsquelle 20 ist mit der Entladungsröhre 18 verbunden. Das Ätzgas, das durch die Röhre 16 bereitgestellt ist, wird an der Entladungsröhre 18 aktiviert und elektrisch neutrale aktive Spezien des Ätzgases werden selektiv in die Kammer 14 eingeführt.
  • Zum Beispiel, wenn eine Mischung von CF4 und O2 verwendet wird als Ätzgas, sind Radikale, wie CF3*, CF2*, CF*, F*, und O*, durch die Entladungsröhre 18 erzeugt und in die Kammer 14 eingeführt. Dies ist möglich, da die Radikale eine Lebensdauer haben, die lang genug ist, um in die Röhre 16 von der Entladungsröhre 18 zu der Kammer 14 getragen zu werden. Ionen, wie CFx+, oder Elektronen werden auch durch die Ladungsröhre erzeugt, aber haben eine wesentlich kürzere Lebensdauer, sodaß sie nicht in die Kammer 14 getragen werden. Ein wichtiges Merkmal der CDE-Vorrichtung ist, daß nur elektrisch neutrale Radikale, die durch die Ladungsröhre aktiviert werden und in die Kammer getragen werden, zum Äzten verwendet werden.
  • Das verbleibende Ätzgas wird durch die Entlee rungsröhre 22 abgesaugt. Das Ätzgas ist in die Kammer 14 eingeführt, nachdem der Innenraum der Kammer 14 vollständig durch eine Vakuumpumpe (nicht dargestellt) durch die Absaugröhre 22 evakuiert ist. Der Innenraum der Kammer wird auf einen gewünschten Druck in dem Ätzprozess gesetzt.
  • Durch Experimente erhaltene Daten, die mit der Ätzvorrichtung der 2 erhalten wurden, sind durch Graphen in den 3 bis 6 dargestellt.
  • Auf diese Weise zeigt der Graph der 3 die Ätzraten von verschiedenen Materialien, wie TaOx, Ta, TaNOx, TaN, MoTaOx, MoTa, SiO2, und a-Si (PCVD abgeschiedenes amorphes Silicium), gegen ein Strömungsverhältnis von O2/CF4. Die gezeigten Daten wurden in einem ersten Experiment erhalten, das unter Bedingung mit einer Substrattemperatur von 100°C, 180 sccm (Standart-Kubik-Zentimeter-pro-Minute) CF4 Strömungsrate, und 600 W Mikrowellenleistung durchgeführt wurde.
  • Gemäß 3 betrug ein selektives Ätzratenverhältnis oder "Selektivität" von TaOx/Ta mehr als 1 oder um 2, wenn der O2/CF4 Quotient größer als 2 war. Die Selektivität von TaNOx/TaN war größer als 2 in dem gesamten Bereich von O2/CF4 Quotienten und eine Selektivität größer als 6 wurde erhalten, wenn der O2/CF4 Quotient größer als 2 war. Die Selektivität von MoTaOx/MoTa war größer als 1 in dem gesamten Bereich von O2CF4 Quotienten und eine hohe Selektivität größer als 2 wurde erhalten, wenn O2CF4 Quotienten 1 bis 2 betrugen. Si gegen TaOx hat eine Selektivität größer als 1 in dem gesamten Bereich von O2CF4 Quotienten und ein hohe Selektivität als 2 wurde erhalten, wenn O2CF4 Quotienten größer als 3 waren. Auch weisen Photoresist-Schichten (nicht dargestellt) eine ausreichende Selektivität gegen TaOx in dem gesamten Bereich von O2CF4 Quotienten auf. Bei mehr als ein μm Lack, was mehrfach dicker ist als Oxidschichten, ist die dicke Lackschicht nach dem TaOx-Ätzen verblieben.
  • In 4 sind die Ätzraten von verschiedenen Materialien, wobei die Symbole die gleichen sind wie beim ersten Experiment, aufgezeichnet gegen das Strömungsverhältnis von O2/C2F6. Dieses zweite Experiment verwendet C2F6-Gas, unterschiedlich vom ersten Experiment, und wurde unter Bedingungen mit einer Substrattemperatur von 100°C, einer C2F6 Strömungsrate von 150 sccm, und 600 W Mikrowellenleistung durchgeführt.
  • Wie offensichtlich anhand von 4 erkennbar, wurde ein Selektivitätsverhältnis von TaOx/Ta größer als 2 erhalten, mit einem O2/C2F6 Quotienten größer als 4. Ein Selektivitätsverhältnis von TaNOx/TaN war größer als 1 gegen den Gesamtbereich der Strömungsverhältnisse und die Selektivität größer als 3 wurde erhalten mit einem Strömungsverhältnis größer als 2. Die Selektivität für MoTaOx/MoTa größer als 4 wurde für alle Bereiche der Strömungsverhältnisse erreicht. Ein Lack (Photolack; nicht dargestellt) mit einer Selektivität gegenüber Metall oder Metalloxid wird als eine Ätzmaske verwendet.
  • Für die Fälle der 3 und 4 variiert die Selektivität von TaNOx/TaN, wenn die Zusammensetzung und die Selektivität zunimmt, wie der N-Bestandteil zunimmt. Für MoTaOx/MoTa, betrug in diesem Fall die Zusammensetzung 65% Ta und 35% Mo, aber ähnliche Selektivitäten wurden für andere Kompositionen erhalten.
  • Der Graph von 5 zeigt eine Ätzrate von verschiedenen Materialien, ähnlicher zu denen im ersten Experiment verwendeten, gegen die Mikrowellenleistung. Die Temperatur des Substrats betrug 100°C, die Strömungsrate von CF4 betrug 180 sccm, und die Strömungsrate von O2 betrug 720 sccm. Es ist offensichtlich anhand von 5, daß, wenn die Mikrowellenleistung 600 bis 800 W betrug, daß ein selektives Ätzen von anodischen Oxidschichten gegen Metallmaterialien erreicht werden konnte. Auch 500 W Mikrowellenleistung können das selektive Ätzen von TaOx/Ta oder TaNOx/TaN realisieren.
  • Der Graph von 6 zeigt die Selektivität (Oxid/Metall) und eine Ätzrate gegen die Temperatur in der Kammer 14. Die in 6 gezeigten Daten wurden erhalten mit einer CF4 Strömungsrate von 180 sccm, einer O2 Strömungsrate von 900 sccm, einer Mikrowellenleistung von 600 W, und einem Druck von 300 a. Gemäß dem Graph von 6, wurde eine Selektivität/Q von mehr als 2 erhalten, in dem Bereich von einer Raumtemperatur bis zu 150°C, und wahrscheinlich bis zu 180°C. Ätzdrucke von 30 Pa bis zu 300 Pa können zum selektiven Ätzen verwendet werden.
  • Die dargestellte Verwendung basiert im wesentlichen Teil auf Informationen, die von den oben beschriebenen Experimenten erhalten wurden und kann vollständiger anhand der detaillierten Beschreibung der beipielhaften Ausführungsgbeispiele verstanden werden, die folgen. Ein erstes derartiges Ausführungsbeispiel der Erfindung ist anwendbar, zum Beispiel, um ein Flüssigkristall-Display herzustellen und wird unter Bezugnahme auf die 7(a), 7(b) und 7(c) der Zeichnung beschrieben.
  • Wie in diesen Figuren gezeigt, ist eine Tantalschicht 32 gebildet durch ein Sputter-Verfahren auf einem Glassubstrat 30 und strukturiert, um eine Adreßleitung 32a, eine Cs-Leitung 32b und einen Kontaktabschnitt 32c zu bilden. Die exponierten Oberflächen des strukturierten Tantals sind in Zitronensäure eingetaucht und bei einem konstanten Strom, z. B. 0,5 mA/cm2, oxidiert, bei einer Spannung bis zu 150 V. Nach der Konstantstromoxidation ist das strukturierte Tantal oxidiert bei einer konstanten Spannung, z. B. 150 V, und 300 nm TaOx anodische Oxidschichten 34a, 34b und 34c sind auf den Oberflächen des Tantal gebildet. Nachdem die TaOx anodischen Oxidschichten derart gebildet sind, sind eine 300 nm SiOx-Schicht 36, eine 350 nm a-Si Schicht und 50 nm n+ a-Si Schicht aufeinanderfolgend durch bekannte Plasma-CVD-Verfahren gebildet und eine a-Si-Insel 42 ist durch Strukturieren der gestapelten a-Si-Schicht gebildet. Als nächstes wird eine 100 nm ITO-Schicht 40 aufgesputtert, um eine TFT-Elektrode 40 zu bilden. Ein Abschnitt der SiOx-Schicht 36 ist unter Verwendung einer gepufferten Fluß?säurelösung geätzt, um die Kontaktlochabschnitte der TaOx-Schichten 34a, 34b, 34c freizulegen. Hiernach werden die freigelegten Abschnitte der TaOx-Schicht durch ein CDE-Verfahren geätzt, wie oben beschrieben, um die unten liegenden Oberflächenabschnitte der Tantalschicht 32a, 32b, 32c freizulegen.
  • Um die freigelegten Abschnitte der TaOx-Schichten freizulegen, ist das Substrat 30, mit den Schichten hierauf, in einer Kammer platziert, wie sie oben unter Bezugnahme auf 2 beschrieben wurde. Eine Gasmixtur aus CF4/C2 wird verwendet mit einer CF4 Strömungsrate von 180 sccm, einer O2 Strömungsrate von 900 sccm, einer Temperatur des Substrats 30 von 100°C, und einer Mikrowellenleistung von 600 W. Während des Ätzschritts werden die freigelegten Kontaktlochabschnitte der TaOx-Schichten 34a, 34b und 34c selektiv geätzt ohne oder nur mit geringem Ätzen der Unterschichtabschnitte des Tantals 32a, 32b, und 32c.
  • Nach den Ätzschritten werden Mo und Al auf das Substrat vakuum-gesputtert, um eine Source 44a, eine Drain 44b, eine Datenleitung 44c, einen Kontaktabschnitt 44d und ein gestapelten Abschnitt 44e auf der Adreßleitung 32a zu bilden. Dann wird eine n+ a-Si-Schicht des Kanalabschnitts mit CDE geätzt.
  • In den bekannten Verfahren sind Abschnitte, in denen Kontaktlöcher gebildet werden, abgedeckt durch einen Photolackfilm, der nicht anodisch oxidiert wird. Jedoch werden im Photolithographieprozeß Defekte durch Staub auf der Maske verursacht, wie elektrische Kurzschlüsse auf den Leitungen, verursacht durch den verbleibenden Photolackfilm. Daher kann eine zufriedenstellenden Lösung nicht erreicht werden.
  • Auf der anderen Seite, gemäß dem ersten Ausführungsbeispiel der Erfindung, werden TaOx-Schichten 34a, 34b und 34c gegen Ta-Schichten 32a, 32b und 32c durch Setzen des Strömungsverhältnis von (O2/CF4) des Ätzgases mit hoher Selektivität geätzt. Demzufolge ist die Ausbeute bei der Herstellung der Vorrichtung verbessert. Auch kann, wie in 7 gezeigt, die Al/Mo-Schicht 44e verwendet werden, um den Wiederstand von der Adreßleitung 32a (z. B.) durch Bilden eines verlängerten Kontaktloches für die Schicht 44e oder durch Bilden mehrfacher Kontaktlöcher, die durch die Schichten 44e auf der Leitung 32a, kurzgeschlossen sind, zu reduzieren. Gemäß den konventionellen Verfahren zur anodischen Oxidation unter Verwendung eines Photolackfilms, kann der Widerstand nicht reduziert werden, da die Zitronensäure unter den Photolack eindringt und eine anodische Oxidschicht auf dem Material 32a gebildet wird.
  • 8(a) ist eine Draufsicht, zeigend ein zweites Ausführungsbeispiel der Erfindung. Das zweite Ausführungsbeispiel ist geeignet für ein Verfahren zur Herstellung eines Flüssigkristall Displays unter Verwendung von Metall-Insulator-Metall (MIM). 8(b) und
  • 8(c) zeigen die Querschnitte entlang der Linie A–A' und der Linie B–B', in 8(a). In 8(a), 8(b) und 8(c), sind 30 nm TaNx-Schicht (N = 43 atm %) und dann eine 220 nm Ta-Schicht, gebildet auf einem Glassubstrat 4. Diese Schichten 4, 48 sind durch ein CDE-Verfahren strukturiert, die unten liegenden Leitungen 50, 52 zu bilden.
  • Als nächstes werden die freiliegenden Oberflächen der unten liegenden Leitungen 50, 52 in eine 0,1%ige Zitronensäure eingetaucht und mit einem konstanten Strom oxidiert, bei der die Spannung bis zu 25 V ansteigt, und dann bei einer konstanten Spannung von 25 V für eine Stunde oxidiert, um eine anodische Oxidschicht 54, 56 zu bilden. Dann wird eine 100 nm ITO-Schicht abgeschieden und strukturiert, um eine Display-Elektrode zu bilden. Da der nächste Schritt, gewünschte Kontaktlochabschnitte der anodischen Oxidschicht 54, 56 auf unten liegenden Leitungen 50, 52 selektiv gemäß einem CDE-Verfahren unter Bedingung zu ätzen, kann demzufolge die anodischen Oxidschichten 54, 56 vollständig mit einer hohen Selektivität gegen den TaNx-Schicht 50-1, 5/2/1 und der Ta-Schicht 50-2, 52-2 geätzt werden.
  • Die Bedingung ist, z. B., daß eine Gasmischung aus O2/C2F6 verwendet wird mit einer O2 Strömungsrate von 900 sccm, einer C2F6 Strömungsrate von 150 sccm und einer Mikrowellenleistung von 600 W. Nach diesen Schritten ist eine 100 nm Chromschicht gebildet auf dem Substrat, gefolgt durch die Bildung einer aufliegenden Leitung 58 einer MIM-Einrichtung, eine gestapelte Chromschicht 60, um den Widerstand der Leitung zu reduzieren, und eine gestapelte Oxidschicht 62 auf dem Kontaktabschnitt.
  • Gemäß dem zweiten Ausführungsbeispiel kann, da die anodischen Oxidschichten (TaOx) 54, 56 auf der Ta-Schicht 50-2, 52-2 selektiv geätzt gegen die TaN- Schichten 50-1, 52-1 und die Ta-Schicht 50-2, 52-1 können, Kontaktlöcher wiederholbar gebildet werden.
  • Daher kann ein Schutz der Oberfläche der anodischen Oxidation realisiert werden und die Ausbeute bei der Vorrichtungsherstellung kann verbessert werden.
  • Andere denkbare Modifikationen werden als innerhalb des Umfangs der Erfindung liegend angesehen. In den obigen Ausführungsbeispielen werden z. B. eine Ab-Strom-CDE-Vorrichtung verwendet, aber eine Plasma-Ätz-Vorrichtung derart, daß ein Ätzgas durch eine Plasmaentladung aktiviert ist, und das aktivierte Gas in die Kammer eingeführt ist, getrennt von dem Gasaktivierungsabschnitt, kann für die Ausführungsbeispiele ohne jede Beschädigung für das Substrat verwendet werden.
  • Auch ist das Verfahren gemäß der Erfindung geeignet zum Herstellen einer Kapazität, wie eine Ta-Kapazität unter Verwendung einer TaOx-Schicht, wie ein TFT-Array. Eine gemäß der Erfindung zu ätzende Schicht, kann eine anodische Oxidschicht auf einer Ta-N-Legierung, einer Mo-Ta-Legierung, einer Ta-W-Legierung, einer Ta-Nb-Legierung und einer Legierung aus diesen Materialien oder anodischen Oxidschichten aus Nitritschichten aus einer Mo-Ta-Legierung, einer Ta-W-Legierung, einer TaNb-Legierung und einer Legierung einer dieser Materialien sein.
  • Eine Struktur der Leitungen (Metallmaterialien) kann Ta, Ta-W, Ta-Mo, Ta-Nb oder eine Legierung dieser Materialien oder eine gestapelte Schicht sein, die Materialien und eine Nitritschicht dieser Materialien aufweist. In diesem Fall kann wenigstens eine Oberfläche dieser Materialien abgedeckt sein durch eine anodische Oxidschicht. Auch kann anstelle einer anodischen Oxidschicht eine thermische Oxidschicht, eine CVD- Schicht oder eine evaporierte Schicht verwendet werden.
  • Darüberhinaus ist das Verfahren gemäß der Erfindung anwendbar, um eine anodische Oxidschicht eines Metalls oder einer Legierung, wie oben beschrieben, zu ätzen auf einem Substrat wie ein Si-Substrat. Zum Beispiel kann ein selektives Ätzen einer Kapazitätsinsulationsschicht, wie eine Ta2O5-Schicht eines DRAM gegen ein Si-Substrat durchgeführt werden. Ätzen einer gemischten Struktur umfassend eine Ta-Legierung und die Oxidschicht auf der Ta-Legierung kann durchgeführt werden.
  • Eine Lösung, die in der anodischen Oxidation verwendet wird, ist nicht begrenzt auf Zitronsäure, sondern auch eine Phosphorsäure, eine Essigsäure, eine Oxalsäure, oder eine zu einem Alkohol oder einem Glykol zugefügte Flüssigkeit zu diesen Säuren, kann verwendet werden. Diese Erfindung ist nicht begrenzt auf anodische Oxide auf Ta-Legierungen. Thermische Oxide oder Oxide, die durch andere Verfahren wie CVD und Plasma-Oxidation auf Ta-Legierung gebildet werden sind anwendbar.
  • Die Struktur der TFT ist auch nicht begrenzt auf die Ausführungsbeispiele, sondern auch eine Struktur mit einem Ätz-Stopp über der Kanalregion kann angewendet werden. Auch sind das Gate oder die Cs-Leitung nicht begrenzt auf eine Einzel-Ta-Schicht, sondern auch eine gestapelte Schicht mit einer oben beschriebenen Legierung. Der Gate-Insulator ist nicht begrenzt auf SiO2 und andere Materialien wie SiNx können verwendet werden.

Claims (12)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, die folgenden Schritte aufweisend: Bereitstellen eines Substrates, das ein Metallmaterial aufweist, einschließend wenigstens eines aus Tantal, einer Tantalverbindung oder einer Legierung, die hauptsächlich Tantal aufweist; Bilden einer Oxidschicht aus einem Metallmaterial, einschließend wenigstens eines aus Tantal, einer Tantalverbindung und einer Legierung, die im wesentlichen Tantal enthält, auf dem Substrat, um ein Komposit bereitzustellen, das das Substrat und die Oxidschicht beinhaltet; Platzieren des Komposites in eine erste Kammer; Aktivieren eines Ätzgases, einschließend ein Fluor enthaltendes Gas und ein Sauerstoff enthaltendes Gas, um elektrisch neutrale Radikale und andere Spezies in einer zweiten Kammer, entfernt von der ersten Kammer, zu bilden, selektives Einführen elektrisch neutraler Radikale vom aktivierten Ätzgas in die erste Kammer durch einen Gaseinführungsbereich; und Ätzen der Oxidschicht unter Verwendung von lediglich den elektrisch neutralen Radikalen vom Ätzgas, selektiv gegen das Substrat.
  2. Verfahren zur Herstellung einer Flüssigkristalldisplayvorrichtung, aufweisend die folgenden Schritte: Bereitstellen eines Substrates, das ein Metallmaterial aufweist, einschließend wenigstens eines aus Tantal, einer Tantalverbindung und einer Legierung, die im wesentlichen Tantal beinhaltet; Bilden einer anodischen Oxidschicht des Substratmetallmaterials, um ein Komposit bereitzustellen, das das Substrat und die Oxidschicht beinhaltet; Bilden einer Ätzmaske auf der anodischen Oxidschicht; Platzieren des Komposites in eine erste Kammer; Aktivieren einer Mischung eines Fluor enthaltenden Gases und eines Sauerstoff enthaltenden Gases, um elektrisch neutrale Radikale und andere Spezies in einer zweiten Kammer, entfernt von der ersten Kammer, zu erzeugen; selektives Einführen elektrisch neutraler Radikale vom aktivierten Ätzgas in die erste Kammer durch einen Gaseinführungsabschnitt; und Ätzen der Oxidschicht auf dem Substrat, selektiv gegen das Metallmaterial, das im Substrat eingeschlossen ist, durch Verwendung der Ätzmaske und durch Verwendung lediglich der elektrisch neutralen Radikale, die aus dem aktivierten Ätzgas ausgewählt sind.
  3. Verfahren zum selektiven Ätzen eines Metalloxides, das auf einem Metall bereitgestellt wird, wobei das Metalloxid eine Ätzrate aufweist, die höher ist als die Metallätzrate, wobei das Verfahren die folgenden Schritte aufweist: Bereitstellen eines Metallsubstrates, einschließend Tantal oder eine Legierung, die im wesentlichen Tantal beinhaltet, und Bilden einer Metalloxidschicht des Metallsubstrates auf dem Substrat, um ein Komposit bereitzustellen, das das Substrat und die Oxidschicht einschließt; Platzieren des Komposites in eine erste Kammer; Aktivieren eines Ätzgases, einschließend ein Fluor enthaltendes Gas und ein Sauerstoff enthaltendes Gas, um Fluor- und Sauerstoffradikale zu erzeugen, einschließend wenigstens elektrisch neutrale Radikale in einer zweiten Kammer, die von der ersten Kammer entfernt ist; selektives Einführen elektrisch neutraler Radikale vom aktivierten Ätzgas in die erste Kammer durch einen Gaseinführungsabschnitt; und Ätzen der Oxidschicht unter Verwendung von lediglich elektrisch neutralen Radikalen vom Ätzgas, selektiv gegen das Metallsubstrat.
  4. Verfahren nach einem der vorherigen Ansprüche, wobei das Fluor enthaltende Gas der Formel CnF2n+2 genügt, wobei n eine ganze Zahl von wenigstens 1 ist.
  5. Verfahren nach einem der vorherigen Ansprüche, wobei der Aktivierungsschritt das Bereitstellen von Leistung beinhaltet, um das Ätzgas in einer Entladungsröhre zu aktivieren.
  6. Verfahren nach Anspruch 5, wobei die zugeführte Leistung im Bereich von 500 W bis 800 W für eine Mikrowellenentladungsaktivierung beträgt.
  7. Verfahren nach einem der Ansprüche 1, 2 oder 4 bis 6, weiterhin aufweisend einen Schritt der Temperatursteuerung, um die Temperatur des Substrats im Bereich von Raumtemperatur bis 150°C während des Ätzschrittes aufrechtzuerhalten.
  8. Verfahren nach einem der vorherigen Ansprüche, wobei der Aktivierungsschritt das Einstellen eines Flußverhältnisses von Sauerstoff enthaltendem Gas zu Fluor enthaltendem Gas auf mehr als 2 einschließt.
  9. Verfahren nach Anspruch 1 oder 2, wobei das Substrat weiterhin Silizium beinhaltet.
  10. Verfahren nach einem der Ansprüche 2 oder 4 bis 9, wobei das aktivierte Ätzgas in die erste Kammer aus der zweiten Kammer durch eine Gaseinführungsröhre eingeführt wird.
  11. Verfahren nach einem der Ansprüche 2 oder 4 bis 10, wobei die selektive Einführung der elektrisch neutralen Radikale in die erste Kammer beeinflußt/bewirkt wird durch die Bestimmung der Länge einer Gaseinführungsröhre.
  12. Verfahren nach einem der Ansprüche 2 oder 4 bis 11, wobei das aktivierte Ätzgas eingeführt wird in die erste Kammer durch eine Masche aus Metall, die erste Kammer und die zweite Kammer separierend.
DE69233442T 1991-12-18 1992-12-16 Verfahren zum selektiven Ätzen eines Metall-Oxids auf einem Tantal enthaltenden Material Expired - Lifetime DE69233442T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33496991 1991-12-18
JP33496991A JP3160336B2 (ja) 1991-12-18 1991-12-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE69233442D1 DE69233442D1 (de) 2004-12-09
DE69233442T2 true DE69233442T2 (de) 2005-11-24

Family

ID=18283254

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69233442T Expired - Lifetime DE69233442T2 (de) 1991-12-18 1992-12-16 Verfahren zum selektiven Ätzen eines Metall-Oxids auf einem Tantal enthaltenden Material

Country Status (5)

Country Link
US (1) US5431773A (de)
EP (1) EP0547884B1 (de)
JP (1) JP3160336B2 (de)
KR (1) KR970007104B1 (de)
DE (1) DE69233442T2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861672A (en) * 1993-02-10 1999-01-19 Seiko Epson Corporation Nonlinear resistance element, manufacturing fabrication method thereof, and liquid crystal display device
JPH09266179A (ja) * 1996-03-29 1997-10-07 Nec Corp タングステン合金電極および配線
US6054392A (en) * 1997-05-27 2000-04-25 Mitsubishi Denki Kabushiki Kaisha Active matrix substrate and method of forming a contact hole in the same
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
US6086777A (en) * 1998-07-02 2000-07-11 Advanced Micro Devices, Inc. Tantalum barrier metal removal by using CF4 /o2 plasma dry etch
DE19856084C2 (de) * 1998-12-04 2002-07-11 Infineon Technologies Ag Verfahren zur Herstellung einer Metalloxidschicht bzw. einer strukturierten Metalloxidschicht
DE19856082C1 (de) * 1998-12-04 2000-07-27 Siemens Ag Verfahren zum Strukturieren einer metallhaltigen Schicht
US6184128B1 (en) 2000-01-31 2001-02-06 Advanced Micro Devices, Inc. Method using a thin resist mask for dual damascene stop layer etch
US20060003485A1 (en) * 2004-06-30 2006-01-05 Hoffman Randy L Devices and methods of making the same
JP7362258B2 (ja) * 2019-02-08 2023-10-17 東京エレクトロン株式会社 基板処理方法及び成膜システム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4158613A (en) * 1978-12-04 1979-06-19 Burroughs Corporation Method of forming a metal interconnect structure for integrated circuits
US4718976A (en) * 1982-03-31 1988-01-12 Fujitsu Limited Process and apparatus for plasma treatment
US4687544A (en) * 1985-05-17 1987-08-18 Emergent Technologies Corporation Method and apparatus for dry processing of substrates
US4711698A (en) * 1985-07-15 1987-12-08 Texas Instruments Incorporated Silicon oxide thin film etching process
US4789645A (en) * 1987-04-20 1988-12-06 Eaton Corporation Method for fabrication of monolithic integrated circuits
JPS6483125A (en) * 1987-09-25 1989-03-28 Chino Corp Two dimensional radiation thermometer
GB2213639B (en) * 1987-12-10 1990-11-07 Seiko Epson Corp "non-linear device, e.g. for a liquid crystal display"
EP0418540A3 (en) * 1989-08-11 1991-08-07 Sanyo Electric Co., Ltd. Dry etching method
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers

Also Published As

Publication number Publication date
EP0547884A1 (de) 1993-06-23
KR970007104B1 (ko) 1997-05-02
KR930014815A (ko) 1993-07-23
DE69233442D1 (de) 2004-12-09
US5431773A (en) 1995-07-11
EP0547884B1 (de) 2004-11-03
JPH05166763A (ja) 1993-07-02
JP3160336B2 (ja) 2001-04-25

Similar Documents

Publication Publication Date Title
DE69110563T2 (de) Flüssigkristall-Anzeigevorrichtung.
DE19727212C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel
DE69729913T2 (de) Ätzverfahren zum Herstellen von Metallfilmstrukturen mit abgeschrägten Seitenwänden
DE3636220C2 (de) Verfahren zum Formen von Gate-Elektrodenmaterial in einem invertierten Dünnfilm-Feldeffekttransistor
DE69435045T2 (de) Halbleiter-Anordnung und Herstellungsverfahren dafür
DE69125260T2 (de) Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen
DE69212383T2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE69215461T2 (de) Flüssigkristall-Anzeigevorrichtung
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE19808989B4 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE19808990C2 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE4337849C2 (de) Signalleitungsstruktur für eine Dünnfilmtransistor-Flüssigkristallanzeige und Verfahren zur Herstellung derselben
DE69219073T2 (de) Dünnfilm-Transistor mit einer Schutzschicht und Verfahren zur Herstellung
DE102008062482B4 (de) Dünnschichttransistor und Verfahren zu dessen Herstellung
DE3486325T2 (de) Verfahren zur Herstellung von Rückwänden für Flachbildschirme.
DE3245313C2 (de) Verfahren zur Herstellung eines Dünnfilm-Transistors
DE3881978T2 (de) Duennschichttransistoren-matrix.
DE102014118443A1 (de) Array-Substrat, Verfahren zu dessen Herstellung und Flüssigkristallanzeigefeld
EP0654817A1 (de) Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
DE19839063A1 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE19809084A1 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE10150432A1 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE19710248C2 (de) Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür
DE3502911A1 (de) Duennfilm-transistor
DE19623292A1 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R071 Expiry of right

Ref document number: 547884

Country of ref document: EP