JP3160336B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3160336B2
JP3160336B2 JP33496991A JP33496991A JP3160336B2 JP 3160336 B2 JP3160336 B2 JP 3160336B2 JP 33496991 A JP33496991 A JP 33496991A JP 33496991 A JP33496991 A JP 33496991A JP 3160336 B2 JP3160336 B2 JP 3160336B2
Authority
JP
Japan
Prior art keywords
gas containing
oxide film
film
gas
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33496991A
Other languages
English (en)
Other versions
JPH05166763A (ja
Inventor
光志 池田
三千男 室岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP33496991A priority Critical patent/JP3160336B2/ja
Priority to DE69233442T priority patent/DE69233442T2/de
Priority to EP92311493A priority patent/EP0547884B1/en
Priority to US07/991,954 priority patent/US5431773A/en
Priority to KR1019920024860A priority patent/KR970007104B1/ko
Publication of JPH05166763A publication Critical patent/JPH05166763A/ja
Application granted granted Critical
Publication of JP3160336B2 publication Critical patent/JP3160336B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体製造技術に係わ
り、特に金属膜上の酸化膜をエッチングによりパターニ
ングする工程を含む半導体装置の製造方法と液晶表示装
置の製造方法に関する。
【０００２】
【従来の技術】近年、スイッチング素子として薄膜トラ
ンジスタ（ＴＦＴ）を用いたアクティブマトリックス型
液晶表示装置（ＬＣＤ）が注目されている。この装置で
は、安価なガラス基板上に低温成膜ができる非晶質シリ
コン（ａ−Ｓｉ）膜を用いてＴＦＴアレイを構成するこ
とにより、大面積，高精細，高画質，かつ安価なフラッ
トパネルディスプレイを実現することができる。
【０００３】この種のディスプレイは図８に示すような
画素アレイにより構成される。この画素アレイには、ア
ドレス線（Ａ）とデータ線（Ｄ）の交差点にＴＦＴ（Ｔ
ｒ）が設けられ、液晶セル（ＬＣ）に接続された画素電
極には蓄積容量（Ｃｓ）が設けられている。アドレス線
Ａとデータ線Ｄの間及び画素電極とＣｓ線の間は、それ
ぞれ絶縁膜により絶縁されている。ここで、アドレス線
Ａとデータ線Ｄがショートすると２本の線欠陥が発生
し、画素電極とＣｓ線がショートすると点欠陥が発生す
る。このようなアドレス／データ線間ショートや画素電
極／Ｃｓ線間ショートを防ぐために、アドレス線Ａ又は
Ｃｓ線の表面をピンホールのない陽極酸化膜で覆い、上
記のショートを防ぐことが提案されている。
【０００４】ところで、このような構成においては、ア
ドレス線又はＣｓ線と電気的接触を取るコンタクト部の
陽極酸化膜を除去することが必要となる。或いは、陽極
酸化膜を形成する際に、コンタクト部を何等かの物質で
覆い、陽極酸化膜を形成させないことが必要である。し
かし、後者の場合には、パターニング工程が１回余分に
必要となる。このため、コストの観点より前者の陽極酸
化膜を除去する工程が望ましい。このようなエッチング
工程においては、酸化膜の下にある金属との選択エッチ
ングが必要である。
【０００５】従来、陽極酸化膜を形成する金属として
は、Ｔａ，Ｍｏ−Ｔａ合金，Ｗ−Ｔａ合金が用いられて
いるが、これらの金属とその陽極酸化膜に対しては良好
な選択エッチングの方法は知られていなかった。例え
ば、Ｔａに対してはＣＦ4 又はＣＣｌ4 によるＲＩＥ
（リアクティブイオンエッチング）によりエッチングで
きることが報告されており（Somekhard et al, Applied
Optics; 1977,p126）、ＴａＯｘに対してはＣＦ4 とＨ
2 或いはＯ2 の混合ガスによるＲＩＥでエッチングでき
ることが報告されている（Seki et al, Journal of Ele
ctrochemicalSociety, 1983, p2505）。しかしながら、
Ｔａに対するＴａ2 Ｏ5 の選択エッチングは一般に非常
に困難であり、未だ報告されていない。また、通常の薬
品を用いたウェットエッチングでもＴａに対するＴａ2
Ｏ5 の選択エッチングの方法は知られていない。
【０００６】
【発明が解決しようとする課題】このように従来、金属
膜上の陽極酸化膜を下地金属に対して十分な選択性を持
たせてエッチングすることは困難であり、これが層間の
絶縁に陽極酸化膜を用いた半導体装置の製造を阻害する
要因となっていた。
【０００７】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、Ｔａ等の金属膜上の酸
化膜を下地の金属膜に対して十分な選択比でエッチング
することができ、層間絶縁に陽極酸化膜等を使用した各
種半導体装置の製造に適した半導体装置の製造方法を提
供することにある。
【０００８】
【課題を解決するための手段】本発明は、上記課題を解
決するために、次のような構成を採用している。
【０００９】即ち本発明は、Ｔａ又はＴａを主成分とす
る合金からなる金属膜上に形成された該金属膜の酸化物
膜をパターニングする工程を含む半導体装置（又は液晶
表示装置）の製造方法において、弗素を含むガスと水素
を含むガスを励起し、この励起された活性種を反応室に
導入して、酸化物膜を選択的にエッチングすることを特
徴とし、さらに弗素を含むガスと酸素を含むガスの流量
比が、弗素を含むガスに対して酸素を含むガスが２以上
であることを特徴としている。
【００１０】
【作用】本発明によれば、ダウンフロータイプのエッチ
ング装置を用い、弗素系のガス及び酸素系のガスの混合
比等を後述するように選択することにより、Ｔａ又はＴ
ａの合金からなる金属膜に対し、その上に形成された酸
化物膜を大きな選択比でエッチングすることができる。
これにより、陽極酸化膜を再現性良く十分なプロセスマ
ージンを持ってエッチングすることができ、各種半導体
装置の製造に適用することが可能となる。
【００１１】
【実施例】まず、本発明の原理について説明する。
【００１２】図１は、本発明方法によりＴａＯｘをエッ
チングするためのドライエッチング装置の概略構成を示
す断面図である。この装置は、ダウンフロータイプのＣ
ＤＥ装置である。図中１は反応容器であり、この容器１
内には被処理基板２を載置する試料台３が設置されてい
る。容器１内にはガス導入管４及びマイクロ波放電管５
を介してエッチングガスが導入される。放電管５にはマ
イクロ波電源６が接続されており、ガス導入管４から供
給されたガスは放電管５内で励起され、励起された活性
種のみが容器１内に導入される。また、容器１内のガス
はガス排気口７から排気されるものとなっている。
【００１３】ＴａＯｘ膜は、シリコンやガラス基板上に
形成したＴａの表面を陽極酸化又は熱酸化により酸化す
ることによって形成する。このようにして形成したＴａ
Ｏｘは通常Ｔａ2 Ｏ5 である。ＴａＯｘのエッチングに
おいては、基板２を試料台３の上におき、容器１内を真
空ポンプ６により十分に排気する。次いで、反応性ガス
として弗化物、例えばＣＦ4 とＯ2 を導入し、容器１内
を所定圧力にする。この状態でマイクロ波放電によりガ
スを励起して、励起された活性種のみを容器１内に導入
してエッチングを行う。
【００１４】以下、図２〜図５に示す実験データを元
に、本発明を説明する。図２に、Ｏ2 ／ＣＦ4 流量比を
変化させたときのＴａＯｘ，Ｔａ，ＴａＮＯｘ，Ｔａ
Ｎ，ＭｏＴａＯｘ，ＭｏＴａ，ＳｉＯ，ａ−Ｓｉ，及び
レジストのエッチレートを示す。このとき、基板温度は
１００℃，ＣＦ4 流量は１８０sccm，マイクロ波電力は
６００Ｗとした。ＴａＯｘ／Ｔａの選択比はＯ2 ／ＣＦ
4 比が２以上で１以上（略２）となる。また、ＴａＮＯ
ｘ／ＴａＮの選択比は全領域で２以上であるが特にＯ2
／ＣＦ4 比が２以上では選択比は６以上となる。また、
ＭｏＴａＯｘ／ＭｏＴａの選択比は全領域で１以上であ
るが、特にＯ2 ／ＣＦ4 比が１〜２では２以上となる。
【００１５】図３に、ＣＦ4 の代わりにＣ2 Ｆ6 ガスを
用いた場合を示す。このとき基板温度は１００℃，Ｃ2
Ｆ6 流量は１５０sccm，マイクロ波電力は６００Ｗとし
た。この場合、ＴａＯｘ／Ｔａでは流量比が４以上で選
択比２以上となる。また、ＴａＮＯｘ／ＴａＮでは全領
域で選択比は１以上であるが、特に流量比が４以上で選
択比は３以上となる。ＭｏＴａＯｘ／ＭｏＴａでは全領
域で選択比は４以上が得られる。レジストはいずれの金
属及び金属酸化膜に対しても選択性を持っている。
【００１６】図４に、エッチング速度のマイクロ波パワ
ー依存性を示す。ここでは、基板温度を１００℃，ＣＦ
4 流量を１８０sccm，Ｏ2 流量を７２０sccmとした。こ
の図から、マイクロ波パワーが５００〜８００Ｗで選択
エッチングができるのが分かる。
【００１７】図５に、ＴａＯｘ／Ｔａの選択比の温度依
存性を示す。ここでは、ＣＦ4 流量を１８０sccm，Ｏ2
流量を９００sccm，マイクロ波パワーを６００Ｗ，圧力
を３００Ｐａとして。この図から、室温から１５０℃で
約２の選択比を持つことが分かる。以下、本発明の実施
例を図面を参照して説明する。
【００１８】図６は、本発明方法を液晶ディスプレイの
製造に適用した実施例を説明するためのもので、（ａ）
は平面図、（ｂ）は（ａ）の矢視Ａ−Ａ′断面図、
（ｃ）は（ａ）の矢視Ｂ−Ｂ′断面図である。
【００１９】ガラス基板１１の上にＴａを３００ｎｍス
パッタ蒸着し、アドレス線１２-1，Ｃｓ線１２−２，コ
ンタクト部１２−３を形成する。Ｔａの表面をクエン酸
中で１５０Ｖまで０．５ｍＡ／ｃｍ2 で定電流酸化し、
その後１５０Ｖで定電圧酸化し、ＴａＯｘ陽極酸化膜１
３（13-1，13-2，13-3）を３００ｎｍ形成する。その
後、プラズマＣＶＤ法によりＳｉＯｘ膜１４を３００ｎ
ｍ、ａ−Ｓｉ膜１５を３００ｎｍ、ｎ+ ａ−Ｓｉ膜を５
０ｎｍ連続形成し、ａ−Ｓｉの島を形成する。次いで、
ＩＴＯを１００ｎｍスパッタ蒸着し、画素電極１６を形
成する。次いで、希ＨＦ液でＳｉＯｘ膜１４をエッチン
グした後に、Ｏ2 ／ＣＦ4 の混合ガスによりＴａＯｘ膜
１３をＣＤＥで選択エッチングし、Ｔａ金属面１２を露
出させた。ここで、ＣＦ4 流量１８０sccm，Ｏ2 流量９
００sccm，基板温度１００℃，マイクロ波パワー６００
Ｗの条件とした。これにより、下地のＴａを殆どエッチ
ングすることなく、ＴａＯｘを選択的にエッチングする
ことができた。
【００２０】その後、ＭｏとＡｌをスパッタ蒸着し、ソ
ース１７−１，ドレイン１７−２，データ線１７−３，
コンタクト部１７−４，アドレス線上積層部１７−５を
形成し、チャネル部のｎ+ ａ−Ｓｉをエッチングする。
【００２１】従来は、ＴａＯｘ膜１３を下地のＴａに対
して選択エッチングができなかったために、陽極酸化時
にコンタクトを取る部分をレジストで覆って陽極酸化さ
れないようにしていた。しかし、このフォトリソグラフ
ィプロセスにおいて欠陥が発生し歩留りを十分に上げる
ことができなかった。これに対し本実施例では、ＣＤＥ
のガスの流量比（Ｏ2 ／ＣＦ4 ）を最適に設定すること
により、ＴａＯｘ膜１３を下地のＴａに対して高い選択
比でエッチングすることができ、製造歩留りの向上をは
かることができる。
【００２２】また、図６に示したように、コンタクトホ
ール形成時に、アドレス線上にも穴を開けその上にＡｌ
／Ｍｏ１７−５を形成することにより、配線抵抗を下げ
ることができた。従来のレジストマスク陽極酸化では、
パターンの境界付近のレジストの下にも液が染み込み陽
極酸化されるため、細かいパターンのマスク陽極酸化は
できなかったため、このように配線抵抗を下げることは
できなかった。
【００２３】図７は、本発明方法をＭＩＭを用いた液晶
ディスプレイの製造に適用した実施例を説明するための
もので、（ａ）は平面図、（ｂ）は（ａ）の矢視Ａ−
Ａ′断面図、（ｃ）は（ａ）の矢視Ｂ−Ｂ′断面図であ
る。
【００２４】ガラス基板２１上にＴａＮｘ膜２２−１
（Ｎ＝４３ atm％）を３０ｎｍ、Ｔａ膜２２−２を２２
０ｎｍ堆積し、これをＣＤＥによりパターニングして下
部電極配線２２を形成した。続いて、この配線２２の表
面を０．０１％クエン酸中で２５Ｖまで定電流酸化し、
引続き２５Ｖで１時間定電圧酸化して、陽極酸化膜２３
（23-1，23-2）を形成した。次いで、ＩＴＯを１００ｎ
ｍを堆積し、これをパターニングして表示電極２４を形
成した。
【００２５】次いで、配線部及びコンタクトホール部の
陽極酸化膜２３を、本発明によるＣＤＥ（酸化膜２３が
ＴａＮｘ膜22-1及びＴａ膜22-2に対し十分大きな選択比
でエッチングされる条件）により選択エッチングした。
具体的なエッチング条件としては、例えばガスとしてＯ
2 とＣ2 Ｆ6 との混合ガスを用い、Ｏ2 流量９００scc
m，Ｃ2 Ｆ6 流量１５０sccm，マイクロ波パワー６００
Ｗとした。その後、この上にＣｒを１００ｎｍ堆積し、
ＭＩＭ素子の上部電極２５−１，配線部上の配線抵抗低
下のためのＣｒ積層２５−２、コンタクト部上のＣｒ積
層２５−３を形成した。
【００２６】このように本実施例によれば、ＴａＮｘ膜
２２−１上に形成した陽極酸化膜（ＴａＮＯ）２３−１
及びＴａ膜２２−２上に形成した陽極酸化膜（ＴａＯ）
２３−２を下地（ＴａＮｘ及びＴａ）に対して大きな選
択比でエッチングすることができ、コンタクトホールを
再現性良く形成することができる。従って、陽極酸化に
よる表面保護を実現することができ、素子製造歩留りの
向上をはかることが可能となる。
【００２７】なお、本発明は上述した各実施例に限定さ
れるものではない。実施例ではエッチング方式としてダ
ウンフロータイプのＣＤＥについて述べたが、イオンダ
メージを受けないプラズマエッチング、つまり反応室
（反応空間）とは別室でプラズマ放電によりガスを励起
する方式を用いても同様の選択エッチングが可能であっ
た。
【００２８】また、実施例では、本発明に係わるエッチ
ング方法をＴＦＴアレイに適用した例を述べたが、Ｔａ
酸化膜を用いたタンタルコンデンサの作成に適用するこ
ともできる。また、実施例ではＴａの酸化膜について述
べたが、Ｍｏ−Ｔａ合金，Ｔａ−Ｗ合金及びＴａ−Ｎｂ
合金、又はこれらの間の合金及びその窒化膜における陽
極酸化膜についても同様に適用することができる。
【００２９】また、配線の構造としては単層膜に限ら
ず、Ｔａ，Ｔａ−Ｗ，Ｔａ−Ｍｏ，Ｔａ−Ｎｂ，これら
相互の合金及びその窒化膜を用いた積層膜でもよいし、
少なくとも最上層がこれらの金属及びその陽極酸化膜に
より構成されていれば本発明の効果がある。また、陽極
酸化に限らず、熱酸化膜やＣＶＤ、蒸着膜でも同様の効
果がある。
【００３０】また、本エッチング方法は上記合金とその
酸化膜との間だけではなく、Ｓｉ上の上記合金酸化膜を
選択的にエッチングすることもできる。これは、例えば
ＤＲＡＭのキャパシタ絶縁膜のＳｉに対する選択エッチ
ングに用いることができる。また、Ｔａ合金とその酸化
膜が混在したパターンのエッチングに用いてもよい。
【００３１】陽極酸化を用いる場合には、陽極酸化の溶
液はクエン酸に限らず、燐酸，酢酸，臭酸，またはこれ
らにアルコールやグリコールを添加した液でもよい。Ｔ
ＦＴの構造は実施例に限らず、チャネルの上部にエッチ
ングストッパを設けた構造でもよい。また、ゲート，Ｃ
ｓ線はＴａ単層に限らず、これらの合金を含む積層膜で
もよい。その他、本発明の要旨を逸脱しない範囲で、種
々変形して実施することができる。
【００３２】
【発明の効果】以上詳述したように本発明によれば、Ｔ
ａ又はＴａを主成分とする合金を用いた金属膜上の酸化
膜をパターニングするに際し、弗素を含むガスと酸素を
含むガスを励起し、この励起された活性種を反応室に導
入すると共に、弗素を含むガスに対して酸素を含むガス
を流量比で２以上に設定して、酸化物膜を選択的にエッ
チングすることにより、金属膜上の酸化膜を下地の金属
膜に対して十分な選択比でエッチングすることができ、
層間絶縁に陽極酸化膜等を使用した各種半導体装置の製
造に効果的に適用することが可能である。
【図面の簡単な説明】
【図１】本発明方法に使用したドライエッチング装置の
一例を示す概略構成図、
【図２】Ｏ2 ／ＣＦ4 流量比に対するエッチング速度の
関係を示す特性図、
【図３】Ｏ2 ／Ｃ2 Ｆ6 流量比に対するエッチング速度
の関係を示す特性図、
【図４】マイクロ波電力に対するエッチング速度の関係
を示す特性図、
【図５】マイクロ波電力に対する選択比の関係を示す特
性図、
【図６】本発明方法を適用した第１の実施例を説明する
ための平面図及び断面図、
【図７】本発明方法を適用した第２の実施例を説明する
ための平面図及び断面図、
【図８】液晶ディスプレイの画素アレイ構造を示す回路
構成図。
【符号の説明】
１…反応容器、 ２…被処理基板、
３…試料台、 ４…ガス導入管、５…放電管、
６…マイクロ波電源、７…ガス
排気口、 １１…ガラス基板、１２−
１…アドレス線、１２−２…Ｃｓ線、１２−３…コンタ
クト部、 １３…陽極酸化膜、１４…ＣＶＤ−
ＳｉＯｘ膜、 １５…ａ−Ｓｉ膜、１６…画素電
極、 １７−１…ソース、１７−２…ドレイン、
１７−３…データ線、１７−４…コンタク
ト部、 １７−５…アドレス線上積層部。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 G02F 1/1368 H01L 21/336

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】基板上に形成されたＴａ又はＴａを主成分
    とする合金を用いた金属膜上に該金属膜の酸化物膜を形
    成する工程と、弗素を含むガスと酸素を含むガスを励起
    し、この励起された活性種を反応室に導入して、前記酸
    化物膜を選択的にエッチングする工程とを含み、前記弗素を含むガスと前記酸素を含むガスの流量比が、
    前記弗素を含むガスに対して前記酸素を含むガスが２以
    上である ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】前記励起がマイクロ波放電管内で行われる
    請求項１記載の半導体装置の製造方法。
  3. 【請求項３】基板上に形成されたＴａ又はＴａを主成分
    とする合金を用いた金属膜上に該金属膜の酸化物膜を形
    成する工程と、弗素を含むガスと酸素を含むガスを励起
    し、この励起された活性種を反応室に導入して、前記酸
    化物膜を選択的にエッチングする工程とを含み、前記弗素を含むガスと前記酸素を含むガスの流量比が、
    前記弗素を含むガスに対して前記酸素を含むガスが２以
    上である ことを特徴とする液晶表示装置の製造方法。
  4. 【請求項４】前記励起がマイクロ波放電管内で行われる
    請求項３記載の液晶表示装置の製造方法。
JP33496991A 1991-12-18 1991-12-18 半導体装置の製造方法 Expired - Fee Related JP3160336B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP33496991A JP3160336B2 (ja) 1991-12-18 1991-12-18 半導体装置の製造方法
DE69233442T DE69233442T2 (de) 1991-12-18 1992-12-16 Verfahren zum selektiven Ätzen eines Metall-Oxids auf einem Tantal enthaltenden Material
EP92311493A EP0547884B1 (en) 1991-12-18 1992-12-16 Method of selectively etching a metal oxide on a material including Tantalum
US07/991,954 US5431773A (en) 1991-12-18 1992-12-17 Method of manufacturing semiconductor device
KR1019920024860A KR970007104B1 (ko) 1991-12-18 1992-12-17 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33496991A JP3160336B2 (ja) 1991-12-18 1991-12-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05166763A JPH05166763A (ja) 1993-07-02
JP3160336B2 true JP3160336B2 (ja) 2001-04-25

Family

ID=18283254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33496991A Expired - Fee Related JP3160336B2 (ja) 1991-12-18 1991-12-18 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5431773A (ja)
EP (1) EP0547884B1 (ja)
JP (1) JP3160336B2 (ja)
KR (1) KR970007104B1 (ja)
DE (1) DE69233442T2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994018600A1 (en) * 1993-02-10 1994-08-18 Seiko Epson Corporation Non-linear resistance element, method of its manufacture, and liquid crystal display
JPH09266179A (ja) * 1996-03-29 1997-10-07 Nec Corp タングステン合金電極および配線
US6054392A (en) * 1997-05-27 2000-04-25 Mitsubishi Denki Kabushiki Kaisha Active matrix substrate and method of forming a contact hole in the same
JP2000039628A (ja) 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
US6086777A (en) * 1998-07-02 2000-07-11 Advanced Micro Devices, Inc. Tantalum barrier metal removal by using CF4 /o2 plasma dry etch
DE19856084C2 (de) * 1998-12-04 2002-07-11 Infineon Technologies Ag Verfahren zur Herstellung einer Metalloxidschicht bzw. einer strukturierten Metalloxidschicht
DE19856082C1 (de) 1998-12-04 2000-07-27 Siemens Ag Verfahren zum Strukturieren einer metallhaltigen Schicht
US6184128B1 (en) 2000-01-31 2001-02-06 Advanced Micro Devices, Inc. Method using a thin resist mask for dual damascene stop layer etch
US20060003485A1 (en) * 2004-06-30 2006-01-05 Hoffman Randy L Devices and methods of making the same
JP7362258B2 (ja) * 2019-02-08 2023-10-17 東京エレクトロン株式会社 基板処理方法及び成膜システム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4158613A (en) * 1978-12-04 1979-06-19 Burroughs Corporation Method of forming a metal interconnect structure for integrated circuits
US4718976A (en) * 1982-03-31 1988-01-12 Fujitsu Limited Process and apparatus for plasma treatment
US4687544A (en) * 1985-05-17 1987-08-18 Emergent Technologies Corporation Method and apparatus for dry processing of substrates
US4711698A (en) * 1985-07-15 1987-12-08 Texas Instruments Incorporated Silicon oxide thin film etching process
US4789645A (en) * 1987-04-20 1988-12-06 Eaton Corporation Method for fabrication of monolithic integrated circuits
JPS6483125A (en) * 1987-09-25 1989-03-28 Chino Corp Two dimensional radiation thermometer
GB2213639B (en) * 1987-12-10 1990-11-07 Seiko Epson Corp "non-linear device, e.g. for a liquid crystal display"
US5183531A (en) * 1989-08-11 1993-02-02 Sanyo Electric Co., Ltd. Dry etching method
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers

Also Published As

Publication number Publication date
EP0547884B1 (en) 2004-11-03
KR970007104B1 (ko) 1997-05-02
US5431773A (en) 1995-07-11
KR930014815A (ko) 1993-07-23
DE69233442T2 (de) 2005-11-24
EP0547884A1 (en) 1993-06-23
JPH05166763A (ja) 1993-07-02
DE69233442D1 (de) 2004-12-09

Similar Documents

Publication Publication Date Title
US6235559B1 (en) Thin film transistor with carbonaceous gate dielectric
JP4272272B2 (ja) 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
JPH0815218B2 (ja) 半導体装置の製造方法
JP3160336B2 (ja) 半導体装置の製造方法
JP4190118B2 (ja) 半導体装置、液晶表示装置および半導体装置の製造方法
JPH05323373A (ja) 薄膜トランジスタパネルの製造方法
JPH09266200A (ja) 半導体装置の製造方法
CN101419916B (zh) 薄膜晶体管的制造方法
JPH0862628A (ja) 液晶表示素子およびその製造方法
JP3288615B2 (ja) 薄膜トランジスタの製造方法
US5723366A (en) Dry etching method, method of fabricating semiconductor device, and method of fabricating liquid crystal display device
JPH10209458A (ja) 液晶表示装置とこれに用いられる薄膜トランジスタ及びその製造方法
US6890856B2 (en) Method for eliminating process byproduct during fabrication of liquid crystal display
JP2008304830A (ja) 表示デバイスの製造方法
JP2698724B2 (ja) 薄膜トランジスタ及びその製造方法
US6579749B2 (en) Fabrication method and fabrication apparatus for thin film transistor
JPH0590219A (ja) 半導体装置の製造方法
JP2731114B2 (ja) 電子素子及びその製造方法
JPH0618930A (ja) アクティブマトリックス形液晶表示装置の製造方法
JP2948436B2 (ja) 薄膜トランジスタおよびそれを用いる液晶表示装置
JP4397899B2 (ja) 半導体装置の作製方法
JP2007251104A (ja) 薄膜トランジスタの製造方法
JPH06151460A (ja) 逆スタッガ型ｔｆｔの製造方法
JPH09232585A (ja) 陽極酸化膜を有する電子デバイス、および陽極酸化膜のエッ チング方法
JPH07245403A (ja) 金属配線、薄膜トランジスタおよびｔｆｔ液晶表示装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080216

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090216

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees