JPH09266179A - タングステン合金電極および配線 - Google Patents

タングステン合金電極および配線

Info

Publication number
JPH09266179A
JPH09266179A JP8076084A JP7608496A JPH09266179A JP H09266179 A JPH09266179 A JP H09266179A JP 8076084 A JP8076084 A JP 8076084A JP 7608496 A JP7608496 A JP 7608496A JP H09266179 A JPH09266179 A JP H09266179A
Authority
JP
Japan
Prior art keywords
tungsten
tantalum
alloy
film
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8076084A
Other languages
English (en)
Inventor
Akiyoshi Maeda
明寿 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8076084A priority Critical patent/JPH09266179A/ja
Priority to US08/825,050 priority patent/US5917198A/en
Priority to TW086104018A priority patent/TW374120B/zh
Priority to KR1019970011495A priority patent/KR100268116B1/ko
Publication of JPH09266179A publication Critical patent/JPH09266179A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】基板との密着性、耐薬品性が良く、ウェットエ
ッチングが可能な低抵抗電極および配線を提供する。 【解決手段】タンタルの組成比がおおむね1原子%以上
5原子%以下のタングステンとタンタルの2元合金から
なる電極および配線

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電極および配線に関
し、特に液晶表示装置用のアクティブマトリックス基板
やMOS電界効果トランジスタ等で用いられる電極並び
に配線に関する。
【0002】
【従来の技術】近年、非晶質シリコン(a−Si)膜を
用いた薄膜トランジスタ(TFT)をスイッチング素子
としたアクティブマトリックス型液晶表示装置が広く用
いられている。薄型、軽量という本来の長所に加え、大
画面、高精細、高画質、低消費電力化に伴ない、CRT
の置きかえとして期待されている。
【0003】このアクティブマトリックス型液晶表示装
置の大画面、高精細化のためには、TFTへの走査線と
信号線を細くかつ長くする必要がある。例えば、ゲート
電極を下側に設ける逆スタガ型のTFTの場合には、ゲ
ート電極及びそれに接続する走査線は薄くて十分に低抵
抗であり、その後のフォトリソグラフィ工程や洗浄工程
での薬品処理に耐えられる材料であることが要求され
る。逆にソース・ドレイン電極を下側に設ける順スタガ
型のTFTの場合には、ソース、ドレイン電極及び信号
線に低抵抗で加工性が良く、薬品耐性の優れた材料が要
求される。
【0004】従来、このような要求を満たす電極配線材
料としてタンタル(Ta)やチタン(Ti)、クロム
(Cr)、モリブデン−タンタル合金(Mo−Ta)等
の金属が用いられていた。しかし、これらの金属は薄膜
の比抵抗が一般に高く、更に大画面、高精細化を図るた
めには、より低抵抗で加工性が良く、しかも後の薬品処
理工程での耐性が優れた材料が望まれている。さて、低
抵抗で加工性が良い金属としては、まずアルミニウム
(合金)があげられる。ここで純アルミニウム(Al)
は配線にヒロックやボイド等の不具合が生じ、短絡や断
線が発生しやすいので、一般にはアルミニウム合金が用
いられることが多い。例えば特開平5−100248号
公報では、合金成分としてタンタル、チタン、ジルコニ
ウム(Zr)の中の1種または2種以上を総量で0.1
〜10原子%含有するアルミニウム合金で配線を形成
し、250〜500℃の熱処理を行なう技術が開示され
ている。これによると、比抵抗は10μΩcm程度にな
る。しかしながら、アルミニウム(合金)は薬品耐性が
悪く、特に逆スタガ型のTFTのゲート電極や走査線に
適用するような場合は、ヒロックの抑制と共にそれらの
欠陥や断線を防止するためのタンタルのような薬品耐性
の強い金属で被覆したり、あるいは陽極酸化して酸化ア
ルミニウムで被覆したりする必要があり、製造プロセス
が複雑になってコストが増大するという問題がある。そ
の上電極パターニング工程での薬品処理(現像、フォト
レジスト剥離)時やその直後の洗浄工程では、一般に相
当量のアルミニウムや合金成分が溶出することが避けら
れず、薬液を汚染するという問題がある。
【0005】アルミニウム(合金)の次に低抵抗で加工
性が良い金属としては、モリブデン(Mo)やタングス
テン(W)が考えられる。これらの金属は成膜条件を最
適化すると薄膜の比抵抗は15μΩcm程度になり、前
述した一連の金属より低く、またアルミニウムと同様に
加工はウェットエッチング、ドライエッチングの両方可
能である。しかしながら、モリブデンは薬品耐性が悪
く、またタングステンも薬品耐性が十分でなく、かつ基
板との密着性が悪いという問題がある。
【0006】また、SID 95 DIGEST,(1
995)、11では、モリブデン−タングステン合金
(Mo−W)が提案されている。この金属も薄膜の比抵
抗が約15μΩcmと比較的低く、加工性も良い上に、
モリブデンとタングステンの組成を調整することで、薬
品耐性がモリブデンより向上することが述べられてい
る。しかしながら、その薬品耐性はタングステンと同程
度で十分とは言えない。
【0007】一方、特開平3−34368号公報では、
種々のタンタル合金を用いる技術が開示されている。こ
こでタンタル合金はタングステンやニッケル(Ni)、
コバルト(Co)、ロジウム(Rh)、イリジウム(I
r)との2元合金で、その組成はこれらの金属元素が何
れも20〜70原子%で成膜の比抵抗が低くなり、特に
30〜50原子%で30〜60μΩcmになることが述
べられている(成膜の組成比=ターゲットの面積比と推
定した)。
【0008】また、特開平1−275753号公報では
タングステン−タンタル合金(W−Ta)に関する技術
が開示されている。この合金膜の組成はタングステンが
5〜70原子%であり、この範囲では比抵抗が低く、ド
ライエッチングによる加工性や耐酸性(対硫酸化水洗
浄)も良く、かつ陽極酸化膜の形成が容易であること等
が述べられている。比抵抗についてはタングステンの組
成が40〜50原子%で35〜50μΩcmになること
が示されている。
【0009】しかしながら、上記のような組成のタンタ
ル合金では比抵抗がα−タンタル(25〜30μΩc
m)やクロム(約25μΩcm)に比べ高く、大画面、
高精細化には適さないという問題がある。またアクティ
ブマトリックス基板製造工程では、処理能力等の観点か
ら加工がウェットエッチングでもできることが重要にな
ることが多い。ところが、上記のような組成の合金では
一般に弗硝酸を用いる必要があり、エッチング時に下地
のガラス基板や窒化膜、非晶質シリコン膜等に対する選
択性が悪く、適用は困難であるという問題がある。
【0010】次に、単結晶シリコン基板を用いた半導体
集積回路装置においても同様の問題がある。MOS電界
効果トランジスタのゲート電極は、過去には不純物ドー
プ多結晶シリコンが用いられていたが、比抵抗が100
0μΩcm程度と高いため、素子の微細化、高集積化に
伴ない、多結晶シリコン上にタングステンシリサイド
(WSix)やモリブデンシリサイド(MoSix)、
チタンシリサイド(TiSix)のような高融点金属の
シリサイドを積層したポリサイドと呼ばれる構造が用い
られるようになった。この構造は多結晶シリコンに比べ
比抵抗を1桁以上下げることができ、現在でも広く用い
られている。
【0011】ところが集積度が例えば16Mb以上にな
ってくるとポリサイドでも抵抗が高く、信号遅延が問題
になってくる。そこで、ゲート電極として、多結晶シリ
コンは用いずに、直接タングステンやモリブデン等の高
融点金属を用いる技術が従来より検討されている(例え
ば日本金属学会会報,Vol25 No6(198
6)、491)。電極材に要求される条件は、ゲート酸
化膜との密着性が良く、1000℃でも耐酸化性がある
ことなどが重要であるが、ゲート酸化膜との界面の制御
が難かしく、量産ではまだ実用化されていない。
【0012】なお前述した特開平1−275753号公
報では、タングステンの組成が5〜70原子%のタング
ステン−タンタル合金が高温での酸化膜との非反応性も
良くMOS集積回路装置のゲート電極にも適用できるこ
とが述べられている。
【0013】
【発明が解決しようとする課題】まず、液晶表示装置用
のアクティブマトリックス基板の電極並びに配線に関し
て、第1の問題点は、従来の技術において、モリブデン
や純タングスンテン、モリブデン−タングステン合金、
アルミニウム合金は薬品耐性が良くなく薬品処理工程で
溶出することである。その理由は、電極パターニング工
程の現像処理、フォトレジスト剥離処理やその直後の洗
浄工程での薬液が一般にアルカリ性、または吸湿するこ
となどしてアルカリ性になっているからである。
【0014】第2の問題点は、従来の技術において、タ
ングステン−タンタル合金の前述の組成では、ウェット
エッチングが困難であり、比抵抗も十分低くならないこ
とである。その理由は、前述の合金組成ではタンタルの
量が多すぎるからである。
【0015】第3の問題点は、従来の技術において、純
タングステンは、基板からの剥離を起こしやすいことで
ある。その理由は比抵抗が低くなる成膜条件では、基板
との付着力が小さくなるからである。
【0016】次に、MOS電界効果トランジスタのゲー
ト電極に関して、第1の問題点は、従来の技術におい
て、モリブデンは前記液晶表示装置用アクティブマトリ
ックス基板の電極並びに配線の第1の問題点があり、純
タングステンは前記液晶表示装置用アクティブマトリッ
クス基板の電極並びに配線の第1及び第3の問題点が同
様にあることである(理由も同じ)。
【0017】第2の問題点は、従来の技術において、不
純物ドープ多結晶シリコン上にタングステンシリサイド
やモリブデンシリサイド、チタンシリサイドのような高
融点金属のシリサイドを積層したポリサイドでは、抵抗
が十分下がらないことである。その理由は多結晶シリコ
ンの抵抗が高いからである。
【0018】第3の問題点は、従来の技術において、タ
ングステン−タンタル合金の前述の組成では、上記第2
の問題点と同様に抵抗が十分下がらないことである。そ
の理由は前述の合金組成ではタンタルの量が多すぎるか
らである。
【0019】本発明の目的は、薬品耐性を改善し、基板
との密着性が良く、ウェットエッチング、ドライエッチ
ングが両方可能な低抵抗のタングステン合金電極並びに
配線を提供することである。
【0020】
【課題を解決するための手段】本発明のタングステン合
金電極並びに配線はタンタルの組成がおおむね1原子%
以上5原子%以下のタングステンとタンタルの2元合金
よりなる。
【0021】純タングステンにおおむね1原子%以上5
原子%以下のタンタルを添加することで、タンタルがバ
インダーとして働くため、基板との密着性が向上すると
共にタンタルが薬品耐性に優れるため、結果として薬品
耐性が改善される。またタンタルの組成比が小さいため
過酸化水素水によるウェットエッチングが可能となる。
【0022】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。図1(a)は本発明のタングステン合金電
極および配線を適用したアクティブマトリックス基板を
示す回路概念図、図1(b)はその一画素部を示す平面
図である。また図2(a),(b)は、それぞれ図1
(b)のA−A′線断面図、B−B′線断面図である。
【0023】図2(a)に示すようにガラスなどの透明
な絶縁性基板11の表面を選択的に被覆するゲート電極
12と、ゲート絶縁膜13(窒化シリコン膜)を介して
ゲート電極12に対向する島状のノンドープ半導体層1
4(ノンドープ非晶質シリコン層)と、n型半導体層1
5(n型非晶質シリコン層)を介してノンドープ半導体
層14とそれぞれ接続された一対のソース、ドレイン電
極16,17とを有する逆スタガ型薄膜トランジスタ1
8及び絶縁性基板11の表面を選択的に被覆しゲート電
極12に接続された走査線19とゲート絶縁膜13を介
して走査線19と交差し、ソース電極16に接続された
信号線20とドレイン電極17に接続された透明導電膜
よりなる画素電極21とを図1(a)のようにマトリッ
クス状に配設してアクティブマトリックス基板が作られ
ている。そしてゲート電極12と走査線19及びソー
ス、ドレイン電極16,17と信号線20が何れもタン
タルをおおむね1原子%以上5原子%以下含有するタン
グステンとタンタルの2元合金、ここでは例えばタング
ステン−2原子%タンタンル合金(W−2at%Ta)
より形成されている。
【0024】この合金膜の成膜は、上記と同一組成の合
金ターゲットを用いたDCマグネトロンスパッタリング
により容易にできる。成膜の組成とターゲットの組成が
ほぼ同じになるのは、タングステンとタンタルの質量数
がそれぞれ約184,181とほとんど同じで、放電ガ
ス(アルゴン)イオンによる散乱効果がほぼ等しくなる
ためである。スパッタリング条件は到達真空度5×10
-4pa以下、ガス圧力0.5〜1.0pa、電力密度
3.0〜4.5w/cm2 、基板温度200℃程度が適
当で、比抵抗20〜25μΩcmで基板との付着力が十
分な成膜が得られる(図7,4参照)。
【0025】またこの合金膜の加工は、ウェットエッチ
ング、ドライエッチングの両方が可能である。ウェット
エッチングは下地膜(ゲート電極12及び走査線19の
エッチング時は絶縁性基板11、ソース、ドレイン電極
16,17及び信号線20のエッチング時は半導体層1
4,15やゲート絶縁膜13)との選択性が高い過酸化
水素水により可能である。エッチングレートはディップ
方式で常温、30%水溶液にて約200オングストロー
ム/min(図5参照)である。ドライエッチングは4
フッ化炭素(CF4 )、6フッ化硫黄(SF6 )等のフ
ッ素系ガスで容易にできる。酸素の添加等によりテーパ
ーエッチも容易である。過酸化水素水によるウェットエ
ッチング時にエッチング残渣が問題になる場合は、ウェ
ットエッチング後に例えば4フッ化炭素と酸素の混合ガ
スでドライエッチングを追加することにより、容易に除
去できる。本実施の形態のようなチャネルエッチ型の逆
スタガ型薄膜トランジスタの場合、ソース、ドレイン電
極材料にタンタルや従来のようにタンタルの含有量の多
い組成のタングステン−タンタル合金を用いると、弗酸
や弗硝酸によるウェットエッチングは下地膜との選択性
がないので、フッ素系ガスによるドライエッチングしか
方法はないが、この場合でもn型半導体層15との選択
比がとれないので、オーバーエッチの制御が困難にな
り、チャネル部22の掘り込み量のバラツキが大きくな
るという問題がある。本発明の組成比のタングステン−
タンタル合金はウェットエッチングが可能であり、この
ような問題を回避できる。
【0026】なお、ソース、ドレイン電極16,17及
び信号線20形成後の最終熱処理温度は250℃程度で
よい。比抵抗は熱処理前後でほとんど変化しない。また
基板との付着力を高めるため成膜前に基板を洗浄してパ
ーティクルや汚れを除去することが望ましい。
【0027】本実施の形態では、チャネルエッチ型の逆
スタガ型薄膜トランジスタに適用した場合について説明
したが、本発明の電極並びに配線はチャネル保護型の逆
スタガ型薄膜トランジスタや順スタガ型薄膜トランジス
タについても全く同様に適用可能である。
【0028】またタングステン−タンタル合金の成膜
は、合金ターゲットによるDCマグネトロンスパッタリ
ング以外に、合金ターゲットによるRFマグネトロンス
パッタリングも用いることができる。同時スパッタリン
グや真空蒸着等は成膜の組成制御や量産性に難点があ
り、本発明の合金材の成膜には適さない。
【0029】次に本発明の実施の形態の特性について詳
細に説明する。図4はタングステン−タンタル合金の成
膜において、タンタルの組成とガラス基板に対する付着
力の関係を示すグラフの一例である。タンタルの組成が
0、即ち純タングステンの場合は、基板との付着力が小
さく、外力が加わると剥離をひき起こす。本発明者の実
験によるとスパッタリング時のガス圧力が0.5pa以
上ではこの現象が見られた。これに対し、タンタルの組
成を1原子%以上にすると、基板との付着力が大幅に上
昇し、本発明者の実験によるとスパッタリング時のガス
圧力が1.2pa以下では剥離の現象は見られなくなっ
た。このようにタンタルの組成比を1原子%以上にする
ことで、基板との密着性に優れたタングステン−タンタ
ル合金の成膜が得られることが判明した。
【0030】図5はタングステン−タンタル合金の成膜
において、タンタルの組成と常温での30%過酸化水素
水によるエッチングレート(ディップ方式)の関係を示
すグラフの一例である。タンタルの組成が0では約40
0オングストローム/minであるが、タンタルの組成
を増すにつれ、エッチングレートは遅くなり、5原子%
では約100オングストローム/min、10原子%で
は約40オングストローム/minとなる。従って、例
えば膜厚1200オングストロームのこの合金薄膜をエ
ッチングするのに、タンタルの組成が5原子%では12
分以上、10原子%では30分以上かかるので、10原
子%のものは事実上使えない。5原子%以下の場合でも
量産性を考えるとディップ方式のバッチ装置で行なう必
要がある。液温を上げるとエッチングレートは速くなる
が、液の劣化が速くなるので常温で行なうことが望まし
い。以上からタンタルの組成比を5原子%以下のタング
ステン−タンタル合金にすることで、下地膜との選択性
に優れた過酸化水素水によるウェットエッチングが可能
となることがわかった。
【0031】次に図6にはタングステン−タンタル合金
の成膜において、タンタルの組成を製造工程中で使用す
る各種薬液(現像液、剥離液、洗浄液)に対する溶出レ
ートの関係を示すグラフの一例を示す。タンタルの組成
比が0の場合に比べ、1原子%以上では、特に剥離液に
対する溶出レートが減少している。現像液や洗浄液に対
しては改善効果は小さいが、タンタルの組成比が1原子
%以上5原子%以下では、上記薬液に対して溶出レート
が20ng/cm2 ・min、換算すると0.1オング
ストローム/min程度であり、膜厚の減少については
全く問題なく薬液の汚染という観点からも問題は小さ
い。
【0032】また図8にはアルミニウム、モリブデン、
モリブデン−タングステン合金(Mo−38at%
W)、タングステン,タングステン−タンタル合金(w
−2at%Ta)の上記薬液に対する溶出レートを比較
して示す。本発明のタングステン−タンタル合金はアル
ミニウムやモリブデン、モリブデン−タングステン合金
よりも溶出レートが大幅に減少しており、薬品耐性が改
善されることがわかった。ここでアルミニウムの剥離液
に対する溶出レートが非常に小さいが、実際には薬液の
吸湿や水洗槽への持ち込みのため剥離工程での溶出は格
段に増加する。
【0033】一方、図7にはタングステン−タンタル合
金の成膜において、タンタルの組成と比抵抗の関係を示
すグラフの一例を示す。タンタルの組成比を多くするに
つれ、比抵抗が徐々に上昇している。タンタルの組成比
が1原子%以上5原子%以下では、20〜30μΩcm
と純タングステンやモリブデンよりは少し高くなるが、
α−タンタルやクロムと同等の比抵抗が得られることが
わかった。ここで図7のデータは前述の特開平3−34
368号公報の第2図のデータや特開平1−27575
3号公報の「Ta含有量が30原子パーセント未満とな
る組成では合金膜の電気抵抗が大きく、…Ta含有量が
95原子パーセントを越える組成では、…電気抵抗が大
きくなる」という記述(定量データは記載無)と矛盾す
る。この理由は明確ではないが、前者の公報では、合金
膜の組成をタングステンとタンタルターゲットの面積比
で変えている点とRFスパッタリングで行なっている点
が本発明のデータ(合金ターゲット使用DCスパッタリ
ング)と異なり、これらが関係している可能性がある。
しかしながら、タングステンターゲットの面積比100
%即ち純タングステンの比抵抗が120μΩcm程度と
非常に大きな値になっており、同時スパッタリングのた
めタングステンターゲットの表面がタンタルで汚染され
ており、ターゲットクリーニングが不十分だった可能性
もある。また後者の公報では、スパッタリング条件が明
示されていないのではっきりしないが、比較例で示され
た金属の比抵抗が大きすぎることからスパッタリング条
件が最適化されていないか、使用したターゲットの純度
が悪い(酸素等の非金属元素の含有量が多い)可能性が
ある。
【0034】以上のように、本発明ではタングステン−
タンタル合金のタンタルの組成比を5原子%以下と従来
よりも格段に少なくすることで、ウェットエッチングを
容易にし、かつ比抵抗も純タングステンに近い値まで下
げることが可能となった。またタンタルを1原子%以上
含有させることで、基板との密着性や薬品耐性を改善す
ることが可能となった。
【0035】図3はゲート電極に本発明のタングステン
合金電極を適用したMOS電界効果トランジスタの断面
図である。ここではnMOS構造について示す。P型シ
リコン基板31の表面を選択的に被覆するゲート酸化膜
32上のゲート電極33と、ゲート酸化膜32とフィー
ルド酸化膜34の間のn+ 領域35と、ゲート電極33
とフィールド酸化膜34上の層間絶縁膜36(リンガラ
ス)の開孔部を通してn+ 領域35に接続するソース、
ドレイン電極37,38とを有するMOS電界効果トラ
ンジスタにおいて、ゲート電極33がタンタルをおおむ
ね1原子%以上5原子%以下含有するタングステン−タ
ンタル合金より形成されている。
【0036】この合金膜の成膜方法とエッチング方法は
第1の実施の形態と同じである。但しエッチングについ
ては第1の実施の形態に比べパターンが微細なため、ド
ライエッチングによる加工が行なわれる。
【0037】またn+ 領域35はゲート電極33をマス
クにして砒素(As)のような5価の不純物をイオン注
入して形成するが、イオンの突き抜けを防止するため、
ゲート電極33上に非晶質のリンガラスを被覆するなど
して行なう必要がある。イオンの突き抜けが起こるのは
ゲート電極33のタングステン−タンタル合金膜が柱状
の結晶構造になっていて、イオンがその方向に通りやす
くなっているためである。またゲート電極33を形成す
る際、電極周辺のゲート酸化膜が損傷を受けるので、こ
れを修復するため1000℃程度の高温の酸化雰囲気で
熱処理を行なう必要がある。この場合、ゲート電極のタ
ングステン−タンタル合金が酸化してボロボロになって
しまうので、水素の中に水を加えた混合ガス雰囲気で熱
処理して、タングステン−タンタル合金は酸化させず、
損傷を受けた酸化膜を厚くして、損傷を修復する必要が
ある。これらの点はタングステンやモリブデン等の高融
点金属を直接ゲート電極に用いた場合の共通の問題であ
り、本発明のタングステン−タンタル合金に固有の問題
ではない。第2の実施の形態のタングステン−タンタル
合金膜も第1の実施の形態と全く同じ特性を持つ。
【0038】以上のように、本発明ではタングステン−
タンタル合金のタンタルの組成比を5原子%以下と従来
より格段に少なくすることで、比抵抗を純タングステン
に近い値まで下げることが可能となった。またタンタル
を1原子%以上含有させることで、ゲート酸化膜との密
着性や薬品耐性を改善することが可能となった。
【0039】
【発明の効果】第1の効果は、従来の組成のタングステ
ン−タンタル合金に比べウェットエッチングが容易とい
うことである。これにより生産性が向上すると共にチャ
ネルエッチング型薄膜トランジスタのソース、ドレイン
電極にも容易に適用が可能になる。その理由は、タンタ
ルの組成比が従来よりも少ないため、下地膜との選択性
の良い過酸化水素水でエッチングが可能になるからであ
る。
【0040】第2の効果は、純タングステンに比べガラ
ス基板やゲート絶縁膜あるいはゲート酸化膜との密着性
を良くすることができるということである。これにより
配線欠け等のない電極配線を提供でき、製品の品質、信
頼性を向上させることができる。その理由は、タンタル
を少量含有させることで、下地膜との付着力を向上させ
ることができるからである。
【0041】第3の効果は、従来のモリブデンや純タン
グステン、モリブデン−タングステン合金、アルミニウ
ム合金に比べ薬品耐性を改善できるということである。
これにより電極パターニング工程の現像処理やフォトレ
ジスト剥離処理、その直後の洗浄処理での薬液への溶出
による薬液の汚染を低減でき生産性を向上させることが
できる。また、逆スタガ型薄膜トランジスタのゲート電
極や純スタガ型薄膜トランジスタのソース、ドレイン電
極にもコストを増大させることなく容易に適用が可能に
なる。その理由は、タングステンにタンタルを少量含有
させることで、薬品耐性に優れた合金にできるからであ
る。
【0042】第4の効果は、従来の組成のタングステン
−タンタル合金に比べ、比抵抗を下げることができると
いうことである。これにより液晶表示装置の場合ゲート
電極に印加される走査信号のひずみを低減でき、輝度む
らのない良好な表示品質を得ることができる。またMO
S電界効果トランジスタの場合は、信号遅延を低減で
き、より高集積化が可能になる。その理由は、タンタル
の組成比が従来より少なく、比抵抗を下げることができ
るからである。
【0043】第5の効果は、MOS電界効果トランジス
タの場合、従来のポリサイドに比べ、比抵抗を格段に下
げることができ、第4の効果と同じ効果が得られる。そ
の理由は抵抗の高い多結晶シリコンを用いていないから
である。
【図面の簡単な説明】
【図1】(a)は本発明の第1の実施の形態のアクティ
ブマトリックス基板の回路概念図、(b)はその一画素
部を示す平面図である。
【図2】(a)は図1(b)のA−A′線断面図、
(b)は図1(b)のB−B′線断面図である。
【図3】本発明の第2の実施の形態のMOS電界効果ト
ランジスタの断面図である。
【図4】タングステン−タンタル合金膜の付着力を示す
グラフである。
【図5】タングステン−タンタル合金膜の過酸化水素水
によるエッチングレートを示すグラフである。
【図6】タングステン−タンタル合金膜の現像液、剥離
液、洗浄液に対する溶出レートを示すグラフである。
【図7】タングステン−タンタル合金膜の比抵抗を示す
グラフである。
【図8】各種メタルの現像液、剥離液、洗浄液に対する
溶出レートを示すグラフである。
【符号の説明】
11 絶縁性基板 12,33 ゲート電極 13 ゲート絶縁膜 14 ノンドープ半導体層 15 n型半導体層 16,37 ソース電極 17,38 ドレイン電極 18 薄膜トランジスタ 19 走査線 20 信号線 21 画素電極 22 チャネル部 31 P型シリコン基板 32 ゲート酸化膜 34 フィールド酸化膜 35 n+ 領域 36 層間絶縁膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/78 617M

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 タングステンとタンタルの2元合金より
    なるタングステン合金電極において、前記タンタルの組
    成がおおむね1原子%以上5原子%以下であることを特
    徴とするタングステン合金電極。
  2. 【請求項2】 タングステンとタンタルの2元合金より
    なるタングステン合金配線において、前記タンタルの組
    成がおおむね1原子%以上5原子%以下であることを特
    徴とするタングステン合金配線。
JP8076084A 1996-03-29 1996-03-29 タングステン合金電極および配線 Pending JPH09266179A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8076084A JPH09266179A (ja) 1996-03-29 1996-03-29 タングステン合金電極および配線
US08/825,050 US5917198A (en) 1996-03-29 1997-03-27 Gate electrodes and matrix lines made of W/Ta alloy for LCD apparatus
TW086104018A TW374120B (en) 1996-03-29 1997-03-28 Conductive material, and active matrix-type liquid crystal display apparatus and MOS device containing the conductive material
KR1019970011495A KR100268116B1 (ko) 1996-03-29 1997-03-29 텅스텐및탄탈(W/Ta)합금제의액정디스플레이(LCD)장치용도체물질

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8076084A JPH09266179A (ja) 1996-03-29 1996-03-29 タングステン合金電極および配線

Publications (1)

Publication Number Publication Date
JPH09266179A true JPH09266179A (ja) 1997-10-07

Family

ID=13594971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8076084A Pending JPH09266179A (ja) 1996-03-29 1996-03-29 タングステン合金電極および配線

Country Status (4)

Country Link
US (1) US5917198A (ja)
JP (1) JPH09266179A (ja)
KR (1) KR100268116B1 (ja)
TW (1) TW374120B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006308686A (ja) * 2005-04-26 2006-11-09 Nec Kagoshima Ltd 液晶表示装置の製造方法
JP2018148233A (ja) * 2009-06-30 2018-09-20 株式会社半導体エネルギー研究所 半導体装置の作製方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW324862B (en) * 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
JP3607016B2 (ja) * 1996-10-02 2005-01-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター
US6215541B1 (en) 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
JP3119228B2 (ja) 1998-01-20 2000-12-18 日本電気株式会社 液晶表示パネル及びその製造方法
WO2005014893A1 (en) * 2003-08-11 2005-02-17 Canon Kabushiki Kaisha Method for production of structure and porous member

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3922168A (en) * 1971-05-26 1975-11-25 Nat Res Dev Intermetallic compound materials
NL7216500A (ja) * 1972-12-06 1974-06-10
US4140555A (en) * 1975-12-29 1979-02-20 Howmet Corporation Nickel-base casting superalloys
JP2670295B2 (ja) * 1988-04-27 1997-10-29 株式会社東芝 スパッタリングターゲット
JP2558351B2 (ja) * 1989-06-29 1996-11-27 沖電気工業株式会社 アクティブマトリクス表示パネル
KR100215338B1 (ko) * 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
JP2866228B2 (ja) * 1991-10-11 1999-03-08 株式会社神戸製鋼所 液晶ディスプレイ用半導体装置の製造方法
JP3160336B2 (ja) * 1991-12-18 2001-04-25 株式会社東芝 半導体装置の製造方法
TW435820U (en) * 1993-01-18 2001-05-16 Semiconductor Energy Lab MIS semiconductor device
JPH07225395A (ja) * 1994-02-14 1995-08-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2699882B2 (ja) * 1994-08-29 1998-01-19 日本電気株式会社 薄膜トランジスタ
US5675185A (en) * 1995-09-29 1997-10-07 International Business Machines Corporation Semiconductor structure incorporating thin film transistors with undoped cap oxide layers

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006308686A (ja) * 2005-04-26 2006-11-09 Nec Kagoshima Ltd 液晶表示装置の製造方法
JP4491375B2 (ja) * 2005-04-26 2010-06-30 日本電気株式会社 液晶表示装置の製造方法
JP2018148233A (ja) * 2009-06-30 2018-09-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10418467B2 (en) 2009-06-30 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10790383B2 (en) 2009-06-30 2020-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11417754B2 (en) 2009-06-30 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR100268116B1 (ko) 2000-10-16
KR970067915A (ko) 1997-10-13
US5917198A (en) 1999-06-29
TW374120B (en) 1999-11-11

Similar Documents

Publication Publication Date Title
US6081308A (en) Method for manufacturing liquid crystal display
JP4903667B2 (ja) 表示装置用薄膜トランジスタ基板の製造方法
US6946681B2 (en) Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US6337520B1 (en) Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof
KR100698950B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
JP2002341367A (ja) 液晶表示装置及びその製造方法
JP4651929B2 (ja) 液晶表示装置の製造方法
US11552106B2 (en) Array substrate and manufacturing method thereof
US7554207B2 (en) Method of forming a lamination film pattern and improved lamination film pattern
US6653216B1 (en) Transparent electrode forming apparatus and method of fabricating active matrix substrate
JPH09266179A (ja) タングステン合金電極および配線
US6514804B1 (en) Thin-film transistor and fabrication method thereof
JP2809153B2 (ja) 液晶表示装置及びその製造方法
KR100552283B1 (ko) 몰리브덴및몰리브덴합금을이용한박막트랜지스터기판및그제조방법
JPH0713180A (ja) 液晶表示装置
KR100817630B1 (ko) 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법
JP2585267B2 (ja) 液晶表示装置
KR100441839B1 (ko) Tft기판
CN110571276A (zh) 一种薄膜晶体管及其制备方法
JP3291069B2 (ja) 半導体装置とその作製方法
US20210043746A1 (en) Thin film transistor and manufacturing method thereof
JPH09232585A (ja) 陽極酸化膜を有する電子デバイス、および陽極酸化膜のエッ チング方法
JP3149034B2 (ja) 薄膜トランジスタ
JPH07183526A (ja) 薄膜半導体装置及びその製造方法
JPH0713145A (ja) 薄膜トランジスタアレイ基板の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981117