JP2699882B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JP2699882B2 JP2699882B2 JP6203366A JP20336694A JP2699882B2 JP 2699882 B2 JP2699882 B2 JP 2699882B2 JP 6203366 A JP6203366 A JP 6203366A JP 20336694 A JP20336694 A JP 20336694A JP 2699882 B2 JP2699882 B2 JP 2699882B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- electrode
- atomic
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Thin Film Transistor (AREA)
Description
【0001】
【産業上の利用分野】本発明は、マトリスク表示素子や
密着型イメージセンサーなどに用いられる薄膜トランジ
スタに関し、特にその電極配線材料に関するものであ
る。
密着型イメージセンサーなどに用いられる薄膜トランジ
スタに関し、特にその電極配線材料に関するものであ
る。
【0002】
【従来の技術】アクティブマトリクス型液晶表示素子
(AM−LCD)や密着型イメージセンサーのスイッチ
ング素子としては、半導体膜を用いた薄膜トランジスタ
(以下TFTと記す)が使われている。TFTの電極配
線材料としては、クロム(Cr)、タンタル(Ta)、
タングステン(W)、モリブデン(Mo)、アルミニウ
ム(Al)(月刊セミコンダクターワールド記号93年
5月号、特開昭61−147230、特開平1−134
426、特開平3−12637、特開平3−11852
0、特開平3−72318)が採用されている。特開平
1−231024においては、W上に被覆したTaある
いはW−Ta合金上に被覆したTaが記載されている。
特開平3−293329においては、TaN合金上に被
覆されたTa−W合金が記載されている。特開平4−3
09233においては、WF6 ガス処理によって形成さ
れたWが記載されている。特開平3−201590にお
いては、Ta2 O5 上に被覆したWが記載されている。
(AM−LCD)や密着型イメージセンサーのスイッチ
ング素子としては、半導体膜を用いた薄膜トランジスタ
(以下TFTと記す)が使われている。TFTの電極配
線材料としては、クロム(Cr)、タンタル(Ta)、
タングステン(W)、モリブデン(Mo)、アルミニウ
ム(Al)(月刊セミコンダクターワールド記号93年
5月号、特開昭61−147230、特開平1−134
426、特開平3−12637、特開平3−11852
0、特開平3−72318)が採用されている。特開平
1−231024においては、W上に被覆したTaある
いはW−Ta合金上に被覆したTaが記載されている。
特開平3−293329においては、TaN合金上に被
覆されたTa−W合金が記載されている。特開平4−3
09233においては、WF6 ガス処理によって形成さ
れたWが記載されている。特開平3−201590にお
いては、Ta2 O5 上に被覆したWが記載されている。
【0003】
【発明が解決しようとする課題】実際に製品化されてい
るAM−LCDの電極配線材料には、Ta、Cr、Mo
−Ta、Alが使用されている(エレクトロニク・セラ
ミクス’93年5月号75頁)。単層のWについては、
比抵抗がα−Ta膜より低いにもかかわらず、ガラス基
板から剥離し易いために(特開平3−201590)、
製品には使用されていない。
るAM−LCDの電極配線材料には、Ta、Cr、Mo
−Ta、Alが使用されている(エレクトロニク・セラ
ミクス’93年5月号75頁)。単層のWについては、
比抵抗がα−Ta膜より低いにもかかわらず、ガラス基
板から剥離し易いために(特開平3−201590)、
製品には使用されていない。
【0004】Wがガラス基板から剥離し易いという欠点
に鑑み成された発明が特開平3−201590である。
この場合、Wとガラス基板との間にTa2 O5 を挿入す
ることにより付着性が向上するものの、Wを直接ガラス
基板に被覆した場合よりコスト高となる。
に鑑み成された発明が特開平3−201590である。
この場合、Wとガラス基板との間にTa2 O5 を挿入す
ることにより付着性が向上するものの、Wを直接ガラス
基板に被覆した場合よりコスト高となる。
【0005】本発明の目的は、比抵抗がα−Ta膜より
低く、Wよりガラス基板との付着性が良好である、Wを
主成分とするTFT用電極配線材料を提供する事にあ
る。
低く、Wよりガラス基板との付着性が良好である、Wを
主成分とするTFT用電極配線材料を提供する事にあ
る。
【0006】
【課題を解決するための手段】本発明は、ガラス基板上
に、ゲート電極と、ゲート絶縁膜と、ゲート電極と交差
してゲート絶縁膜に選択的に被覆された半導体膜と、半
導体膜の少なくとも表面部に選択的に形成された一対の
不純物導入領域と、不純物導入領域上でゲート電極の両
側に形成されたソース・ドレイン電極とからなる薄膜ト
ランジスタにおいて、ゲート電極及びソース・ドレイン
電極は、タングステン中に均一にタンタルを2原子%以
上25原子%以下含むタングステンータンタル合金被覆
層を有する薄膜トランジスタを提供する。タングステン
合金に含まれるタンタルを少なくとも25原子%以下と
したのは比抵抗がα−Ta膜より低く、wよりガラス基板
との付着性が良好となるためである。
に、ゲート電極と、ゲート絶縁膜と、ゲート電極と交差
してゲート絶縁膜に選択的に被覆された半導体膜と、半
導体膜の少なくとも表面部に選択的に形成された一対の
不純物導入領域と、不純物導入領域上でゲート電極の両
側に形成されたソース・ドレイン電極とからなる薄膜ト
ランジスタにおいて、ゲート電極及びソース・ドレイン
電極は、タングステン中に均一にタンタルを2原子%以
上25原子%以下含むタングステンータンタル合金被覆
層を有する薄膜トランジスタを提供する。タングステン
合金に含まれるタンタルを少なくとも25原子%以下と
したのは比抵抗がα−Ta膜より低く、wよりガラス基板
との付着性が良好となるためである。
【0007】
【作用】本発明の比抵抗に関しては以下のようである。
図1にTa添加量を変化させたときのタングステン合金
膜の比抵抗の変化を示す。α/Ta膜の比抵抗25μΩ
・cm(エレクトロニク・セラミクス’93年5月号7
6頁)より低くなるようなTa添加量は25原子%以下
であることがわかる。特開平1−231024や特開平
3−293329にW−Ta合金が記載されているもの
のこのような特性図は記載されておらず、比抵抗がα−
Ta膜より低くなるようなTa添加量は容易に類推でき
ない。また、これらの従来例においてはW−Ta合金は
二層膜の一部として使用されており、本発明が単層とし
て使用している点においても異なっている。
図1にTa添加量を変化させたときのタングステン合金
膜の比抵抗の変化を示す。α/Ta膜の比抵抗25μΩ
・cm(エレクトロニク・セラミクス’93年5月号7
6頁)より低くなるようなTa添加量は25原子%以下
であることがわかる。特開平1−231024や特開平
3−293329にW−Ta合金が記載されているもの
のこのような特性図は記載されておらず、比抵抗がα−
Ta膜より低くなるようなTa添加量は容易に類推でき
ない。また、これらの従来例においてはW−Ta合金は
二層膜の一部として使用されており、本発明が単層とし
て使用している点においても異なっている。
【0008】付着性については、同業者において通常行
われている粘着テープ(スコッチ社製ポリエステルフィ
ルム−56)による引き剥し試験と押し込み式付着力測
定装置(NEC製)によって評価した。ガラス基板上に
被覆した純W膜は一部が粘着テープによって剥された。
一方、Taを添加したW−Ta合金膜は全ての組成領域
において剥されなかった。図2にTa添加量を変化させ
たときのタングステン合金膜とガラス基板との付着力を
示す。この付着力は押し込み式付着力測定装置におって
測定したものである。測定を同一試料について複数回行
い、結果としてばらつきを有するため、測定点(黒丸)
が複数となった。ほんのわずかにTaを添加しても(例
えば、2原子%)、純W膜の場合より付着力は向上して
いる事がわかる。このように単層膜においても付着性は
向上でき、二層膜によりW膜の付着製を向上させた特開
平3−201590の場合より本発明の方がコストがか
からない。特開平1−231024や特開平3−293
329に記載されたW−Ta合金については付着性に関
して記載されておらず、これらの従来例から本発明は容
易に類推できない。
われている粘着テープ(スコッチ社製ポリエステルフィ
ルム−56)による引き剥し試験と押し込み式付着力測
定装置(NEC製)によって評価した。ガラス基板上に
被覆した純W膜は一部が粘着テープによって剥された。
一方、Taを添加したW−Ta合金膜は全ての組成領域
において剥されなかった。図2にTa添加量を変化させ
たときのタングステン合金膜とガラス基板との付着力を
示す。この付着力は押し込み式付着力測定装置におって
測定したものである。測定を同一試料について複数回行
い、結果としてばらつきを有するため、測定点(黒丸)
が複数となった。ほんのわずかにTaを添加しても(例
えば、2原子%)、純W膜の場合より付着力は向上して
いる事がわかる。このように単層膜においても付着性は
向上でき、二層膜によりW膜の付着製を向上させた特開
平3−201590の場合より本発明の方がコストがか
からない。特開平1−231024や特開平3−293
329に記載されたW−Ta合金については付着性に関
して記載されておらず、これらの従来例から本発明は容
易に類推できない。
【0009】以上のように、本発明はα−Ta膜より低
い比抵抗と純W膜より優れた付着性を有し、TFT用電
極配線材料として良好な特性を示す。
い比抵抗と純W膜より優れた付着性を有し、TFT用電
極配線材料として良好な特性を示す。
【0010】
【実施例】図3に、本発明の電極配線材料を使用したチ
ャネル掘り込み型TFTの一実施例の断面図を示す。T
FTは、ガラス基板1上に、ゲート電極2と、ゲート絶
縁膜3と、ゲート電極2と交差してゲート絶縁膜3上に
選択的に被覆された半導体膜4と、選択的に形成された
一対の不純物導入領域5と、不純物導入領域5上でゲー
ト電極2の両側に形成されたソース電極6及びドレイン
電極7と、半導体膜4及びソース電極6及びドレイン電
極7上に被覆されたパッシベーション保護膜8とからな
る。本発明では、ゲート電極2、ソース電極6及びドレ
イン電極7がTaを2原子%含むW合金或いはTaを5
原子%含むW合金或いはTaを10原子%含むW合金或
いはTaを25原子%含むW合金からなるものである。
ャネル掘り込み型TFTの一実施例の断面図を示す。T
FTは、ガラス基板1上に、ゲート電極2と、ゲート絶
縁膜3と、ゲート電極2と交差してゲート絶縁膜3上に
選択的に被覆された半導体膜4と、選択的に形成された
一対の不純物導入領域5と、不純物導入領域5上でゲー
ト電極2の両側に形成されたソース電極6及びドレイン
電極7と、半導体膜4及びソース電極6及びドレイン電
極7上に被覆されたパッシベーション保護膜8とからな
る。本発明では、ゲート電極2、ソース電極6及びドレ
イン電極7がTaを2原子%含むW合金或いはTaを5
原子%含むW合金或いはTaを10原子%含むW合金或
いはTaを25原子%含むW合金からなるものである。
【0011】次にこの実施例のTFTの製造方法につい
て説明する。最初に、ガラス基板1上にW合金膜を15
0nmスパッタ法により形成し、フォトリソグラフィに
よりゲート電極2のレジストパターンを形成し、W合金
膜をエッチングして幅6μmのストライプ状のゲート電
極2を形成する。次に、プラズマCVD法を用いて、さ
らにこの上に、ゲート絶縁膜3として窒化シリコン膜を
400nm被覆する。次に、半導体膜4を300nm被
覆する。次に、燐がドーピングされた半導体膜を30n
m被覆する。次に、半導体膜4と燐がドーピングされた
半導体膜を島状にエッチングにより形成する。
て説明する。最初に、ガラス基板1上にW合金膜を15
0nmスパッタ法により形成し、フォトリソグラフィに
よりゲート電極2のレジストパターンを形成し、W合金
膜をエッチングして幅6μmのストライプ状のゲート電
極2を形成する。次に、プラズマCVD法を用いて、さ
らにこの上に、ゲート絶縁膜3として窒化シリコン膜を
400nm被覆する。次に、半導体膜4を300nm被
覆する。次に、燐がドーピングされた半導体膜を30n
m被覆する。次に、半導体膜4と燐がドーピングされた
半導体膜を島状にエッチングにより形成する。
【0012】希弗酸によりエッチングした後、チタンを
10nm、窒化チタンを10nm、Ta−W合金を15
0nm順にスパッタ法により成膜する。これらの三層膜
をパターニングして、ソース電極6及びドレイン電極7
を形成する。次に、これらの電極をマスクにしてゲート
電極2上の燐がドーピングされた半導体膜をエッチング
し、不純物導入領域5を形成する。引き続きエッチング
を行い、半導体膜を所定の深さだけ掘り、おおよそ20
0nm残す。最後に、200nmの窒化シリコンからな
るパッシベーション保護膜8でTFT全体を被覆する。
10nm、窒化チタンを10nm、Ta−W合金を15
0nm順にスパッタ法により成膜する。これらの三層膜
をパターニングして、ソース電極6及びドレイン電極7
を形成する。次に、これらの電極をマスクにしてゲート
電極2上の燐がドーピングされた半導体膜をエッチング
し、不純物導入領域5を形成する。引き続きエッチング
を行い、半導体膜を所定の深さだけ掘り、おおよそ20
0nm残す。最後に、200nmの窒化シリコンからな
るパッシベーション保護膜8でTFT全体を被覆する。
【0013】
【発明の効果】このように本発明によれば、α−Ta膜
より低い比抵抗と純W膜より優れた付着性を有するTF
T用電極配線材料を用いたので特性の良好は薄膜トラン
ジスタを得ることができる。
より低い比抵抗と純W膜より優れた付着性を有するTF
T用電極配線材料を用いたので特性の良好は薄膜トラン
ジスタを得ることができる。
【図1】Ta添加量を変化させたときのタングステン合
金膜の比抵抗の変化を示す特性図である。
金膜の比抵抗の変化を示す特性図である。
【図2】Ta添加量を変化させたときのタングステン合
金膜とガラス基板との付着力を示す特性図である。
金膜とガラス基板との付着力を示す特性図である。
【図3】本発明の電極配線材料を使用したチャネル堀込
み型TFTの一実施例の断面図である。
み型TFTの一実施例の断面図である。
1 ガラス基板 2 ゲート電極 3 ゲート絶縁膜 4 半導体膜 5 不純物導入領域 6 ソース電極 7 ドレイン電極 8 パッシベーション保護膜
Claims (1)
- 【請求項1】 ガラス基板上に、ゲート電極と、ゲート
絶縁膜と、前記ゲート電極と交差して前記ゲート絶縁膜
に選択的に被覆された半導体膜と、前記半導体膜の少な
くとも表面部に選択的に形成された一対の不純物導入領
域と、前記不純物導入領域上でゲート電極の両側に形成
されたソース・ドレイン電極とからなる薄膜トランジス
タにおいて、前記ゲート電極及びソース・ドレイン電極
は、タングステン中に均一にタンタルを2原子%以上2
5原子%以下含むタングステンータンタル合金被覆層を
有することを特徴とする薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6203366A JP2699882B2 (ja) | 1994-08-29 | 1994-08-29 | 薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6203366A JP2699882B2 (ja) | 1994-08-29 | 1994-08-29 | 薄膜トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0870125A JPH0870125A (ja) | 1996-03-12 |
JP2699882B2 true JP2699882B2 (ja) | 1998-01-19 |
Family
ID=16472842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6203366A Expired - Lifetime JP2699882B2 (ja) | 1994-08-29 | 1994-08-29 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2699882B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09266179A (ja) * | 1996-03-29 | 1997-10-07 | Nec Corp | タングステン合金電極および配線 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2558351B2 (ja) * | 1989-06-29 | 1996-11-27 | 沖電気工業株式会社 | アクティブマトリクス表示パネル |
JPH07225395A (ja) * | 1994-02-14 | 1995-08-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
-
1994
- 1994-08-29 JP JP6203366A patent/JP2699882B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0870125A (ja) | 1996-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7303987B2 (en) | Contact structure of a wires and method manufacturing the same, and thin film transistor substrate including the contact structure and method manufacturing the same | |
US7507996B2 (en) | Contact structure of a wiring and a thin film transistor array panel including the same | |
US7575963B2 (en) | Method for manufacturing contact structures of wiring | |
US7276731B2 (en) | Wiring line assembly and method for manufacturing the same, and thin film transistor array substrate having the wiring line assembly and method for manufacturing the same | |
JPH1093102A (ja) | 薄膜トランジスタの製造方法 | |
JP4169811B2 (ja) | 薄膜トランジスタの製造方法 | |
KR20070003719A (ko) | 박막 트랜지스터 회로 장치의 제조 방법 | |
US6885064B2 (en) | Contact structure of wiring and a method for manufacturing the same | |
JPH0766423A (ja) | 液晶表示装置用アレイ基板 | |
US5660971A (en) | Thin film device and a method for fabricating the same | |
JP3349356B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH06310492A (ja) | チタン系薄膜のエッチング液及び半導体装置の製造方法 | |
JPH0824185B2 (ja) | 薄膜トランジスタ装置とその製造方法 | |
JP2699882B2 (ja) | 薄膜トランジスタ | |
JP4034376B2 (ja) | アクティブマトリクス方式液晶表示装置の製造方法 | |
US7800109B2 (en) | Thin film transistor with electrodes resistant to oxidation and erosion | |
JPH0747876Y2 (ja) | 薄膜トラジスタ | |
JP2000196092A (ja) | 積層金属配線及び薄膜トランジスタ基板、並びにそれらの製造方法 | |
KR100580397B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
JP2770807B2 (ja) | 端子構造 | |
JPH07273346A (ja) | 薄膜トランジスタの製造方法 | |
JP2656555B2 (ja) | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 | |
JP4674774B2 (ja) | 配線の製造方法及び表示装置の製造方法 | |
JPH09152624A (ja) | 液晶表示装置およびその製法 | |
JPH06181208A (ja) | アルミニウム合金電極配線の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970826 |