JP2770807B2 - 端子構造 - Google Patents
端子構造Info
- Publication number
- JP2770807B2 JP2770807B2 JP34151795A JP34151795A JP2770807B2 JP 2770807 B2 JP2770807 B2 JP 2770807B2 JP 34151795 A JP34151795 A JP 34151795A JP 34151795 A JP34151795 A JP 34151795A JP 2770807 B2 JP2770807 B2 JP 2770807B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- gate
- insulating film
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
を用いた液晶表示装置に関し、特に駆動回路と接続され
る部分の端子構造に関する。
を用いた液晶表示装置に関し、特に駆動回路と接続され
る部分の端子構造に関する。
【０００２】
【従来の技術】薄膜トランジスタを用いたアクティブマ
トリクス型の液晶表示装置は、マトリクス状に画素電極
が配置された薄膜トランジスタアレイを有する基板と、
それと隙間をあけて重ねた対向基板との間に液晶を封入
し、薄膜トラジスタにより液晶に与える電圧を制御し、
液晶の光学変化により表示を可能にするものである。
トリクス型の液晶表示装置は、マトリクス状に画素電極
が配置された薄膜トランジスタアレイを有する基板と、
それと隙間をあけて重ねた対向基板との間に液晶を封入
し、薄膜トラジスタにより液晶に与える電圧を制御し、
液晶の光学変化により表示を可能にするものである。
【０００３】図５は、薄膜トラジスタを有する基板上に
構成される回路を示した図で、ガラス基板上に複数のド
レイン線１１と複数のゲート線１２が格子状に区画さ
れ、各区画には液晶キャパシタ（コンデンサ）１０の片
側の電極が構成される。その液晶キャパシタ１０の電極
とドレイン線１１とゲート線１２と接続された薄膜トラ
ンジスタにより任意の位置の液晶キャパシタ１０に与え
る電圧を制御することができる。
構成される回路を示した図で、ガラス基板上に複数のド
レイン線１１と複数のゲート線１２が格子状に区画さ
れ、各区画には液晶キャパシタ（コンデンサ）１０の片
側の電極が構成される。その液晶キャパシタ１０の電極
とドレイン線１１とゲート線１２と接続された薄膜トラ
ンジスタにより任意の位置の液晶キャパシタ１０に与え
る電圧を制御することができる。
【０００４】従来より薄膜トランジスタの方式として
は、正スタガー型（又は、順スタガー型）、逆スタガ
ー、及びコプレーナ型が知られているが、ここでは特に
正スタガー型を問題にする。正スタガー型の技術は例え
ば、特開平７−１５２０４７及び特開平７−１６２００
７に述べられている。図７に、これらの従来例の基本的
な部分を示す。正スタガー型の薄膜トランジスタは、図
７に示すようにガラス基板１上に遮光膜２を有し、その
上に酸化シリコンＳｉＯｘ又は窒化シリコンＳｉＮｘの
絶縁膜３を有し、その上に、ＩＴＯ（インジュウム・ス
ズ酸化物）を材料とするドレイン電極１５とソース電極
１６をチャネル領域を間隔をあけて有し、その両電極上
にまたがるようにアモルファスシリコン膜５、その上に
ＳｉＯｘ又はＳｉＮｘ等から成るゲート絶縁膜６、及び
その上にゲート電極７を島状に有する。
は、正スタガー型（又は、順スタガー型）、逆スタガ
ー、及びコプレーナ型が知られているが、ここでは特に
正スタガー型を問題にする。正スタガー型の技術は例え
ば、特開平７−１５２０４７及び特開平７−１６２００
７に述べられている。図７に、これらの従来例の基本的
な部分を示す。正スタガー型の薄膜トランジスタは、図
７に示すようにガラス基板１上に遮光膜２を有し、その
上に酸化シリコンＳｉＯｘ又は窒化シリコンＳｉＮｘの
絶縁膜３を有し、その上に、ＩＴＯ（インジュウム・ス
ズ酸化物）を材料とするドレイン電極１５とソース電極
１６をチャネル領域を間隔をあけて有し、その両電極上
にまたがるようにアモルファスシリコン膜５、その上に
ＳｉＯｘ又はＳｉＮｘ等から成るゲート絶縁膜６、及び
その上にゲート電極７を島状に有する。
【０００５】再び図５を参照して述べる。薄膜トランジ
スタと接続されるドレイン線１１及びゲート線１２の先
端には、外部から表示データ信号と走査信号を与えるた
めの半導体素子（チップ）が取り付けられる。その取り
付け部分の薄膜トランジスタを有するガラス基板側の端
子部分の斜視図を図６に示す。ゲート端子１４は、図５
に示すゲート線１２の端の部分である。ドレイン端子に
ついても同様な形状であるがここでは省略する。
スタと接続されるドレイン線１１及びゲート線１２の先
端には、外部から表示データ信号と走査信号を与えるた
めの半導体素子（チップ）が取り付けられる。その取り
付け部分の薄膜トランジスタを有するガラス基板側の端
子部分の斜視図を図６に示す。ゲート端子１４は、図５
に示すゲート線１２の端の部分である。ドレイン端子に
ついても同様な形状であるがここでは省略する。
【０００６】一方、半導体素子（チップ）を薄膜トラン
ジスタの端子に取り付ける方法は、薄膜トランジスタの
端子（図６の１４）の上に異方性導電フィルムを敷き、
半導体素子の端子を圧接し、接続するのが一般的であ
る。
ジスタの端子に取り付ける方法は、薄膜トランジスタの
端子（図６の１４）の上に異方性導電フィルムを敷き、
半導体素子の端子を圧接し、接続するのが一般的であ
る。
【０００７】次に、このゲート端子（図６の１４）の断
面構造について説明する。ゲート端子については刊行物
にはないが、実際に用いられている例を示す。図６のＸ
−Ｘ’の断面を示すと、図８の構造になっている。すな
わち、ガラス基板１上にＳｉＯｘ又はＳｉＮｘの絶縁膜
３を有し、その上にゲート端子１８を有する。これらの
構造は、正スタガー型の薄膜トランジスタに限らず非常
に一般的なものである。
面構造について説明する。ゲート端子については刊行物
にはないが、実際に用いられている例を示す。図６のＸ
−Ｘ’の断面を示すと、図８の構造になっている。すな
わち、ガラス基板１上にＳｉＯｘ又はＳｉＮｘの絶縁膜
３を有し、その上にゲート端子１８を有する。これらの
構造は、正スタガー型の薄膜トランジスタに限らず非常
に一般的なものである。
【０００８】ここで従来例の図８の端子端子構造の断面
図を図７の薄膜トランジスタの断面図に照らしてみる。
図７のゲート電極７と図８のゲート端子１８は電気的に
接続されるものであるが、図７のゲート電極７の下部に
あるゲート絶縁膜６及びアモルファスシリコン膜５に相
当する部分は図８に示すゲート端子の構造では除去され
ている構造となっている。
図を図７の薄膜トランジスタの断面図に照らしてみる。
図７のゲート電極７と図８のゲート端子１８は電気的に
接続されるものであるが、図７のゲート電極７の下部に
あるゲート絶縁膜６及びアモルファスシリコン膜５に相
当する部分は図８に示すゲート端子の構造では除去され
ている構造となっている。
【０００９】従来例としては、先に述べた例が挙げられ
るが、ゲート電極がアモルファスシリコン膜より下に位
置する逆スタガー型と呼ばれる構造の方が、正スタガー
型よりコンダクタンスの良いトランジスタ特性が得られ
るということで、正スタガー型はあまり実施されていな
かった。しかし、図７に示すゲート電極７の下のゲート
絶縁膜６及びアモルァスシリコン膜５をゲート電極７を
マスクとして一度にエッチングすると、工程短縮になる
というメリットがある。
るが、ゲート電極がアモルファスシリコン膜より下に位
置する逆スタガー型と呼ばれる構造の方が、正スタガー
型よりコンダクタンスの良いトランジスタ特性が得られ
るということで、正スタガー型はあまり実施されていな
かった。しかし、図７に示すゲート電極７の下のゲート
絶縁膜６及びアモルァスシリコン膜５をゲート電極７を
マスクとして一度にエッチングすると、工程短縮になる
というメリットがある。
【００１０】その製造プロセスの断面図を図１０の
（ａ）〜（ｇ）に示し順に説明する。（ａ）に示すよう
に、ガラス基板上に遮光膜２を形成しその上にＳｉＯｘ
又はＳｉＮｘの絶縁膜３を堆積する。ただし遮光膜２
は、薄膜トランジスタを液晶表示装置に用いた場合にア
モルファスシリコンに光が照射されオフ電流が流れるの
を防ぐためのものであり、設けられるのが、普通である
がアモルファスシリコン層が薄い場合は無くても良い。
次に（ｂ）に示すように全面にＩＴＯ（インジュウム・
スズ酸化物）１９を堆積し、ホトリソグラフィ法により
（ｃ）に示すようにドレイン電極及びソース電極を形成
する。
（ａ）〜（ｇ）に示し順に説明する。（ａ）に示すよう
に、ガラス基板上に遮光膜２を形成しその上にＳｉＯｘ
又はＳｉＮｘの絶縁膜３を堆積する。ただし遮光膜２
は、薄膜トランジスタを液晶表示装置に用いた場合にア
モルファスシリコンに光が照射されオフ電流が流れるの
を防ぐためのものであり、設けられるのが、普通である
がアモルファスシリコン層が薄い場合は無くても良い。
次に（ｂ）に示すように全面にＩＴＯ（インジュウム・
スズ酸化物）１９を堆積し、ホトリソグラフィ法により
（ｃ）に示すようにドレイン電極及びソース電極を形成
する。
【００１１】次に（ｄ）に示すようにドレイン線に用い
られる金属膜を堆積し、リソグラフィ法により（ｅ）に
示すドレイン線金属膜１７を形成する。次に（ｆ）に示
すようにアモルファスシリコン膜とゲート絶縁膜とゲー
ト金属を堆積し、リソグラフィ法により（ｇ）に示す島
状に形成する。この場合、一回のリソグラフィ工程でゲ
ート電極７，ゲート絶縁膜６及びアモルファスシリコン
膜５を連続してエッチングできるので工程短縮になると
いう優位点がある。しかし、その製造プロセスを適用す
るとゲート端子構造に問題点が生じる。
られる金属膜を堆積し、リソグラフィ法により（ｅ）に
示すドレイン線金属膜１７を形成する。次に（ｆ）に示
すようにアモルファスシリコン膜とゲート絶縁膜とゲー
ト金属を堆積し、リソグラフィ法により（ｇ）に示す島
状に形成する。この場合、一回のリソグラフィ工程でゲ
ート電極７，ゲート絶縁膜６及びアモルファスシリコン
膜５を連続してエッチングできるので工程短縮になると
いう優位点がある。しかし、その製造プロセスを適用す
るとゲート端子構造に問題点が生じる。
【００１２】
【発明が解決しようとする課題】そのプロセスではゲー
ト端子（図６の１４）は、図９に示す構造になるのが自
明である。すなわち、ガラス基板１上に、ＳｉＯｘ又は
ＳｉＮｘの絶縁膜３を有し、その上にアモルファスシリ
コン膜５を有し、その上にゲート絶縁膜６を有し、その
上にゲート電極７を有する構造となっている、ＳｉＯｘ
又はＳｉＮｘの絶縁膜３については最初から無い場合も
ある。その理由は、図１０の（ｆ）から（ｇ）の工程
で、三層の膜を一回のリソグラフィ工程でエッチングし
て形成するために、図８の膜構造のようにゲート端子を
構成するのに必要のないアモルファスシリコン膜とゲー
ト絶縁膜を除去できないからである。
ト端子（図６の１４）は、図９に示す構造になるのが自
明である。すなわち、ガラス基板１上に、ＳｉＯｘ又は
ＳｉＮｘの絶縁膜３を有し、その上にアモルファスシリ
コン膜５を有し、その上にゲート絶縁膜６を有し、その
上にゲート電極７を有する構造となっている、ＳｉＯｘ
又はＳｉＮｘの絶縁膜３については最初から無い場合も
ある。その理由は、図１０の（ｆ）から（ｇ）の工程
で、三層の膜を一回のリソグラフィ工程でエッチングし
て形成するために、図８の膜構造のようにゲート端子を
構成するのに必要のないアモルファスシリコン膜とゲー
ト絶縁膜を除去できないからである。
【００１３】そこで、図９の端子構造の問題点は、非常
に剥れ易いことである。すなわち、成膜した後の工程の
途中で端子部分が剥れてしまい歩留りが著しく悪い。そ
の理由は、ゲート端子がアモルファスシリコン膜及びゲ
ート絶縁膜及びゲート電極の積層構造となっているの
で、膜の応力による歪のために、剥れ易くなるためであ
る。剥れる位置は図９のＳｉＯｘ又はＳｉＮｘ絶縁膜３
とアモルファスシリコン膜５の間の界面であることがわ
かっている。
に剥れ易いことである。すなわち、成膜した後の工程の
途中で端子部分が剥れてしまい歩留りが著しく悪い。そ
の理由は、ゲート端子がアモルファスシリコン膜及びゲ
ート絶縁膜及びゲート電極の積層構造となっているの
で、膜の応力による歪のために、剥れ易くなるためであ
る。剥れる位置は図９のＳｉＯｘ又はＳｉＮｘ絶縁膜３
とアモルファスシリコン膜５の間の界面であることがわ
かっている。
【００１４】膜の応力（Ｓｉ結晶を基準とした値）は、
ゲート電極の金属によく用いられるＣｒの例では５×１
０9 （Ｎ／ｍ2 ）であり、下層の例えばＳｉＮｘの値７
×１０8 （Ｎ／ｍ2 ）と比較して１桁高い値である。こ
のように高い応力の膜が上部に積層されると剥れ易くな
る。
ゲート電極の金属によく用いられるＣｒの例では５×１
０9 （Ｎ／ｍ2 ）であり、下層の例えばＳｉＮｘの値７
×１０8 （Ｎ／ｍ2 ）と比較して１桁高い値である。こ
のように高い応力の膜が上部に積層されると剥れ易くな
る。
【００１５】ただし、この膜の積層は、ゲート線の下全
体に必然的にできるが、ゲート線の幅は、せいぜい１５
μｍであって、そのように狭い幅の配線では剥れない。
しかし、端子部のように幅が５０μｍ以上あるゲート端
子部分では、膜の応力が蓄積されるので非常に剥れ易く
なっている。さらにこの部分は、後工程で行われる駆動
素子の接続時の端子の清掃や、接続不良時のリペアに際
し、図９の膜の構造では剥れる可能性が非常に高い。
体に必然的にできるが、ゲート線の幅は、せいぜい１５
μｍであって、そのように狭い幅の配線では剥れない。
しかし、端子部のように幅が５０μｍ以上あるゲート端
子部分では、膜の応力が蓄積されるので非常に剥れ易く
なっている。さらにこの部分は、後工程で行われる駆動
素子の接続時の端子の清掃や、接続不良時のリペアに際
し、図９の膜の構造では剥れる可能性が非常に高い。
【００１６】また、これを防ぐ手段として、アモルファ
スシリコン膜及びゲート絶縁膜を除去すれば良いが、そ
の為には少なくとも一回のリソグラフィ工程が必要とな
るので工程短縮のメリットがない。一方、アモルファス
シリコン膜やゲート絶縁膜の厚さを薄くすることでもあ
る程度防げるが、その場合には薄膜トランジスタ特性が
不適当な値に変化するので適当ではない。
スシリコン膜及びゲート絶縁膜を除去すれば良いが、そ
の為には少なくとも一回のリソグラフィ工程が必要とな
るので工程短縮のメリットがない。一方、アモルファス
シリコン膜やゲート絶縁膜の厚さを薄くすることでもあ
る程度防げるが、その場合には薄膜トランジスタ特性が
不適当な値に変化するので適当ではない。
【００１７】本発明の目的は、正スタガー構造の薄膜ト
ランジスタを応用する装置において、製造工程及び製品
出荷後の端子の膜剥れを防ぐため、その端子の膜の積層
構造を最適化し、信頼性及び生産性を向上させることが
可能な端子構造を提供することである。
ランジスタを応用する装置において、製造工程及び製品
出荷後の端子の膜剥れを防ぐため、その端子の膜の積層
構造を最適化し、信頼性及び生産性を向上させることが
可能な端子構造を提供することである。
【００１８】
【課題を解決するための手段】本発明は、ガラス基板上
に、島状に順次アモルファスシリコン膜、ゲート絶縁
膜、金属からなるゲート電極を有する積層された端子構
造において、前記ガラス基板とアモルファスシリコン膜
との間にアモルファスシリコンとシリサイド反応する金
属膜が介在していることを特徴とする。
に、島状に順次アモルファスシリコン膜、ゲート絶縁
膜、金属からなるゲート電極を有する積層された端子構
造において、前記ガラス基板とアモルファスシリコン膜
との間にアモルファスシリコンとシリサイド反応する金
属膜が介在していることを特徴とする。
【００１９】若しくは、ガラス基板上に、絶縁膜を有
し、その上に島状に、順次アモルファスシリコン膜、ゲ
ート絶縁膜、金属からなるゲート電極を有する積層され
た端子構造において、前記絶縁膜とアモルファスシリコ
ン膜との間にアモルファスシリコンとシリサイド反応す
る金属膜が介在している。シリサイド反応する金属とし
ては、Ｔｉ，Ｃｒ，Ｎｉ，Ｍｏ，Ｔａ，Ｗの単体または
それらの合金を用いる。
し、その上に島状に、順次アモルファスシリコン膜、ゲ
ート絶縁膜、金属からなるゲート電極を有する積層され
た端子構造において、前記絶縁膜とアモルファスシリコ
ン膜との間にアモルファスシリコンとシリサイド反応す
る金属膜が介在している。シリサイド反応する金属とし
ては、Ｔｉ，Ｃｒ，Ｎｉ，Ｍｏ，Ｔａ，Ｗの単体または
それらの合金を用いる。
【００２０】正スタガー型薄膜トランジスタを用いる上
で、課題であったゲート側の端子構造で剥れの位置を調
査すると、ＳｉＯｘ又はＳｉＮｘ若しくはガラス基板と
その上に積層されるアモルファスシリコン膜との界面で
あった。この界面にシリサイド反応する金属膜を介在さ
せると、その界面の密着力（接合力）が向上して膜剥れ
が生じない。
で、課題であったゲート側の端子構造で剥れの位置を調
査すると、ＳｉＯｘ又はＳｉＮｘ若しくはガラス基板と
その上に積層されるアモルファスシリコン膜との界面で
あった。この界面にシリサイド反応する金属膜を介在さ
せると、その界面の密着力（接合力）が向上して膜剥れ
が生じない。
【００２１】
【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。図１は本発明の第１の実施の形態
を示す断面図である。ガラス基板１上にＳｉＯｘ又はＳ
ｉＮｘの絶縁膜の開口が設れられ、その開口部に島状
に、直接Ｔｉ，Ｃｒ，Ｎｉ，Ｍｏ，Ｔａ，Ｗ等の単体又
は合金又はそれらを含む化合物から成るシリサイド反応
する金属膜８を有し、その上にアモルファスシリコン膜
５を有し、その上にゲート絶縁膜６を有し、その上にゲ
ート電極７を有している。ただし、図１ではＳｉＯｘ又
はＳｉＮｘの絶縁膜３がアモルファスシリコン膜５とシ
リサイド反応する金属膜８との間に一部存在している
が、図２の様にＳｉＯｘ又はＳｉＮｘの絶縁膜３はアモ
ルファスシリコン膜５と接していなくても良いし、また
図示はしていないが、絶縁膜３は無くても良い。
して詳細に説明する。図１は本発明の第１の実施の形態
を示す断面図である。ガラス基板１上にＳｉＯｘ又はＳ
ｉＮｘの絶縁膜の開口が設れられ、その開口部に島状
に、直接Ｔｉ，Ｃｒ，Ｎｉ，Ｍｏ，Ｔａ，Ｗ等の単体又
は合金又はそれらを含む化合物から成るシリサイド反応
する金属膜８を有し、その上にアモルファスシリコン膜
５を有し、その上にゲート絶縁膜６を有し、その上にゲ
ート電極７を有している。ただし、図１ではＳｉＯｘ又
はＳｉＮｘの絶縁膜３がアモルファスシリコン膜５とシ
リサイド反応する金属膜８との間に一部存在している
が、図２の様にＳｉＯｘ又はＳｉＮｘの絶縁膜３はアモ
ルファスシリコン膜５と接していなくても良いし、また
図示はしていないが、絶縁膜３は無くても良い。
【００２２】ここで、シリサイド反応する金属とは、Ｓ
ｉ原子と低温で反応する金属をいい、一般的には元素記
号で示すと、Ｔｉ，Ｃｒ，Ｎｉ，Ｍｏ，Ｔａ，Ｗ等が該
当する。具体的には、例えば、サイエンスフォーラム
（株）発行の「超ＬＳＩプロセスデータハンドブック」
（昭和５７年４月１５日）のｐ３３７〜ｐ３４０に記載
されている。また、その金属はそれらの合金や、同様に
シリサイド反応を有するそれらの化合物であってもよ
い。これらの金属は、これらの金属を堆積する間、又は
その上にアモルファスシリコン膜を堆積する間の熱、若
しくはアニールによりシリサイド反応することがわかっ
ている。
ｉ原子と低温で反応する金属をいい、一般的には元素記
号で示すと、Ｔｉ，Ｃｒ，Ｎｉ，Ｍｏ，Ｔａ，Ｗ等が該
当する。具体的には、例えば、サイエンスフォーラム
（株）発行の「超ＬＳＩプロセスデータハンドブック」
（昭和５７年４月１５日）のｐ３３７〜ｐ３４０に記載
されている。また、その金属はそれらの合金や、同様に
シリサイド反応を有するそれらの化合物であってもよ
い。これらの金属は、これらの金属を堆積する間、又は
その上にアモルファスシリコン膜を堆積する間の熱、若
しくはアニールによりシリサイド反応することがわかっ
ている。
【００２３】図３は、本発明の第３の実施の形態を示す
断面図である。ガラス基板１上に、ＳｉＯｘ又はＳｉＮ
ｘの絶縁膜３を有し、その上に島状に、Ｔｉ，Ｃｒ，Ｎ
ｉ，Ｍｏ，Ｔａ，Ｗの単体又は合金又はそれらを含む化
合物から成るシリサイド反応する金属膜４を有し、さら
にその上にアモルファスシリコン膜５を有し、その上に
ＳｉＯｘ又はＳｉＮｘの単層若しくはそれらの二層のゲ
ート絶縁膜６を有し、その上にＣｒやＡｌ等の金属から
成るゲート電極７を有する構成となっている。また、図
３ではアモルファスシリコン膜５とＳｉＯｘ又はＳｉＮ
ｘの絶縁膜３が直接接する部分が両端に一部の領域で存
在するが、図４のように無くてもよい。
断面図である。ガラス基板１上に、ＳｉＯｘ又はＳｉＮ
ｘの絶縁膜３を有し、その上に島状に、Ｔｉ，Ｃｒ，Ｎ
ｉ，Ｍｏ，Ｔａ，Ｗの単体又は合金又はそれらを含む化
合物から成るシリサイド反応する金属膜４を有し、さら
にその上にアモルファスシリコン膜５を有し、その上に
ＳｉＯｘ又はＳｉＮｘの単層若しくはそれらの二層のゲ
ート絶縁膜６を有し、その上にＣｒやＡｌ等の金属から
成るゲート電極７を有する構成となっている。また、図
３ではアモルファスシリコン膜５とＳｉＯｘ又はＳｉＮ
ｘの絶縁膜３が直接接する部分が両端に一部の領域で存
在するが、図４のように無くてもよい。
【００２４】以上述べたような構造にすると、ゲート端
子構造として必要である最大の面積である０．１２ｍｍ
×５ｍｍであっても膜剥れは全く生じない。それは、Ｓ
ｉＯｘ又はＳｉＮｘの絶縁膜とシリサイド反応する金属
膜との密着力（付着力）は例えば、シリサイド反応する
金属がＣｒ，Ｍｏ，Ｗの場合に調べると、いずれも１０
０×１０6 Ｐａ〜１７０×１０6 Ｐａ以上と高い値を示
す。また、シリサイド反応する金属膜とアモルファスシ
リコン膜との密着力（付着力）は、同様の金属で、８０
×１０6 Ｐａ〜１６０×１０6 Ｐａである。
子構造として必要である最大の面積である０．１２ｍｍ
×５ｍｍであっても膜剥れは全く生じない。それは、Ｓ
ｉＯｘ又はＳｉＮｘの絶縁膜とシリサイド反応する金属
膜との密着力（付着力）は例えば、シリサイド反応する
金属がＣｒ，Ｍｏ，Ｗの場合に調べると、いずれも１０
０×１０6 Ｐａ〜１７０×１０6 Ｐａ以上と高い値を示
す。また、シリサイド反応する金属膜とアモルファスシ
リコン膜との密着力（付着力）は、同様の金属で、８０
×１０6 Ｐａ〜１６０×１０6 Ｐａである。
【００２５】また、図１及び図２の様にシリサイド反応
する金属膜の下地がガラス基板の場合に関してもそれら
の間の密着力（付着力）は１００×１０6 Ｐａ以上であ
り問題は無い。比較のためシリサイド反応しない金属に
ついて示すと、例えば、Ａｌでは１０×１０6 Ｐａ以下
であり、また、ＩＴＯでは１０×１０6 Ｐａ以下であ
る。
する金属膜の下地がガラス基板の場合に関してもそれら
の間の密着力（付着力）は１００×１０6 Ｐａ以上であ
り問題は無い。比較のためシリサイド反応しない金属に
ついて示すと、例えば、Ａｌでは１０×１０6 Ｐａ以下
であり、また、ＩＴＯでは１０×１０6 Ｐａ以下であ
る。
【００２６】次に、製造方法について述べる。図１又は
図２の構造は、図３又は図４のＳｉＯｘ又はＳｉＮｘ絶
縁膜３がガラス基板とシリサイド反応する金属膜との間
にない場合の実施の形態なので図３又は図４の実施の形
態について述べる。本発明の端子構造は通常、図７の正
スタガー型薄膜トランジスタと同時に作られるものであ
り、図１０の（ａ’）〜（ｇ’）に薄膜トランジスタ部
分の構造過程と並べて右側縦一例にゲート端子部分の製
造過程を併せて示す。まず、（ａ），（ａ’）に示すよ
うにガラス基板上１の上に、ＳｉＯｘをスパッタ法また
はＣＶＤ法で成膜し、若しくはＳｉＮｘをプラズマＣＶ
Ｄ法により成膜して絶縁膜３を設ける。
図２の構造は、図３又は図４のＳｉＯｘ又はＳｉＮｘ絶
縁膜３がガラス基板とシリサイド反応する金属膜との間
にない場合の実施の形態なので図３又は図４の実施の形
態について述べる。本発明の端子構造は通常、図７の正
スタガー型薄膜トランジスタと同時に作られるものであ
り、図１０の（ａ’）〜（ｇ’）に薄膜トランジスタ部
分の構造過程と並べて右側縦一例にゲート端子部分の製
造過程を併せて示す。まず、（ａ），（ａ’）に示すよ
うにガラス基板上１の上に、ＳｉＯｘをスパッタ法また
はＣＶＤ法で成膜し、若しくはＳｉＮｘをプラズマＣＶ
Ｄ法により成膜して絶縁膜３を設ける。
【００２７】次に（ｂ），（ｂ’）の工程でＩＴＯ１９
が全面に成膜されるが、（ｃ）のドレイン電極１５及び
ソース電極１６形成時に（ｃ’）のようにゲート端子部
分のＩＴＯは除去される。次に（ｄ）に示すように、Ｔ
ｉ，Ｃｒ，Ｎｉ，Ｍｏ，Ｔａ，Ｗ等のシリサイド反応す
る金属膜をスパッタ法により約１５０ｎｍの厚さで成膜
する。このときのスパッタの温度は約１５０〜２３０℃
である。次に（ｅ’）に示すように、ゲート端子部分で
はシリサイド反応する金属膜をリソグラフィ法により島
状に形成する。このとき、（ｅ）のように薄膜トランジ
スタ部分ではドレイン線金属膜１７が形成される。
が全面に成膜されるが、（ｃ）のドレイン電極１５及び
ソース電極１６形成時に（ｃ’）のようにゲート端子部
分のＩＴＯは除去される。次に（ｄ）に示すように、Ｔ
ｉ，Ｃｒ，Ｎｉ，Ｍｏ，Ｔａ，Ｗ等のシリサイド反応す
る金属膜をスパッタ法により約１５０ｎｍの厚さで成膜
する。このときのスパッタの温度は約１５０〜２３０℃
である。次に（ｅ’）に示すように、ゲート端子部分で
はシリサイド反応する金属膜をリソグラフィ法により島
状に形成する。このとき、（ｅ）のように薄膜トランジ
スタ部分ではドレイン線金属膜１７が形成される。
【００２８】次に（ｆ），（ｆ’）に示すように、基板
温度を２８０〜３３０℃とするプラズマＣＶＤ法により
アモルファスシリコン膜を６０ｎｍの厚さで成膜し、そ
の上にゲート絶縁膜６としてＳｉＮｘを基板温度を３０
０℃とするプラズマＣＶＤ法により４００ｎｍの厚さで
成膜する。また、ゲート絶縁膜はスパッタ法やＣＶＤ法
を用いたＳｉＯｘであっても良い。続いて、ゲート電極
としてＣｒやＡｌ等の金属をスパッタ法により成膜す
る。次にリソグラフィ工程でまず、（ｇ），（ｇ’）に
示す形にゲート電極をエッチングし、同一リソグラフィ
工程でレジストを剥離してもしなくても良いが、ゲート
絶縁膜６とアモルファスシリコン膜５を連続してエッチ
ングし、薄膜トランジスタと同時に島状にゲート端子構
造が完成する。
温度を２８０〜３３０℃とするプラズマＣＶＤ法により
アモルファスシリコン膜を６０ｎｍの厚さで成膜し、そ
の上にゲート絶縁膜６としてＳｉＮｘを基板温度を３０
０℃とするプラズマＣＶＤ法により４００ｎｍの厚さで
成膜する。また、ゲート絶縁膜はスパッタ法やＣＶＤ法
を用いたＳｉＯｘであっても良い。続いて、ゲート電極
としてＣｒやＡｌ等の金属をスパッタ法により成膜す
る。次にリソグラフィ工程でまず、（ｇ），（ｇ’）に
示す形にゲート電極をエッチングし、同一リソグラフィ
工程でレジストを剥離してもしなくても良いが、ゲート
絶縁膜６とアモルファスシリコン膜５を連続してエッチ
ングし、薄膜トランジスタと同時に島状にゲート端子構
造が完成する。
【００２９】
【発明の効果】本発明の効果は、正スタガー型の薄膜ト
ランジスタを応用した装置におけるゲート端子の構造が
アモルファスシリコン膜と、ＳｉＮｘやＳｉＯｘ等のゲ
ート絶縁膜と、ゲート電極の積層であっても、膜の密着
性が良く、製造工程において膜剥れが発生せず、また、
その端子に駆動するための半導体素子の端子を圧接して
も膜が剥れない信頼性の良い端子であるという点にあ
る。
ランジスタを応用した装置におけるゲート端子の構造が
アモルファスシリコン膜と、ＳｉＮｘやＳｉＯｘ等のゲ
ート絶縁膜と、ゲート電極の積層であっても、膜の密着
性が良く、製造工程において膜剥れが発生せず、また、
その端子に駆動するための半導体素子の端子を圧接して
も膜が剥れない信頼性の良い端子であるという点にあ
る。
【００３０】その理由は、アモルファスシリコン膜５と
その下地であるガラス基板若しくはＳｉＯｘ又はＳｉＮ
ｘとの間にシリサイド反応する金属膜を介在させたの
で、それが無い場合と比較して、膜の密着力が向上する
からである。
その下地であるガラス基板若しくはＳｉＯｘ又はＳｉＮ
ｘとの間にシリサイド反応する金属膜を介在させたの
で、それが無い場合と比較して、膜の密着力が向上する
からである。
【００３１】また、端子の膜剥れを防止できるのでゲー
ト電極及びゲート絶縁膜及びアモルファスシリコンを連
続してエッチングする製造方法を導入できるので生産性
向上に寄与する効果もある。
ト電極及びゲート絶縁膜及びアモルファスシリコンを連
続してエッチングする製造方法を導入できるので生産性
向上に寄与する効果もある。
【図１】本発明の第１の実施の形態の端子構造を示す断
面図である。
面図である。
【図２】本発明の第２の実施の形態の端子構造を示す断
面図である。
面図である。
【図３】本発明の第３の実施の形態の端子構造を示す断
面図である。
面図である。
【図４】本発明の第４の実施の形態の端子構造を示す断
面図である。
面図である。
【図５】液晶表示装置の回路を説明する図である。
【図６】ゲート端子を説明する斜視図である。
【図７】従来の正スタガー型薄膜トランジスタの断面図
である。
である。
【図８】従来のゲート端子構造の断面図である。
【図９】従来例から自明なものとして考えられる端子構
造の断面図である。
造の断面図である。
【図１０】（ａ）〜（ｇ）は薄膜トランジスタの製造工
程を示す断面図、（ａ’）〜（ｇ’）は端子構造の製造
工程を示す断面図である。
程を示す断面図、（ａ’）〜（ｇ’）は端子構造の製造
工程を示す断面図である。
１ ガラス基板 ２ 遮光膜 ３ 絶縁膜 ４，８ シリサイド反応する金属膜 ５ アモルファスシリコン膜 ６ ゲート絶縁膜 ７ ゲート電極 ９ 薄膜トランジスタ １０ 液晶キャパシタ １１ ドレイン線 １２ ゲート線 １３ 対向電極 １４，１８ ゲート端子 １５ ドレイン電極（ＩＴＯ） １６ ソース電極（ＩＴＯ） １７ ドレイン線金属膜 １９ ＩＴＯ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−6073（ＪＰ，Ａ) 特開 昭60−198520（ＪＰ，Ａ) 特開 昭52−48475（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 G02F 1/1343 G02F 1/136 500 H01L 21/336
Claims (3)
- 【請求項１】 薄膜トランジスタアレイの形成されたガ
ラス基板上に、島状に順次アモルファスシリコン膜、ゲ
ート絶縁膜、金属からなるゲート電極を有する積層され
た端子構造において、前記ガラス基板とアモルファスシ
リコン膜との間にアモルファスシリコンとシリサイド反
応する金属膜が介在していることを特徴とする端子構
造。 - 【請求項２】 薄膜トランジスタアレイの形成されたガ
ラス基板上に、絶縁膜を有し、その上に島状に、順次ア
モルファスシシリコン膜、ゲート絶縁膜、金属からなる
ゲート電極を有する積層された端子構造において、前記
絶縁膜とアモルファスシリコン膜との間にアモルファス
シリコンとシリサイド反応する金属膜が介在しているこ
とを特徴とする端子構造。 - 【請求項３】 前記シリサイド反応する金属膜は、Ｔ
ｉ，Ｃｒ，Ｎｉ，Ｍｏ，Ｔａ，Ｗの中から選ばれた単体
または合金によって形成されていることを特徴とする請
求項１または２記載の端子構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34151795A JP2770807B2 (ja) | 1995-12-27 | 1995-12-27 | 端子構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34151795A JP2770807B2 (ja) | 1995-12-27 | 1995-12-27 | 端子構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181322A JPH09181322A (ja) | 1997-07-11 |
| JP2770807B2 true JP2770807B2 (ja) | 1998-07-02 |
Family
ID=18346683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34151795A Expired - Lifetime JP2770807B2 (ja) | 1995-12-27 | 1995-12-27 | 端子構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2770807B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3463005B2 (ja) | 1999-07-19 | 2003-11-05 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
-
1995
- 1995-12-27 JP JP34151795A patent/JP2770807B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09181322A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| US7259035B2 (en) | Methods of forming thin-film transistor display devices | |
| US6344377B2 (en) | Liquid crystal display and method of manufacturing the same | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| US6486934B2 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
| US20040263746A1 (en) | Array substrate for LCD device having double-layered metal structure and manufacturing method thereof | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| JPH06208137A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP2625585B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JP3235540B2 (ja) | 液晶表示装置用薄膜トランジスタアレイおよびその製造方法 | |
| JPH04257826A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH04372934A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JP2770807B2 (ja) | 端子構造 | |
| JPH0764109A (ja) | 液晶表示装置 | |
| US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH08262492A (ja) | 液晶表示装置 | |
| JP3192813B2 (ja) | 液晶表示装置 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JP3245612B2 (ja) | 多層配線板の製造方法 | |
| JPH01227127A (ja) | 薄膜トランジスタアレイ | |
| JP2001188255A (ja) | 液晶表示素子及びその製造方法 | |
| JPS62288883A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05265041A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980317 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080417 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080417 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090417 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100417 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110417 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 14 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term |