JP3200638B2 - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JP3200638B2 JP3200638B2 JP5887292A JP5887292A JP3200638B2 JP 3200638 B2 JP3200638 B2 JP 3200638B2 JP 5887292 A JP5887292 A JP 5887292A JP 5887292 A JP5887292 A JP 5887292A JP 3200638 B2 JP3200638 B2 JP 3200638B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- wiring
- low
- resistance
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Cleaning By Liquid Or Steam (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ガラス基板上に低抵抗
配線を形成する方法に関するものである。
配線を形成する方法に関するものである。
【０００２】
【従来の技術】ガラス基板の上に形成される配線として
は、例えばＴＦＴアクティブマトリックス型液晶表示素
子に用いられるＴＦＴパネルのゲート配線またはデータ
配線がある。
は、例えばＴＦＴアクティブマトリックス型液晶表示素
子に用いられるＴＦＴパネルのゲート配線またはデータ
配線がある。
【０００３】図５は従来のＴＦＴパネルの一部分の平面
図、図６は図５のVI−VI線に沿う拡大断面図であり、こ
のＴＦＴパネルは、ガラス基板１の上に、複数本のゲー
ト配線ＧＬと、このゲート配線ＧＬと直交する複数本の
データ配線ＤＬとを設けるとともに、各ゲート配線ＧＬ
と各データ配線ＤＬとの交差部にそれぞれ薄膜トランジ
スタ２を形成し、この各薄膜トランジスタ２にそれぞれ
対応させて画素電極６を設けた構成となっている。
図、図６は図５のVI−VI線に沿う拡大断面図であり、こ
のＴＦＴパネルは、ガラス基板１の上に、複数本のゲー
ト配線ＧＬと、このゲート配線ＧＬと直交する複数本の
データ配線ＤＬとを設けるとともに、各ゲート配線ＧＬ
と各データ配線ＤＬとの交差部にそれぞれ薄膜トランジ
スタ２を形成し、この各薄膜トランジスタ２にそれぞれ
対応させて画素電極６を設けた構成となっている。
【０００４】このＴＦＴパネルの薄膜トランジスタ２
は、一般に逆スタガー構造とされており、薄膜トランジ
スタ２を逆スタガー構造としているＴＦＴパネルでは、
ゲート配線ＧＬをガラス基板１の上に形成し、データ配
線ＤＬを、ゲート配線ＧＬを覆う絶縁膜の上に形成して
いる。
は、一般に逆スタガー構造とされており、薄膜トランジ
スタ２を逆スタガー構造としているＴＦＴパネルでは、
ゲート配線ＧＬをガラス基板１の上に形成し、データ配
線ＤＬを、ゲート配線ＧＬを覆う絶縁膜の上に形成して
いる。
【０００５】上記逆スタガー構造の薄膜トランジスタ２
は、上記ゲート配線ＧＬに形成されたゲート電極Ｇと、
このゲート電極Ｇの上に形成されたＳi Ｎ（窒化シリコ
ン）からなるゲート絶縁膜３と、このゲート絶縁膜３の
上に前記ゲート電極Ｇと対向させて形成されたａ−Ｓi
（アモルファスシリコン）からなるｉ型半導体層４と、
このｉ型半導体層４の両側部の上に、ｎ型不純物をドー
プしたａ−Ｓi からなるｎ型半導体層５を介して形成さ
れたソース電極Ｓおよびドレイン電極Ｄとからなってい
る。
は、上記ゲート配線ＧＬに形成されたゲート電極Ｇと、
このゲート電極Ｇの上に形成されたＳi Ｎ（窒化シリコ
ン）からなるゲート絶縁膜３と、このゲート絶縁膜３の
上に前記ゲート電極Ｇと対向させて形成されたａ−Ｓi
（アモルファスシリコン）からなるｉ型半導体層４と、
このｉ型半導体層４の両側部の上に、ｎ型不純物をドー
プしたａ−Ｓi からなるｎ型半導体層５を介して形成さ
れたソース電極Ｓおよびドレイン電極Ｄとからなってい
る。
【０００６】この薄膜トランジスタ２のゲート絶縁膜３
は、基板１のほぼ全面に形成されており、ゲート配線Ｇ
Ｌは前記ゲート絶縁膜３で覆われている。なお、ゲート
配線ＧＬの端子部（図示せず）は、ゲート絶縁膜３の端
子部上の部分を除去することによって露出されている。
また、上記膜トランジスタのドレイン電極Ｄは、上記デ
ータ配線ＤＬと一体に形成されており、このデータ配線
ＤＬは上記ゲート絶縁膜３の上に形成されている。
は、基板１のほぼ全面に形成されており、ゲート配線Ｇ
Ｌは前記ゲート絶縁膜３で覆われている。なお、ゲート
配線ＧＬの端子部（図示せず）は、ゲート絶縁膜３の端
子部上の部分を除去することによって露出されている。
また、上記膜トランジスタのドレイン電極Ｄは、上記デ
ータ配線ＤＬと一体に形成されており、このデータ配線
ＤＬは上記ゲート絶縁膜３の上に形成されている。
【０００７】また、上記画素電極６は、ＩＴＯ等の透明
導電膜からなっており、この画素電極６は上記ゲート絶
縁膜３の上に形成されている。この画素電極６は、その
一端縁を上記薄膜トランジスタ２のソース電極Ｓの上に
重ねて形成することによってソース電極Ｓに接続されて
いる。
導電膜からなっており、この画素電極６は上記ゲート絶
縁膜３の上に形成されている。この画素電極６は、その
一端縁を上記薄膜トランジスタ２のソース電極Ｓの上に
重ねて形成することによってソース電極Ｓに接続されて
いる。
【０００８】ところで、上記ＴＦＴパネルにおいては、
そのゲート配線ＧＬおよびデータ配線ＤＬでのゲート信
号およびデータ信号の遅延をできるだけ少なくするため
に、ゲート配線ＧＬとデータ配線ＤＬとをＣu （銅）等
の低抵抗金属で形成することが望まれている。
そのゲート配線ＧＬおよびデータ配線ＤＬでのゲート信
号およびデータ信号の遅延をできるだけ少なくするため
に、ゲート配線ＧＬとデータ配線ＤＬとをＣu （銅）等
の低抵抗金属で形成することが望まれている。
【０００９】しかし、Ｃu （銅）等の低抵抗金属は、ガ
ラスとの密着性が悪いため、ガラス基板１の上に直接形
成されるゲート配線ＧＬをＣu （銅）等で形成したので
は、ＴＦＴパネルの製造途中でゲート配線ＧＬが基板１
から剥離し、ＴＦＴパネルの製造が不可能になる。
ラスとの密着性が悪いため、ガラス基板１の上に直接形
成されるゲート配線ＧＬをＣu （銅）等で形成したので
は、ＴＦＴパネルの製造途中でゲート配線ＧＬが基板１
から剥離し、ＴＦＴパネルの製造が不可能になる。
【００１０】このため、従来は、ガラス基板１の上に形
成するゲート配線ＧＬを、基板１上にガラスとの密着性
が良いＣr （クロム）等の金属膜を成膜し、この金属膜
をフォトリソグラフィ法によりパターニングする方法で
形成している。
成するゲート配線ＧＬを、基板１上にガラスとの密着性
が良いＣr （クロム）等の金属膜を成膜し、この金属膜
をフォトリソグラフィ法によりパターニングする方法で
形成している。
【００１１】
【発明が解決しようとする課題】しかしながら、ガラス
基板１との密着性が良いＣr 等の金属は、その抵抗値が
高いため、この種の金属でＴＦＴパネルのゲート配線Ｇ
Ｌを形成したのでは、ゲート配線ＧＬでのゲート信号の
遅延が大きくなって、液晶表示素子の表示品質が低下す
る。これは、特に、高精細，大画面の液晶表示素子に用
いるＴＦＴパネルにおいて問題とされている。
基板１との密着性が良いＣr 等の金属は、その抵抗値が
高いため、この種の金属でＴＦＴパネルのゲート配線Ｇ
Ｌを形成したのでは、ゲート配線ＧＬでのゲート信号の
遅延が大きくなって、液晶表示素子の表示品質が低下す
る。これは、特に、高精細，大画面の液晶表示素子に用
いるＴＦＴパネルにおいて問題とされている。
【００１２】本発明は、ガラス基板上に、低抵抗でしか
も基板から剥離するおそれのない配線を能率良く形成す
ることができる配線形成方法を提供することを目的とし
たものである。
も基板から剥離するおそれのない配線を能率良く形成す
ることができる配線形成方法を提供することを目的とし
たものである。
【００１３】
【課題を解決するための手段】本発明の配線形成方法
は、ガラス基板の上にガラスとの密着性が良い下地金属
膜を成膜し、この下地金属膜をフォトリソグラフィ法に
より配線形状にパターニングした後、前記基板上に、前
記下地金属膜との密着性が良くガラスとの密着性が悪い
低抵抗金属膜を成膜し、この後、前記基板を液中に浸漬
して超音波を加えることにより、前記低抵抗金属膜を前
記下地金属膜の上に被着した部分を除いて除去すること
を特徴とするものである。
は、ガラス基板の上にガラスとの密着性が良い下地金属
膜を成膜し、この下地金属膜をフォトリソグラフィ法に
より配線形状にパターニングした後、前記基板上に、前
記下地金属膜との密着性が良くガラスとの密着性が悪い
低抵抗金属膜を成膜し、この後、前記基板を液中に浸漬
して超音波を加えることにより、前記低抵抗金属膜を前
記下地金属膜の上に被着した部分を除いて除去すること
を特徴とするものである。
【００１４】
【作用】本発明の配線形成方法によって形成された配線
は、配線形状にパターニングした下地金属膜とその上に
残った低抵抗金属膜とからなる二層配線となる。そし
て、この配線は、下地金属膜の上に低抵抗金属膜を積層
したものであるため、抵抗が低いし、またガラス基板に
対する下地金属膜の密着性が良く、さらに前記下地金属
膜に対する低抵抗金属膜の密着性も良いため、基板から
剥離するおそれもない。しかも、本発明では、下地金属
膜はフォトリソグラフィ法によってパターニングしてい
るが、低抵抗金属膜は、液中で超音波を加えることによ
って下地金属膜の上に被着した部分を除いて除去してい
るため、フォトリソグラフィ法によるパターニングは１
回だけでよく、したがって下地金属膜と低抵抗金属膜と
からなる二層配線を能率良く形成することができる。
は、配線形状にパターニングした下地金属膜とその上に
残った低抵抗金属膜とからなる二層配線となる。そし
て、この配線は、下地金属膜の上に低抵抗金属膜を積層
したものであるため、抵抗が低いし、またガラス基板に
対する下地金属膜の密着性が良く、さらに前記下地金属
膜に対する低抵抗金属膜の密着性も良いため、基板から
剥離するおそれもない。しかも、本発明では、下地金属
膜はフォトリソグラフィ法によってパターニングしてい
るが、低抵抗金属膜は、液中で超音波を加えることによ
って下地金属膜の上に被着した部分を除いて除去してい
るため、フォトリソグラフィ法によるパターニングは１
回だけでよく、したがって下地金属膜と低抵抗金属膜と
からなる二層配線を能率良く形成することができる。
【００１５】
【実施例】以下、本発明の一実施例を、図５に示したＴ
ＦＴパネルのゲート配線ＧＬの形成を例にとって説明す
る。
ＦＴパネルのゲート配線ＧＬの形成を例にとって説明す
る。
【００１６】図１は前記ゲート配線ＧＬの形成工程図で
あり、図２は図１（ｂ）の平面図、図３は図１（ｄ）の
平面図である。なお、図１はゲート配線ＧＬのゲート電
極Ｇ部分の断面を示している。
あり、図２は図１（ｂ）の平面図、図３は図１（ｄ）の
平面図である。なお、図１はゲート配線ＧＬのゲート電
極Ｇ部分の断面を示している。
【００１７】まず、図１（ａ）に示すように、ガラス基
板１の上に、ガラスとの密着性が良い金属、例えばＮi
( ニッケル），Ｔi （チタン），Ｃr （クロム）等から
なる下地金属膜１１をスパッタリング法によって成膜す
る。これらＮi ，Ｔi ，Ｃr等は、その抵抗値は高い
が、ガラスに対する密着性は非常に優れている。なお、
この下地金属膜１１の膜厚は５０ｎｍ以下で十分であ
る。
板１の上に、ガラスとの密着性が良い金属、例えばＮi
( ニッケル），Ｔi （チタン），Ｃr （クロム）等から
なる下地金属膜１１をスパッタリング法によって成膜す
る。これらＮi ，Ｔi ，Ｃr等は、その抵抗値は高い
が、ガラスに対する密着性は非常に優れている。なお、
この下地金属膜１１の膜厚は５０ｎｍ以下で十分であ
る。
【００１８】次に、図１（ｂ）および図２に示すよう
に、上記下地金属膜１１をフォトリソグラフィ法によっ
てゲート配線ＧＬの形状にパターニングする。なお、図
１（ｂ）において、２０は下地金属膜１１のパターニン
グに際してその上に形成したレジストマスクである。
に、上記下地金属膜１１をフォトリソグラフィ法によっ
てゲート配線ＧＬの形状にパターニングする。なお、図
１（ｂ）において、２０は下地金属膜１１のパターニン
グに際してその上に形成したレジストマスクである。
【００１９】次に、配線形状にパターニングした下地金
属膜１１のレジストマスク２０を剥離して、基板１を洗
浄した後、図１（ｃ）に示すように、上記基板１上に、
低抵抗でかつ下地金属膜１１との密着性が良くガラスと
の密着性が悪い金属、例えばＣu （銅）からなる低抵抗
金属膜１２をスパッタリング法または蒸着法によって成
膜する。この低抵抗金属膜１２は、約２００ｎｍの膜厚
に成膜する。
属膜１１のレジストマスク２０を剥離して、基板１を洗
浄した後、図１（ｃ）に示すように、上記基板１上に、
低抵抗でかつ下地金属膜１１との密着性が良くガラスと
の密着性が悪い金属、例えばＣu （銅）からなる低抵抗
金属膜１２をスパッタリング法または蒸着法によって成
膜する。この低抵抗金属膜１２は、約２００ｎｍの膜厚
に成膜する。
【００２０】次に、上記低抵抗金属膜１２を成膜した基
板１を、純水またはイソプロピルアルコール等の液中に
浸漬して超音波を加えることにより、低抵抗金属膜１２
を下地金属膜１１の上に被着した部分を除いて除去す
る。
板１を、純水またはイソプロピルアルコール等の液中に
浸漬して超音波を加えることにより、低抵抗金属膜１２
を下地金属膜１１の上に被着した部分を除いて除去す
る。
【００２１】この場合、Ｃu （銅）からなる低抵抗金属
膜１２は、Ｎi ，Ｔi ，Ｃr 等からなる下地金属膜１１
に対する密着性は極めて高いが、ガラスとの密着性は極
端に悪いため、液中において超音波を加えると、低抵抗
金属膜１２のガラス基板１上に被着している部分が除去
され、低抵抗金属膜１２の上に、この低抵抗金属膜１２
と同じ形状に低抵抗金属膜１２が残る。
膜１２は、Ｎi ，Ｔi ，Ｃr 等からなる下地金属膜１１
に対する密着性は極めて高いが、ガラスとの密着性は極
端に悪いため、液中において超音波を加えると、低抵抗
金属膜１２のガラス基板１上に被着している部分が除去
され、低抵抗金属膜１２の上に、この低抵抗金属膜１２
と同じ形状に低抵抗金属膜１２が残る。
【００２２】このようにして形成された配線ＧＬは、図
１（ｄ）および図３に示すように、配線形状にパターニ
ングした下地金属膜と１１その上に残った低抵抗金属膜
１２とからなる二層配線となる。
１（ｄ）および図３に示すように、配線形状にパターニ
ングした下地金属膜と１１その上に残った低抵抗金属膜
１２とからなる二層配線となる。
【００２３】そして、この配線ＧＬは、下地金属膜１１
の上に低抵抗金属膜１２を積層したものであるため、抵
抗が低いし、またガラス基板１に対する下地金属膜１１
の密着性が良く、さらに下地金属膜１１に対する低抵抗
金属膜１２の密着性も良いため、基板１から剥離するお
それもない。
の上に低抵抗金属膜１２を積層したものであるため、抵
抗が低いし、またガラス基板１に対する下地金属膜１１
の密着性が良く、さらに下地金属膜１１に対する低抵抗
金属膜１２の密着性も良いため、基板１から剥離するお
それもない。
【００２４】しかも、上記実施例では、下地金属膜１１
はフォトリソグラフィ法によってパターニングしている
が、低抵抗金属膜１２は、液中で超音波を加えることに
よって下地金属膜１１の上に被着した部分を除いて除去
しているため、フォトリソグラフィ法によるパターニン
グは１回だけでよく、したがって下地金属膜１１と低抵
抗金属膜１２とからなる二層配線を能率良く形成するこ
とができる。
はフォトリソグラフィ法によってパターニングしている
が、低抵抗金属膜１２は、液中で超音波を加えることに
よって下地金属膜１１の上に被着した部分を除いて除去
しているため、フォトリソグラフィ法によるパターニン
グは１回だけでよく、したがって下地金属膜１１と低抵
抗金属膜１２とからなる二層配線を能率良く形成するこ
とができる。
【００２５】図４は、上記方法でゲート配線ＧＬを形成
したＴＦＴパネルの一部分の断面図であり、このＴＦＴ
パネルは、ゲート配線ＧＬを形成した基板１上に、周知
の方法で薄膜トランジスタ２およびデータ配線ＤＬと画
素電極６を形成して製造される。なお、図４に示したＴ
ＦＴパネルは、その下部配線であるゲート配線ＧＬの構
造が異なるだけで、他の構成は図５および図６に示した
従来のＴＦＴパネルと同じであるから、重複する説明は
図に同符号を付して省略する。
したＴＦＴパネルの一部分の断面図であり、このＴＦＴ
パネルは、ゲート配線ＧＬを形成した基板１上に、周知
の方法で薄膜トランジスタ２およびデータ配線ＤＬと画
素電極６を形成して製造される。なお、図４に示したＴ
ＦＴパネルは、その下部配線であるゲート配線ＧＬの構
造が異なるだけで、他の構成は図５および図６に示した
従来のＴＦＴパネルと同じであるから、重複する説明は
図に同符号を付して省略する。
【００２６】なお、本発明は、上記ＴＦＴパネルの下部
配線（実施例ではゲート配線ＧＬ）に限らず、ガラス基
板を用いる各種配線板における、ガラス基板上への配線
の形成に広く適用できる。
配線（実施例ではゲート配線ＧＬ）に限らず、ガラス基
板を用いる各種配線板における、ガラス基板上への配線
の形成に広く適用できる。
【００２７】
【発明の効果】本発明の配線形成方法は、ガラス基板の
上にガラスとの密着性が良い下地金属膜を成膜し、この
下地金属膜をフォトリソグラフィ法により配線形状にパ
ターニングした後、前記基板上に、前記下地金属膜との
密着性が良くガラスとの密着性が悪い低抵抗金属膜を成
膜し、この後、前記基板を液中に浸漬して超音波を加え
ることにより、前記低抵抗金属膜を前記下地金属膜の上
に被着した部分を除いて除去して、配線形状にパターニ
ングした下地金属膜とその上に残った低抵抗金属膜とか
らなる二層配線を形成するものであるから、ガラス基板
上に、低抵抗でしかも基板から剥離するおそれのない配
線を能率良く形成することができる。
上にガラスとの密着性が良い下地金属膜を成膜し、この
下地金属膜をフォトリソグラフィ法により配線形状にパ
ターニングした後、前記基板上に、前記下地金属膜との
密着性が良くガラスとの密着性が悪い低抵抗金属膜を成
膜し、この後、前記基板を液中に浸漬して超音波を加え
ることにより、前記低抵抗金属膜を前記下地金属膜の上
に被着した部分を除いて除去して、配線形状にパターニ
ングした下地金属膜とその上に残った低抵抗金属膜とか
らなる二層配線を形成するものであるから、ガラス基板
上に、低抵抗でしかも基板から剥離するおそれのない配
線を能率良く形成することができる。
【図１】本発明の一実施例を示す配線形成工程図。
【図２】図１（ｂ）の平面図。
【図３】図１（ｄ）の平面図。
【図４】本発明によってゲート配線を形成したＴＦＴパ
ネルの一部分の断面図
ネルの一部分の断面図
【図５】従来ＴＦＴパネルの一部分の平面図。
【図６】図５のVI−VI線に沿う拡大断面図。
１…ガラス基板、ＧＬ…ゲート配線、Ｇ…ゲート電極、
１１…下地金属膜、１２…低抵抗金属膜、２０…レジス
トマスク。
１１…下地金属膜、１２…低抵抗金属膜、２０…レジス
トマスク。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１７Ｌ Ｈ０５Ｋ 3/24 Ｇ０２Ｆ 1/136 ５００ (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872 H01L 21/336 H01L 29/786
Claims (1)
- 【請求項１】ガラス基板上に低抵抗配線を形成する方法
において、ガラス基板の上にガラスとの密着性が良い下
地金属膜を成膜し、この下地金属膜をフォトリソグラフ
ィ法により配線形状にパターニングした後、前記基板上
に、前記下地金属膜との密着性が良くガラスとの密着性
が悪い低抵抗金属膜を成膜し、この後、前記基板を液中
に浸漬して超音波を加えることにより、前記低抵抗金属
膜を前記下地金属膜の上に被着した部分を除いて除去す
ることを特徴とする配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5887292A JP3200638B2 (ja) | 1992-02-13 | 1992-02-13 | 配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5887292A JP3200638B2 (ja) | 1992-02-13 | 1992-02-13 | 配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05226332A JPH05226332A (ja) | 1993-09-03 |
| JP3200638B2 true JP3200638B2 (ja) | 2001-08-20 |
Family
ID=13096844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5887292A Expired - Fee Related JP3200638B2 (ja) | 1992-02-13 | 1992-02-13 | 配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3200638B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100904524B1 (ko) | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| JP4734360B2 (ja) * | 2008-03-03 | 2011-07-27 | 株式会社東芝 | ナノ粒子薄膜、ナノ粒子薄膜の製造方法、ナノ粒子薄膜パターン形成方法および回路パターン形成方法 |
-
1992
- 1992-02-13 JP JP5887292A patent/JP3200638B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05226332A (ja) | 1993-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JP3516441B2 (ja) | アクティブマトリックス基板、表示装置、およびアクティブマトリックス基板の製造方法 | |
| JPH0242761A (ja) | アクティブマトリクス基板の製造方法 | |
| JP2001230321A (ja) | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法 | |
| KR970048855A (ko) | 액정표시장치의 제조방법 | |
| JP2002076366A (ja) | 薄膜トランジスタ、多層膜構造、薄膜トランジスタの製造方法、および多層膜構造の製造方法 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JPH06208137A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2625585B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JPH1062818A (ja) | 液晶表示装置の製造方法 | |
| JPH04372934A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JP2869893B2 (ja) | 半導体パネル | |
| JPH0824185B2 (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JP3200638B2 (ja) | 配線形成方法 | |
| JPH0654782B2 (ja) | 薄膜トランジスタ装置の製造方法 | |
| JP3439552B2 (ja) | 薄膜トランジスタ基板及び液晶表示装置 | |
| KR100741896B1 (ko) | 액정 디스플레이 패널 제조 방법 | |
| JPS62286271A (ja) | 薄膜トランジスタ基板の製造方法 | |
| JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
| JPH0690373B2 (ja) | アクティブマトリクス基板 | |
| JPH02198430A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JPH01227127A (ja) | 薄膜トランジスタアレイ | |
| JPH06268222A (ja) | 液晶表示装置及びその製造方法 | |
| JPH06242453A (ja) | アクティブマトリックス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |