JPS62288883A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS62288883A JPS62288883A JP61133171A JP13317186A JPS62288883A JP S62288883 A JPS62288883 A JP S62288883A JP 61133171 A JP61133171 A JP 61133171A JP 13317186 A JP13317186 A JP 13317186A JP S62288883 A JPS62288883 A JP S62288883A
- Authority
- JP
- Japan
- Prior art keywords
- film
- transparent conductive
- gate electrode
- conductive film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010408 film Substances 0.000 claims description 75
- 239000002184 metal Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004973 liquid crystal related substance Substances 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
「技術分野」
本発明は、例えばアクティブマトリクスアドレス方式を
用いた液晶表示装置のスイッチング素子などに使用され
る薄膜トランジスタの製造方法に関する。
用いた液晶表示装置のスイッチング素子などに使用され
る薄膜トランジスタの製造方法に関する。
「従来技術」
薄膜トランジスク(TFT)は、電界効果トランジスタ
(FET)の一種で、絶縁性基板上に薄膜を形成するだ
けで製造できるので、薄膜形成技術を用いて大面積のパ
ネル面に多数の素子を一度に形成できる利点がある。特
に、半導体層として水素化アモルファスシリコン等のS
i糸材料が採用されるようになってからは、従来から欠
点とされていた再現性、制御性、均一性が改碧できる可
能性がでてきたため、積極的に研究が始められている。
(FET)の一種で、絶縁性基板上に薄膜を形成するだ
けで製造できるので、薄膜形成技術を用いて大面積のパ
ネル面に多数の素子を一度に形成できる利点がある。特
に、半導体層として水素化アモルファスシリコン等のS
i糸材料が採用されるようになってからは、従来から欠
点とされていた再現性、制御性、均一性が改碧できる可
能性がでてきたため、積極的に研究が始められている。
薄膜トランジスクの注目されている用途の一つとしで、
液晶テレビなどにおけるスイッチング素子が挙げられる
。すなわち、液晶テレどの画素電極の一つ一つに対応し
て薄膜トランジスタを形成し、これらの薄膜トランジス
タを介して各画素電極に電圧を印加する、いわゆるアク
ティブマトリクスアドレス方式を採用することにより、
従来の単純マトリクスアドレス方式に比べてコントラス
トや解像度を大幅に改善できるからである。
液晶テレビなどにおけるスイッチング素子が挙げられる
。すなわち、液晶テレどの画素電極の一つ一つに対応し
て薄膜トランジスタを形成し、これらの薄膜トランジス
タを介して各画素電極に電圧を印加する、いわゆるアク
ティブマトリクスアドレス方式を採用することにより、
従来の単純マトリクスアドレス方式に比べてコントラス
トや解像度を大幅に改善できるからである。
上記のような液晶表示装百に適用された薄膜トランジス
タの一例として、逆スタガー構造のものを挙げれば、第
3図に示すように、絶縁性基板11上にゲート電極12
および画素電極13がそれぞれ形成され、ゲート電極1
2上にはゲート絶縁膜14、半導体層15が順次積層さ
れ、この半導体層15上にソース電極+6;!3よびト
レイン電極17がチャンネル部Cを間にしてそれぞれ形
成されている。この場合、トレイン電極17は画素電極
13をも覆うようになっている。そして、これらの層上
に絶縁膜18が形成され、ざらに絶縁膜18上のチャン
ネル部Cの部分には遮光膜19が形成されている。
タの一例として、逆スタガー構造のものを挙げれば、第
3図に示すように、絶縁性基板11上にゲート電極12
および画素電極13がそれぞれ形成され、ゲート電極1
2上にはゲート絶縁膜14、半導体層15が順次積層さ
れ、この半導体層15上にソース電極+6;!3よびト
レイン電極17がチャンネル部Cを間にしてそれぞれ形
成されている。この場合、トレイン電極17は画素電極
13をも覆うようになっている。そして、これらの層上
に絶縁膜18が形成され、ざらに絶縁膜18上のチャン
ネル部Cの部分には遮光膜19が形成されている。
ここで、ゲート電極12はMo、 Cr、 AIなどの
金属膜からなり、画素電極13はITOなとの透明導電
膜からなり、ゲート絶縁膜14はSiNx、 5i02
膜などからなり、半導体層15は水素化アモルファスシ
リコン(a−Si:H)等のSi系材料などからなり、
ソース電極16およびトレイン電極17はAI、 Ni
Cr、 AI/Cr、AI/Tiなとの金5[膜からな
り、絶縁膜18はSiNx、SiO□膜などからなり、
遮光膜19はMO2Crなとの金属膜からなっている。
金属膜からなり、画素電極13はITOなとの透明導電
膜からなり、ゲート絶縁膜14はSiNx、 5i02
膜などからなり、半導体層15は水素化アモルファスシ
リコン(a−Si:H)等のSi系材料などからなり、
ソース電極16およびトレイン電極17はAI、 Ni
Cr、 AI/Cr、AI/Tiなとの金5[膜からな
り、絶縁膜18はSiNx、SiO□膜などからなり、
遮光膜19はMO2Crなとの金属膜からなっている。
なお、半導体層15とソース電極16およびトレイン電
極17との間に高ドーピング層が形成されることもある
。
極17との間に高ドーピング層が形成されることもある
。
この薄膜トランジスタにおいでは、ゲート電極12に電
圧を印加することにより、半導体層15のゲート電極1
2に近接した部分(チャンネル部C)にキャリヤが形成
され、この状態でソース電極16に信号電圧を印加する
と、上記キャリヤ形成部を通って電流が流れ、ドレイン
電極17、および画素電極18に電圧が印加されるよう
になっている。
圧を印加することにより、半導体層15のゲート電極1
2に近接した部分(チャンネル部C)にキャリヤが形成
され、この状態でソース電極16に信号電圧を印加する
と、上記キャリヤ形成部を通って電流が流れ、ドレイン
電極17、および画素電極18に電圧が印加されるよう
になっている。
ところで、水素化アモルファスシリコンなどからなる半
導体層15は一般に光導電性を有し、光が当ると抵抗が
下がってスイッチング機能に支障が生じることになる。
導体層15は一般に光導電性を有し、光が当ると抵抗が
下がってスイッチング機能に支障が生じることになる。
このため、図の上方からの光は遮光膜19で遮り、図の
下方からの光はゲート電極12で遮って半導体層15に
外部の光が当らないようにしている。
下方からの光はゲート電極12で遮って半導体層15に
外部の光が当らないようにしている。
従来、この薄膜トランジスタは、第2図に示す工程に従
って製造されている。すなわち、絶縁性基板11上に透
明導電膜13°を蒸着、スパッタリングなどで形成しく
工程(a))、透明導電膜13°をエツチングして画素
電極13ヲ形成する(工程(b))、次に、Mo、 C
r、 AIなどの金属H12′を蒸着、スパッタリング
などで全面形成しく工程(C))、金属膜12°をエツ
チングしてゲート電極12を形成する(工程(d))、
さらに、SiNx、 Sin□膜などのw!締模膜14
を蒸着、スパッタリングなどで全面形成しく工程(e)
)、絶縁膜14′をエツチングしてゲート絶縁膜14を
形成する(工程(f))、次に、水素化アモルファスシ
リコン(a−3i :H)などの半導体材料15°を全
面形成しく工程(9))、この半導体材料15°をドラ
イエツチングして半導体層15ヲ形成する(工程(h)
)、以下、常法に従って、ソース電極16およびドレイ
ン電極17、絶縁膜18、連光膜19ヲ蒸着、スパッタ
リングなどにより順次形成する。なお、ソース電極16
およびトレイン電極17、遮光膜19は、全面に膜を形
成した後、エツチングしで形成する。
って製造されている。すなわち、絶縁性基板11上に透
明導電膜13°を蒸着、スパッタリングなどで形成しく
工程(a))、透明導電膜13°をエツチングして画素
電極13ヲ形成する(工程(b))、次に、Mo、 C
r、 AIなどの金属H12′を蒸着、スパッタリング
などで全面形成しく工程(C))、金属膜12°をエツ
チングしてゲート電極12を形成する(工程(d))、
さらに、SiNx、 Sin□膜などのw!締模膜14
を蒸着、スパッタリングなどで全面形成しく工程(e)
)、絶縁膜14′をエツチングしてゲート絶縁膜14を
形成する(工程(f))、次に、水素化アモルファスシ
リコン(a−3i :H)などの半導体材料15°を全
面形成しく工程(9))、この半導体材料15°をドラ
イエツチングして半導体層15ヲ形成する(工程(h)
)、以下、常法に従って、ソース電極16およびドレイ
ン電極17、絶縁膜18、連光膜19ヲ蒸着、スパッタ
リングなどにより順次形成する。なお、ソース電極16
およびトレイン電極17、遮光膜19は、全面に膜を形
成した後、エツチングしで形成する。
「発明が解決しようとする問題点」
上記従来の製造方法では、ゲート電極12を形成する工
程(a) 、(b)において、全面に金属膜12゜を形
成した債に、透明導電膜からなる画素電極13を残して
金属膜12°のみを除去する、いわゆる選択エツチング
が必要となる。しかし、選択エツチングの条件は厳しく
、エツチングが過度になると、画素電極13までエツチ
ングされ、画素電極13の抵抗値が高くなってしまう0
例えば、膜厚を500八に設定していても、400八程
度になってしまうことがある。また、エツチングが足り
ないと、画素電極13上に金属膜12°が残存し、画素
電極13の光透過率にムラが王じでしまう、そして、こ
のことが液晶表示装置の信頼性や歩留りを低下させる一
因となっていた。
程(a) 、(b)において、全面に金属膜12゜を形
成した債に、透明導電膜からなる画素電極13を残して
金属膜12°のみを除去する、いわゆる選択エツチング
が必要となる。しかし、選択エツチングの条件は厳しく
、エツチングが過度になると、画素電極13までエツチ
ングされ、画素電極13の抵抗値が高くなってしまう0
例えば、膜厚を500八に設定していても、400八程
度になってしまうことがある。また、エツチングが足り
ないと、画素電極13上に金属膜12°が残存し、画素
電極13の光透過率にムラが王じでしまう、そして、こ
のことが液晶表示装置の信頼性や歩留りを低下させる一
因となっていた。
したがって、本発明の目的は、遮光性を有するゲート電
極を選択エツチングを行なうことなく形成できるように
した薄膜トランジスタの製造方法を提供することにある
。
極を選択エツチングを行なうことなく形成できるように
した薄膜トランジスタの製造方法を提供することにある
。
r問題点を解決するための手段」
本発明による薄膜トランジスタの製造方法は、絶縁性基
板上に透明導電Hを形成する工程と、この透明導電膜の
ゲート電極相当部およびその他のパターン部分を残して
エツチングする工程と、前記その他のパターン部分にレ
ジストを形成する工程と、その状態で前記ゲート電極相
当部の透明導電膜上に金属を無電解メッキする工程上を
有し、前記ゲート電極を前記透明導電膜および金属膜の
二層で構成することを特徴とする。
板上に透明導電Hを形成する工程と、この透明導電膜の
ゲート電極相当部およびその他のパターン部分を残して
エツチングする工程と、前記その他のパターン部分にレ
ジストを形成する工程と、その状態で前記ゲート電極相
当部の透明導電膜上に金属を無電解メッキする工程上を
有し、前記ゲート電極を前記透明導電膜および金属膜の
二層で構成することを特徴とする。
「作用」
上記のように、先す透明導電膜を形成してゲート電極相
当部およびその他のパターン部分を残してエツチングし
、その他のパターン部分にレジストを形成して、ゲート
電極相当部の透明導電膜上に金属を無電解メッキするよ
うにしたので、選択エツチングを行なうことなく、透明
導電膜および金属膜からなるゲート電極と、透明導電膜
からなるその他のパターンとを形成することができる。
当部およびその他のパターン部分を残してエツチングし
、その他のパターン部分にレジストを形成して、ゲート
電極相当部の透明導電膜上に金属を無電解メッキするよ
うにしたので、選択エツチングを行なうことなく、透明
導電膜および金属膜からなるゲート電極と、透明導電膜
からなるその他のパターンとを形成することができる。
したがって、選択エツチングに伴なう条件のコント0−
ルを必要とせず、工程が簡略化できると共に、透明導電
膜のパターンの不良をなくすことができる。また、ゲー
ト電極は、透明導電膜と金属膜とからなるので充分な導
電性が得られ、断線が生じにくくなる。さらに、ゲート
電極の形成に際して、金属膜を全面に形成することなく
、バクーシ化された透明導電膜上に無電解メッキするだ
けなので、金属の材料消費が少なくてすみ、コストダウ
ンを図ることができる。
ルを必要とせず、工程が簡略化できると共に、透明導電
膜のパターンの不良をなくすことができる。また、ゲー
ト電極は、透明導電膜と金属膜とからなるので充分な導
電性が得られ、断線が生じにくくなる。さらに、ゲート
電極の形成に際して、金属膜を全面に形成することなく
、バクーシ化された透明導電膜上に無電解メッキするだ
けなので、金属の材料消費が少なくてすみ、コストダウ
ンを図ることができる。
「発明の実施例」
第1図には、本発明による薄膜トランジスタの製造方法
の実施例が示されている。以下、その工程に従って説明
する。
の実施例が示されている。以下、その工程に従って説明
する。
先ず、ガラス等の絶縁性基板11上に、ITO膜などか
らなる透明導電13°を形成する(工程(a))、透明
導電膜13°の厚ざは、500A程度が適当である。
らなる透明導電13°を形成する(工程(a))、透明
導電膜13°の厚ざは、500A程度が適当である。
次に、この透明導電膜13°のゲート電極相当部および
画素電極パターンを残して工・ンチシグする(工程(b
))、エツチングにより、ゲート電極の下地部分12a
と画素電極13とが形成される。
画素電極パターンを残して工・ンチシグする(工程(b
))、エツチングにより、ゲート電極の下地部分12a
と画素電極13とが形成される。
そして、画素電極13の部分をレジスト21で覆う(工
程(C))、この場合、ゲート電極の下地部分12aは
露出した状態とする。
程(C))、この場合、ゲート電極の下地部分12aは
露出した状態とする。
この状態で、Ni等の金属を無電解メッキし、ゲート電
極の下地部分12a上に金属膜+2bを形成する(工程
(d))、こうして、透明導電膜の下地部分12aと金
属膜+2bとからなるゲート電極12が形成される。無
電解メッキからなる金属膜+2bの厚さは2000〜3
000A程度が適当である。
極の下地部分12a上に金属膜+2bを形成する(工程
(d))、こうして、透明導電膜の下地部分12aと金
属膜+2bとからなるゲート電極12が形成される。無
電解メッキからなる金属膜+2bの厚さは2000〜3
000A程度が適当である。
その凌、レジスト21を除去することにより、絶縁性基
板11上にゲート電極12と画素電極13とが形成され
た状態となる(工程(e))。
板11上にゲート電極12と画素電極13とが形成され
た状態となる(工程(e))。
以下の工程は、上記従来の製造方法と同様である。すな
わち、第2図および第3図に示したように、ゲート絶縁
膜14を形成し、ざらに水素化アモルファスシリコン等
の半導体層15、ソー2.電極16およびドレイン電極
17、絶縁膜18、遮光膜19を順次形成すればよい。
わち、第2図および第3図に示したように、ゲート絶縁
膜14を形成し、ざらに水素化アモルファスシリコン等
の半導体層15、ソー2.電極16およびドレイン電極
17、絶縁膜18、遮光膜19を順次形成すればよい。
上記のように、本発明では、ゲート電極12)画素電極
13の形成に際して、選択エツチングを必要としないの
で、エツチング条件を厳しくコントロールする必要はな
い、したがって、製造工程が簡略化されると共に、画素
電極13の膜厚が一定となつ、画素電極13上に金属膜
が残存するなどの不良等も生しない、また、ゲート電極
12は、透明導電膜の下地12aと金a膜+2bとから
なるので、金属膜12aによって半導体層に対する逼光
憔が得られると共に、断線等が生じにくくなるという利
点も得られる。さらに、ゲート電極12の形成に際しで
、金a膜+2bを全面に形成することなく、透明導電膜
の下地12a上に無電解メッキするだけなので、金属の
材料消費か少なくてすみ、コストダウンを図ることがで
きる。
13の形成に際して、選択エツチングを必要としないの
で、エツチング条件を厳しくコントロールする必要はな
い、したがって、製造工程が簡略化されると共に、画素
電極13の膜厚が一定となつ、画素電極13上に金属膜
が残存するなどの不良等も生しない、また、ゲート電極
12は、透明導電膜の下地12aと金a膜+2bとから
なるので、金属膜12aによって半導体層に対する逼光
憔が得られると共に、断線等が生じにくくなるという利
点も得られる。さらに、ゲート電極12の形成に際しで
、金a膜+2bを全面に形成することなく、透明導電膜
の下地12a上に無電解メッキするだけなので、金属の
材料消費か少なくてすみ、コストダウンを図ることがで
きる。
「発明の効果」
以上説明したように、本発明によれば、絶縁性基板上に
透明導電膜を形成した復、ゲート電柵相当部およびその
他のパターン部分を残してエツチングし、その他のパタ
ーン部分をレジストで覆った状態で、ゲート電極相当部
の透明導電膜上に金属を無電解メツ′Fするようにした
ので、選択エツチングを必要とすることなく、ゲート電
極とその他のパターン部分とを形成することができる。
透明導電膜を形成した復、ゲート電柵相当部およびその
他のパターン部分を残してエツチングし、その他のパタ
ーン部分をレジストで覆った状態で、ゲート電極相当部
の透明導電膜上に金属を無電解メツ′Fするようにした
ので、選択エツチングを必要とすることなく、ゲート電
極とその他のパターン部分とを形成することができる。
したがって、エツチング条件を厳しくコントロールする
必要がないため、工程の簡略化を図ることができる。ま
た、ゲート電極は、透明導電膜と金属膜とからなるので
、半導体層に対する遮光柱が得られると共に、断線等も
生じにくくなる。さらに、金属膜を無電解メッキにより
形成するので、金属の材料消費が少なくてすみ、コスト
ダウンを図ることができる。
必要がないため、工程の簡略化を図ることができる。ま
た、ゲート電極は、透明導電膜と金属膜とからなるので
、半導体層に対する遮光柱が得られると共に、断線等も
生じにくくなる。さらに、金属膜を無電解メッキにより
形成するので、金属の材料消費が少なくてすみ、コスト
ダウンを図ることができる。
第1図(a) 、 (b) 、 (c) 、(d) 、
(e)は本発明の薄膜トランジスタの製造方法の実施例
を工程に従って示す部分断面図、第2図(a) 、(b
)、(c) 、(d) 、(e) 、(f) 、(9)
、(h)は従来の薄膜トランジスタの製造方法の一例
を工程に従って示す部分断面図、第3図は従来の薄膜ト
ランジスタの構造の一例を示す部分断面図である。 図中、11は絶縁性基板、12aは透明導電膜からなる
下地、+2bは金属膜、12はゲート電極、13゜は透
明導電膜、13は画素電極である。 第1図 13′ 第2図 1゛11セ 111
(e)は本発明の薄膜トランジスタの製造方法の実施例
を工程に従って示す部分断面図、第2図(a) 、(b
)、(c) 、(d) 、(e) 、(f) 、(9)
、(h)は従来の薄膜トランジスタの製造方法の一例
を工程に従って示す部分断面図、第3図は従来の薄膜ト
ランジスタの構造の一例を示す部分断面図である。 図中、11は絶縁性基板、12aは透明導電膜からなる
下地、+2bは金属膜、12はゲート電極、13゜は透
明導電膜、13は画素電極である。 第1図 13′ 第2図 1゛11セ 111
Claims (2)
- (1)絶縁性基板上に透明導電膜を形成する工程と、こ
の透明導電膜のゲート電極相当部およびその他のパター
ン部分を残してエッチングする工程と、前記その他のパ
ターン部分にレジストを形成する工程と、その状態で前
記ゲート電極相当部の透明導電膜上に金属を無電解メッ
キする工程とを有し、前記ゲート電極を前記透明導電膜
および金属膜の二層で構成することを特徴とする薄膜ト
ランジスタの製造方法。 - (2)特許請求の範囲第1項において、前記その他のパ
ターン部分は、液晶表示装置の画素電極である薄膜トラ
ンジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61133171A JPS62288883A (ja) | 1986-06-09 | 1986-06-09 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61133171A JPS62288883A (ja) | 1986-06-09 | 1986-06-09 | 薄膜トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62288883A true JPS62288883A (ja) | 1987-12-15 |
Family
ID=15098336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61133171A Pending JPS62288883A (ja) | 1986-06-09 | 1986-06-09 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62288883A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS639977A (ja) * | 1986-07-01 | 1988-01-16 | Citizen Watch Co Ltd | 薄膜トランジスタ |
JPH0244318A (ja) * | 1988-08-05 | 1990-02-14 | Toshiba Corp | 表示装置 |
US6720211B2 (en) | 1999-05-18 | 2004-04-13 | Sharp Kabushiki Kaisha | Method for fabricating electric interconnections and interconnection substrate having electric interconnections fabricated by the same method |
-
1986
- 1986-06-09 JP JP61133171A patent/JPS62288883A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS639977A (ja) * | 1986-07-01 | 1988-01-16 | Citizen Watch Co Ltd | 薄膜トランジスタ |
JPH0244318A (ja) * | 1988-08-05 | 1990-02-14 | Toshiba Corp | 表示装置 |
US6720211B2 (en) | 1999-05-18 | 2004-04-13 | Sharp Kabushiki Kaisha | Method for fabricating electric interconnections and interconnection substrate having electric interconnections fabricated by the same method |
US6750475B1 (en) | 1999-05-18 | 2004-06-15 | Sharp Kabushiki Kaisha | Method for fabricating electric interconnections and interconnection substrate having electric interconnections fabricated by the same method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
JPH0242761A (ja) | アクティブマトリクス基板の製造方法 | |
JPH04163528A (ja) | アクティブマトリクス表示装置 | |
JP3053848B2 (ja) | アクティブマトリクス基板 | |
US5130772A (en) | Thin film transistor with a thin layer of silicon nitride | |
JP4238960B2 (ja) | 薄膜トランジスタの製造方法 | |
US20010005238A1 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
JPH06208137A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
JPH1195256A (ja) | アクティブマトリクス基板 | |
JPH04257826A (ja) | アクティブマトリクス基板の製造方法 | |
JPH0580650B2 (ja) | ||
US7456910B2 (en) | Liquid crystal display device and fabricating method thereof | |
US5270845A (en) | Liquid crystal display unit manufacturing method including forming one of two gate line layers of display electrode material | |
JPS62288883A (ja) | 薄膜トランジスタの製造方法 | |
US20030117539A1 (en) | Copper alloy, array substrate of liquid crystal display using the same and method of fabricating the same | |
KR20030018667A (ko) | 액정 표시소자의 데이터 배선 형성방법 | |
JPH08172195A (ja) | 薄膜トランジスタ | |
US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
JPS62239580A (ja) | 薄膜トランジスタ | |
JPS62288882A (ja) | 薄膜トランジスタの製造方法 | |
US20030164908A1 (en) | Thin film transistor panel | |
JP2947299B2 (ja) | マトリックス型表示装置 | |
JPH0830822B2 (ja) | アクテイブマトリクス液晶表示装置の製造方法 | |
JP2656555B2 (ja) | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 | |
JPH04119331A (ja) | 薄膜トランジスタとその製造方法 |